JPS6127630A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6127630A
JPS6127630A JP14890584A JP14890584A JPS6127630A JP S6127630 A JPS6127630 A JP S6127630A JP 14890584 A JP14890584 A JP 14890584A JP 14890584 A JP14890584 A JP 14890584A JP S6127630 A JPS6127630 A JP S6127630A
Authority
JP
Japan
Prior art keywords
epitaxial layer
pattern
substrate
alignment
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14890584A
Other languages
English (en)
Inventor
Hiroko Ugata
宇賀田 裕子
Mamoru Fuse
布施 守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14890584A priority Critical patent/JPS6127630A/ja
Publication of JPS6127630A publication Critical patent/JPS6127630A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 本発明は、トランジスタや集積回路などの半導体装置の
製造方法、脣に、不純物の選択拡散のための正しいマス
ク目金せ工程を含む半導体装置の製造方法に関する。
口、従来の技術 半導体結晶基板を共通基板とするモノリシック集積回路
の製造において、数回ないし士数回のマスク目金せが行
なわ扛る。これらのマスク目金せのうち、例えば、PN
接合素子間分離のだめの分離領域形成の不純物拡散にお
けるマスク目金せは、第4図に示すように、例えば、P
型子導体結晶基板1の一部に素子を形成すべき領域を囲
むように、基板1と同じP型の高111度拡散層12を
形成し、さらに基板lの上に、N型のエピタキシャル層
5を成長させ、それから、エピタキシャル層5の表面の
基板1上の拡散N12と対応する位置に、マスクパター
ン目金せしてP型不純物の拡散位置を決め、拡散を行っ
て拡散領域13を形成し、同時に、基板l上のP型拡散
層12からエピタキシャル層5への上方拡散を行って、
拡散層14を形成し、拡散Jtk13と14をエピタキ
シャル層5内にて接続させ、このようにして、基板lと
同じP型の分離領域13.14をN型エピタキシャル層
5内に形成する。
この場合の従来のマスク目金せは、第5図に示すように
、基板1に作られた拡散層12の表面部分は基板lの表
面よシ少し低くなっている、段差が認められ、その上に
成長させたエピタキシャル層5の表面にも基板lの段差
に依存した段差5aが生じるため、段差5aを規準にし
てマスクの位置を合せていた。
ハ6発明が解決しようとする問題点 、ところで、上記段差を規準としたマスク目金せによる
と、このマスクパターンの位置が、拡散層2に対し垂直
な領域とならない0その理由は、エピタキシャル層3が
成長する除は、成長方向は基板1の結晶軸に依存し、基
板表面より垂直方向でなく斜め方向に結晶が成長する。
したがって、エピタキシャル層50表面の段差5aは基
板上の拡散層12の真上よシずれる、エピタキシャル層
5の表面からの拡散位置が基板上の拡散層12に対して
垂直な領域にない場合は、第6図に示す拡散領域13と
14が接続せず、有効な分離領域が形成されない0その
ため、段差を規準としてマスク目金せをする場合は、ず
れを考慮して補正しなければならないが、ずれの量には
ばらつきがあるため、高精度には行えない。その上、表
面段差53は、エピタキシャル層が厚くなれはなるほど
シャープではなくなるので、正確な位置決めはさらに難
しい。従って、段差によらない新規なマスク目金せが課
題となっている。
二1問題点を解決するための技術手段 上記問題に対し、本発明では、目合せとなるノ(ターン
を形成した半導体基板にエピタキシャル層を形成した後
、前記目合せとなるパターンを露出させ、この露出した
目合せパターンに合せてマスクパターンを目合せしてl
ねる。
ホ、実施例 つぎに本発明を実施例によシ説明する。
第1図(a)〜(e)は、本発明の製造方法を説明する
ための製造工程順の基板断面図である。まず、第1図(
a)のように、P型の半導体結晶基板l上に、PN接合
分離領域の下方からの拡散源となるP型窩濃度拡散層を
形成する際に、このP型高濃度拡散と同時に、特に目合
せに用いるためのP 拡散領域2を形成する。(普通ウ
ェー八周辺の良品ベレットの得られない部分に形成され
る)。つぎに基板全体を酸化し、第1図(b)のように
、拡散領域20表面に形成した酸化膜3を残して、他の
部分はエツチングで除去する。つぎにN型エピタキシャ
ル層を成長させると、第1図(C)のように、酸化膜3
上から成長したエピタキシャル層は多結晶4、となり、
その他は単結晶5となる。つぎに第1図td)のように
、単結晶エピタキシャル層5の表面を窒化膜6で覆い、
多結晶部分4をエツチングで除去し、さらに酸化膜3部
分をエツチングすれば、基板上の拡散領域2が露出する
。つぎに第1図(e)のように、窒化膜6會除去後、エ
ピタキシャル層50表面から、PN接合分離領域形成の
拡散位置を決めるためのマスク7を、第1図(e)のよ
うに重ねるが、そのアライメント(位置合せ)は、基板
上の拡散領域2と、マスク7上のパターン7aとの相互
の位置ずれを顕微鏡下で検出し、目合せを行う。または
、基板1上の拡散領域2に存在するシャープな段差上に
レーザビームを走査させて、自動アライメントを行う。
つぎに、第2図によシ本発明の第2の実施例について説
明する。第2図において、目合わせ用の拡散領域2をP
型基板l上に形成後、N型エピタキシャル層を成長させ
る前に、拡散領域2を十分Kmう様にエピタキシャル層
の成長を妨げ、且つ、エピタキシャル層を成長させる為
に流すガスに対層の上に、エピタキシャル層表面からの
拡散の位置決めをする為のマスクパターンを重ねる時、
第一の実施例と同様に、高精度なアライメントが行なえ
る。エピタキシャル層の厚さが厚い場合には、エピタキ
シャル層のエツチングを行なわない本方法が有効である
第3図(a)〜(e)は本発明の第3の実施例を説明す
るための工程順の断面図でおる。まず、第3図(a)の
ように、P型半導体結晶基板l上の酸化膜のうち、一部
分9e残して他をエツチング除去する。
残留部分9には狭い溝9aが形成されている。つぎに第
3図(b)のように、P型基板1上にP 拡散領域2を
形成し、N型エピタキシャル層を成長させると、第3図
(C)のように、酸化膜9上から成長したエピタキシャ
ル層のみ多結晶4となシ、他は単結晶5となる。;f:
の際、多結晶4の成長方向には規則性がないため、酸化
膜9の上方部分は、溝9aの幅を十分にせまくとれば、
すべて多結晶となる。次に、第3図(d)のように、単
結晶構造をしているエピタキシャル層50表面をチツ化
膜で覆い、多結晶部分のみエツチングすると、第3図(
d)のように、酸化膜9が露出する。その後の上部拡パ
ターンとの間で行なう。
へ0発明の効果 以上のような目合せ用パターンをウェーノー上に形成す
れば、基板面上の下部拡散領域と、基板上に形成したエ
ピタキシャル層表面から拡散したPN接合分離のための
拡散領域とが精度よく接触させることができる。まだ、
従来、エピタキシャル層上の段差を目合せパターンとす
る場合は、位置ずれを補正するため、下部拡散領域の幅
を広くとっていたため絶縁幅は広くなっていたのに対し
、本発明では、下部拡散領域の幅を狭くでき、従って絶
縁幅も狭くでき、絶縁領域で囲まれた素子領域内に形成
されるベース形成工程におけるマージンを小さくできる
ので、デバイスの縮小化が達成できる。
なお、上側は不純物拡散によるPN接合分離の分離領域
の形成について述べたが、例えば、コレクタコンタクト
頭載などの形成のように、基板表面の高濃度不純物埋込
層に達する、エピタキシャル層表面から高濃度不純物拡
散の際の位置決めのためのマスクパターンアライメント
の場合にも1、             。
−本発明方法によシ正しい マスク目金せが行える。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の一実施例に係るマスク
目金せを説明するだめの目合せパターン形成工程を説明
するだめの基板断面図、第2図は本発明の他の実施例を
説明するための工程途中の基板断面図、第3図+8)〜
(e)?′i本発明の第3の実施例を説明するための工
程順の基板断面図、第4図はずれないPN接合分離領域
を示す断面図、第5図は斜め方向へのエピタキシャル成
長を示す基板断面図、第6図はずれのろるPN接合分離
領域を示す断面図である。 l・・・・・・P型単結晶基板、2・・・・・・目合せ
用P+拡散領域、3・・・・・・シリコン酸化膜、4・
・・・・・多結晶エピタキシャル層、5・・・・・・N
型単結晶エピタキシャル層、6・・・・・・窒化膜、7
・・・・・・マスク、7a・・・・・・マスクパターン
、8・・・・・・石英小片、9・・・・・・目合せ用酸
化膜、9a・・・・・・酸化膜の溝、12・・・・・・
PN接合分離の下部拡散層、13・・・・・・エピタキ
シャル層表面からの拡散層、14・・・・・・下部拡散
層からの拡散層0 第4図 第5図

Claims (1)

  1. 【特許請求の範囲】 1、表面に目合せとなるパターンを形成した半導体基板
    上にエピタキシャル層を形成後、このエピタキシャル層
    上に、前記目合せとなるパターンに目合せしてマスクを
    重ねる工程を含む半導体装置の製造方法において、前記
    目合せとなるパターンを露出させ、この露出パターンに
    対し、前記マスクのパターンを目合せすることを特徴と
    する半導体装置の製造方法。 2、上記目合せとなるパターンは、前記半導体基板上に
    形成した拡散領域の段部であることを特徴とする特許請
    求の範囲第1項に記載の半導体装置の製造方法。 3、上記目合せとなるパターンは、前記半導体基板上に
    形成した絶縁膜の溝であることを特徴とする特許請求の
    範囲第1項に記載の半導体装置の製造方法。
JP14890584A 1984-07-18 1984-07-18 半導体装置の製造方法 Pending JPS6127630A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14890584A JPS6127630A (ja) 1984-07-18 1984-07-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14890584A JPS6127630A (ja) 1984-07-18 1984-07-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6127630A true JPS6127630A (ja) 1986-02-07

Family

ID=15463287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14890584A Pending JPS6127630A (ja) 1984-07-18 1984-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6127630A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63285914A (ja) * 1987-05-19 1988-11-22 Mic Kogyo Kk 電磁石
US5128283A (en) * 1988-06-08 1992-07-07 Nec Corporation Method of forming mask alignment marks

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63285914A (ja) * 1987-05-19 1988-11-22 Mic Kogyo Kk 電磁石
JPH0381288B2 (ja) * 1987-05-19 1991-12-27 Mitsuku Kogyo Kk
US5128283A (en) * 1988-06-08 1992-07-07 Nec Corporation Method of forming mask alignment marks

Similar Documents

Publication Publication Date Title
JPS59117271A (ja) 圧力感知素子を有する半導体装置とその製造法
KR890003382B1 (ko) 유전체 분리 콤프리멘타리 ic의 제조방법
KR940008221B1 (ko) 반도체장치 및 그 제조방법
US5130271A (en) Method of manufacturing a semiconductor device having no step at the boundary between self aligned p- or n- type impurity regions
JPH04171979A (ja) 半導体装置およびその製造方法
JPS6127630A (ja) 半導体装置の製造方法
KR910000020B1 (ko) 반도체장치의 제조방법
JPS60111466A (ja) 半導体装置の製造方法
JP3276146B2 (ja) 半導体装置及びその製造方法
EP0447522B1 (en) A semiconductor device fabrication process
JPH0340415A (ja) アライメントマーク及びアライメントマーク形成方法
JPS61251123A (ja) 半導体装置の製造方法
JPS63108717A (ja) 半導体装置の製造方法
JPS628939B2 (ja)
JPH04324922A (ja) 半導体装置とその製造方法
JPS5840337B2 (ja) 半導体集積回路の製造方法
JPS6153856B2 (ja)
JP2773905B2 (ja) 半導体装置の製造方法
JPH02142117A (ja) 半導体集積回路の製造方法
JP2585642B2 (ja) 半導体装置の製造方法
JPS62104136A (ja) 半導体装置の製造方法
JPS61224431A (ja) 半導体装置の製造方法
JPH01223765A (ja) 半導体装置の製造方法
JPS62281323A (ja) 半導体装置の製造方法
JPS6245174A (ja) 半導体装置の製造方法