JP2003007618A - シリコンエピタキシャルウェーハの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 エピタキシャル層の厚さを変更する必要が生
じても、直ちにアライメントマーク段差の最適値を知る
ことができるシリコンエピタキシャルウェーハの製造方
法を提供する。 【解決手段】 主表面の面方位が略（１００）で表され
るシリコン単結晶基板４１の主表面に不純物を拡散させ
て拡散層４３を形成し、さらにその上にシリコンエピタ
キシャル層４５を積層して製造されるシリコンエピタキ
シャルウェーハ１の製造方法であって、シリコン単結晶
基板４１に設けられるアライメントマーク４２の初期段
差を、該アライメントマーク４２の初期幅と積層させる
べきシリコンエピタキシャル層４５の厚さとに基づいて
決定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコンエピタキ
シャルウェーハの製造方法に関するものである。

【０００２】

【従来の技術】公知のチョクラルスキー法（Czochralsk
i法）や、浮遊帯域溶融法（Floatingzone法）により製
造されたシリコン単結晶棒から得られるシリコン単結晶
基板（以下、単に基板ともいう）に不純物を拡散させて
ｐ型またはｎ型の拡散層を形成し、その上からシリコン
エピタキシャル層（以下、単にエピタキシャル層ともい
う）を気相エピタキシャル成長させて、バイポーラデバ
イス、ＢｉＣＭＯＳデバイス、パワーＩＣ等のデバイス
用のシリコンエピタキシャルウェーハ（以下、単にエピ
タキシャルウェーハともいう）を得る技術は良く知られ
ている。例えば図１に示すように、フォトリソグラフィ
によりマスクパターンを形成したのち、イオン注入法に
よって不純物を拡散させて、シリコン単結晶基板４１に
拡散層４３を形成する。基板４１には、フォトエッチン
グ処理により予め形成されている位置決め用アライメン
トマーク（以下、単にアライメントマークともいう）４
２を基準にして、露光装置内においてパターン形成のた
めのマスクとの重ね合わせが行われる。拡散層４３を形
成したのち、エピタキシャル層４５を積層させて上記デ
バイス用のシリコンエピタキシャルウェーハ１が得られ
る。この際、拡散層４３は埋込層となる。

【０００３】上記したような半導体デバイスを製造する
ために、このエピタキシャルウェーハ１が使用され、限
られたスペースのなかにデバイスが作りこまれる。そこ
で、微細加工技術が必要となる。微細加工におけるキー
ポイントは、微細なパターン形成、寸法制御、そして基
板とマスクの重ね合わせ精度である。量産性に適したフ
ォトリソグラフィ技術に関して言えば、より微細なマス
クパターンを得るために、露光波長の短波長化、レジス
トの高解像度化および高精度化等の適用がなされている
が、それに伴い、寸法制御性および重ね合わせの高精度
化の必要性が問題となってきている。高精度の重ね合わ
せ技術を実現するためには、位置合わせのためのアライ
メントマーク４２が精度良く、かつ明瞭に形成されてい
る必要がある。すなわち、エピタキシャル層４５を形成
したのちであっても、アライメントマーク４２を基準と
してエピタキシャルウェーハ１と上部デバイス層形成用
マスクとの正確な重ね合わせが実現されなければならな
い。

【０００４】ところが、エピタキシャル層４５を厚く積
層させていくにつれアライメントマーク４２は、その段
差が減少していき、やがて消失するに至る。エピタキシ
ャル層４５を積層させたのちにも、このアライメントマ
ーク４２を使用して位置合わせができるようにするに
は、これを最初に形成する際に、段差を大きく設計して
おけばよい。しかし、段差を過剰に大きく設計すること
は、段差形成のためのエッチング工程におけるコストの
高騰を招くため望ましくない。そこで、段差の最適値を
知るために、例えば段差および幅を変化させた複数の試
料基板を用意し、所望の成長条件にて所定の厚さのエピ
タキシャル層４５を成長させるという予備試験が行われ
る。そして、それらエピタキシャル層４５の形成された
エピタキシャルウェーハ１を個別に検査し、いずれの幅
および段差が最適値であるかを求める。

【０００５】

【発明が解決しようとする課題】しかし、試料基板を多
数用意してエピタキシャル層４５を積層させ、どれが最
適であるか１つ１つチェックする必要があるという点に
おいて、この方法は非常に煩雑である。また、エピタキ
シャル層４５の厚さを変更する必要が生じた場合、ある
いはアライメントマーク４２の幅を変更する必要性に迫
られた場合には段差の最適値を改めて調べ直さなければ
ならず、ウェーハ設計の所要時間が長くなってしまうと
いう問題がある。

【０００６】上記問題に鑑み本発明は、エピタキシャル
層の厚さ、あるいはアライメントマークの幅を変更する
必要が生じても、直ちにアライメントマーク段差の最適
値を知ることができるシリコンエピタキシャルウェーハ
の製造方法を提供することを目的とする。

【０００７】

【課題を解決するための手段および作用・効果】本発明
者らが検討した結果、アライメントマークの段差の減少
量は、エピタキシャル層の成長条件、例えば成長温度、
成長圧力、成長速度およびソースガスの種類等に左右さ
れるばかりでなく、アライメントマークの初期幅と積層
させるべきエピタキシャル層の厚さにも関与しているこ
とが分かった。そして、以下に示す製造方法を発明する
に至った。すなわち、本発明のシリコンエピタキシャル
ウェーハの製造方法は、主表面の面方位が略（１００）
で表されるシリコン単結晶基板の主表面に不純物を拡散
させて拡散層を形成し、さらにその上にシリコンエピタ
キシャル層を積層して製造される埋込拡散層を有するシ
リコンエピタキシャルウェーハの製造方法であって、シ
リコン単結晶基板に設けられる凹状のアライメントマー
クの初期段差を、該アライメントマークの初期幅と積層
させるべきシリコンエピタキシャル層の厚さとに基づい
て決定することを特徴とする。

【０００８】上記本発明により、アライメントマークの
初期段差を、該アライメントマークの初期幅と積層させ
るべきエピタキシャル層の厚さとに基づいて決定する
と、デバイス設計の変更に伴いエピタキシャル層の厚
さ、あるいはアライメントマークの幅を変更する必要性
が生じても、直ちにアライメントマークの段差の最適値
を知ることができる。すなわち、最適な段差のアライメ
ントマークが蝕刻形成された基板を容易に設計・製造で
き、ひいてはデバイス設計用のアライメントマークが明
瞭に形成されたシリコンエピタキシャルウェーハを容易
に製造できるようになる。このエピタキシャルウェーハ
を使用すれば、デバイス製造時にアライメントできない
という不具合も生じない。

【０００９】より具体的には、シリコンエピタキシャル
層の厚さに対する、アライメントマークの底辺長さの変
化量と、該アライメントマークの段差の変化量とを所望
の成長条件において予め測定するという方法を採用でき
る。その測定結果に基づいて、所望の成長条件における
アライメントマークの段差の最適値を得るための検量線
を作成しておくことが、設計時間短縮の観点からも望ま
しい。

【００１０】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照しつつ説明する。図１は、本発明に係るエピタキ
シャルウェーハの製造方法を示す工程図である。図１
（ａ）〜（ｃ）には、それぞれ基板４１の厚さ方向と平
行な断面が示される。まず、チョクラルスキー法（Czoc
hralski法）や、浮遊帯域溶融法（Floatingzone法）に
より製造されたシリコン単結晶インゴットをスライシン
グしたのち、ラッピング、ポリッシング等の処理を施し
て得られた第一導電型のシリコン単結晶基板４１の主表
面に、露光装置内においてパターン形成のためのマスク
との重ね合わせの際に基板４１の位置の基準として使用
される位置決め用アライメントマーク４２を形成する。
マスクパターンをフォトリソグラフィにより転写し、さ
らにドライエッチング、またはウェットエッチング処理
等を施すことによりアライメントマーク４２が蝕刻形成
される（図１（ａ）参照）。なお、「第一導電型」とは
ｐ型、あるいはｎ型のいずれかを示すものである。下記
に記す「第二導電型」は第一導電型とは逆の導電型のこ
とをいう。

【００１１】マスクパターンを転写するための露光装置
において、このアライメントマーク４２は、例えばＣＣ
Ｄカメラを使用した画像処理、あるいはレーザー光を使
用した光学処理等によりその形状や位置が認識され、そ
の認識結果に基づいて基板４１と図示しないマスクとが
所定の露光位置に自動的に、あるいはマニュアル操作に
て調整される。アライメントマーク４２の形状は、基板
４１の厚さ方向に対して平行かつ、該アライメントマー
ク４２の開口端における１組の略平行な外形線に対して
垂直な断面において略矩形形状をなす。なお、本明細書
に記載の「断面」とは、特にことわりのない限り上記断
面を示すものである。

【００１２】次に、図１（ｂ）に示されるように、フォ
トエッチング及びイオン注入法により不純物を基板４１
に拡散させることにより第二導電型の拡散層４３を形成
する。この拡散層４３を形成する際のフォトリソグラフ
ィ工程においてのみならず、位置決めが必要とされるフ
ォトリソグラフィ工程が実施される際には、このアライ
メントマーク４２が基板４１の位置の基準として使用で
きる。

【００１３】続いて、図１（ｃ）に示されるように、第
二導電型のエピタキシャル層４５を公知の気相成長法に
より形成すると、拡散層４３がエピタキシャル層４５に
埋めこまれた形のエピタキシャルウェーハ１を得ること
ができる。エピタキシャルウェーハ１は、基板４１、拡
散層４３およびエピタキシャル層４５のそれぞれによっ
てｐ−ｎ接合が形成された形となり、そのｐ−ｎ接合部
位はデバイスの機能発現の場となる。また、このように
して製造されたエピタキシャルウェーハ１を素地基板と
して、さらに拡散層等を形成することにより、バイポー
ラデバイス、ＢｉＣＭＯＳデバイス、パワーＩＣ等のデ
バイスを製造することができる。この際に、アライメン
トマーク４２を基準として素地基板と上部デバイス層形
成用マスクとの正確な重ね合わせを実現する。

【００１４】エピタキシャル層４５を成長させていく際
に注意すべきは、エピタキシャル層４５が厚くなるにつ
れアライメントマーク４２が次第に浅くなっていくこと
である。エピタキシャル層４５を積層させる厚さによっ
ては、アライメントマーク４２の段差は、露光装置の仕
様によって決められた認識可能な必要最低段差を下回
り、アライメントマーク４２を基準とした基板４１の位
置決めができなくなってしまう。ただし、アライメント
マーク４２をやみくもに深く形成するのみではエッチン
グ時間を必要以上に長びがせることにつながり、ひいて
は生産性の低下を招くので望ましくない。

【００１５】以下に記す本発明のシリコンエピタキシャ
ルウェーハの製造方法においては、基板４１に最初に設
けられる凹状のアライメントマーク４２の初期段差を、
基板４１の厚さ方向と平行な断面における開口端縁間距
離で定義される該アライメントマーク４２の初期幅と、
積層させるべきエピタキシャル層４５の厚さとに基づい
て決定するので、ある一定の成長条件にてエピタキシャ
ル層４５を成長させる限り、直ちにアライメントマーク
４２の段差を最適値に設定することができる。そして、
エピタキシャル層４５を積層形成した際に、そのアライ
メントマーク４２の形状を浮き上がらせるかたちで、エ
ピタキシャル層４５の表面に転写アライメントマークが
生じるので、その転写アライメントマークを以降のデバ
イス作製工程のための位置決め用アライメントマーク４
２として使用することができる。

【００１６】具体的には、任意のエピタキシャル層成長
条件において、エピタキシャル層４５の厚さに対する、
前記断面に観察されるアライメントマーク４２の底辺長
さの変化量と、該アライメントマーク４２の段差の変化
量とを予め測定しておき、その結果より段差の最適値に
関する知見を得る。

【００１７】エピタキシャル層４５を積層させていく
際、アライメントマーク４２は、図２の模式図に示すよ
うな形態にてその矩形形状が変化していく。図２の模式
図は、前記断面におけるアライメントマーク４２の形状
を示すものである。まず図２（ａ）には、エピタキシャ
ル層が全く形成されていない時点のアライメントマーク
４２が示されている。アライメントマーク４２は、開口
端縁間距離で定義される初期幅がＷ_０、初期段差がＳ_０
に設定・蝕刻されている。

【００１８】次に、任意の成長条件にてエピタキシャル
層４５を気相成長させて、その厚さがＴ_１に達したとき
のアライメントマーク４２の形状が図２（ｂ）に模式的
に示される。図２（ｂ）に示されるように、断面におけ
るその底辺部の幅が概ねゼロに等しくなるまで、初期段
差Ｓ_０は大きく変化しない。厚さＴ_１まで成長したエピ
タキシャル層４５の厚さに対する底辺部の幅の変化量
（減少量）を模式的にグラフ化したものが図２（i）に
示される。エピタキシャル層４５の厚さに対する底辺部
の幅の変化率（減少率）は定数ａで表される。図２
（i）から、 Ｗ_０＝ａＴ_１…（１） が成立する。この定数ａの値は、エピタキシャル層４５
の成長条件が同じであれば一定である。

【００１９】さらに、エピタキシャル層４５を成長させ
ていくことにより、エピタキシャル層４５の厚さがＴ_２
に達した時のアライメントマーク４２の形状が図２
（ｃ）に模式的に示される。段差はＳ_０からＳまで変化
しているとする。成長したエピタキシャル層４５の厚さ
に対する段差の変化量（減少量）を模式的にグラフ化し
たものが図２(ii）に示される。エピタキシャル層４５
の厚さに対する段差の変化率（減少率）は定数ｂで表さ
れ図２(ii）のグラフより、 （Ｓ_０−Ｓ）＝ｂ（Ｔ_２−Ｔ_１）…（２） が成立する。この定数ｂの値も定数ａと同様に、エピタ
キシャル層４５の成長条件が同じであれば一定である。

【００２０】実質的に段差の変化を考慮しなければなら
ないのは、エピタキシャル層４５の厚さがＴ_１に達して
からである。すなわち、上記定数ａおよび定数ｂを求め
たときの成長条件において、積層させるべきエピタキシ
ャル層４５の厚さをＴ_２、アライメントマーク４２の初
期幅をＷ_０、初期段差をＳ_０、露光装置がアライメント
マーク４２を認識するのに必要な段差をＳとしたとき、
次式、 Ｓ_０−ｂΔＴ＞Ｓ…（３） を満足する範囲内であればアライメントマーク４２は認
識可能である。ΔＴは、（２）式における（Ｔ_２−
Ｔ_１）に等しい。（３）式を変形してΔＴ＝（Ｔ_２−Ｔ
_１）を代入し、さらに（１）式を代入すると、下記の
（４）式が導き出せる。 Ｓ_０＞｛Ｔ_２−（Ｗ_０／ａ）｝ｂ＋Ｓ…（４）

【００２１】上記（４）式を満足するように初期段差Ｓ
_０のアライメントマーク４２を蝕刻形成すれば、同一の
成長条件においては、所定の厚さＴ_２のエピタキシャル
層４５が形成された後でも自動、あるいはマニュアル認
識されるために必要な最低限の段差Ｓを確保することが
できる。

【００２２】

【実施例】（実施例１）本発明の製造方法に基づいてシ
リコンエピタキシャルウェーハ１を作製するために、前
述した（４）式に示す定数ａおよび定数ｂを導出するた
めの予備試験を以下に記す条件にて行った。まず、表面
処理が施された主表面の面方位が略（１００）のシリコ
ン単結晶基板４１を複数用意した（以下の実施例におい
て、すべてこの基板を使用した）。この基板４１のそれ
ぞれに、幅をおよび段差がそれぞれ異なるアライメント
マーク４２をフォトエッチングにより形成して複数の試
料基板とした。それら試料基板の上に、温度１１５０
℃、圧力８０Ｔｏｒｒ、速度０．３μｍ／ｍｉｎの成長
条件にてシリコンエピタキシャル層４５を気相成長さ
せ、種々のエピタキシャル層厚さ（エピ厚）における、
それら試料基板に形成されたアライメントマーク４２の
前記断面に観察される底辺長さの減少量を調べた。その
結果を図３（ａ）に示す。データのばらつきを考慮し、
各データ点と原点とを結んだ際の傾きが最も大きくなる
直線の傾きを定数ａ／２として採用した（前記断面にお
いて片側のみ観察して底辺長さ減少量としているた
め）。図３（ａ）に示す測定結果より導き出した定数ａ
の値は０．５０であった。

【００２３】上記試料基板のうち、底辺長さの減少量が
停止したと確認されたものについて、同様の成長条件に
てさらにエピタキシャル層４５を積層させ、その段差の
減少量を前記断面において観察した。その結果を図２
（ｂ）に示す。この結果より、定数ａと同様にして定数
ｂを導出した。その定数ｂの値は０．０１５５であっ
た。これら定数ａおよび定数ｂの値を前述の（４）式に
適用して、以下に記載のすべての実施例において、アラ
イメントマーク４２の最適な段差および幅に関する知見
を得ることとした。

【００２４】まず、上記定数ａおよび定数ｂを求めた際
と同様の条件にて８μｍのエピタキシャル層４５を積層
させたのち、アライメントマーク４２の認識にＮｉｋｏ
ｎ社製露光装置ＮＳＲ２２０５ｉ１１Ｄを使用する場合
について、エピタキシャル層４５を積層させる前に形成
すべきアライメントマーク４２の段差を、前記（４）式
に基づいて求めた。この露光装置の標準サーチマーク幅
（すなわち、必要とされるアライメントマークの幅）は
３μｍであり、検出限界段差は０．２５μｍである。こ
れらの値を（４）式に代入し、最低限必要とされる初期
段差Ｓ_０が０．２８μｍであるという知見を得た。そし
てこの結果よりシリコン単結晶基板４１に段差０．３μ
ｍのアライメントマーク４２を予め蝕刻形成し、厚さ８
μｍのエピタキシャル層４５を積層させた。その結果、
エピタキシャル層４５を積層させた後もアライメントマ
ーク段差がクリアに残存しており、オートアライメント
も良好に行えた。

【００２５】（実施例２）実施例１と同様の条件にて基
板上に２４μｍのエピタキシャル層４５を積層させたの
ち、アライメントマーク４２の認識に実施例１に記載の
露光装置を使用する場合について、エピタキシャル層４
５を積層させる前に形成すべきアライメントマーク４２
の段差を、前記（４）式に基づいて求めた。該露光装置
の標準ＦＡＩ（Field Image Alignment）マーク（アラ
イメントマーク幅）は６μｍであり、検出限界段差は
０．２５μｍである。これらの値を（４）式に代入し、
最低限必要とされるの初期段差Ｓ_０が０．４４μｍであ
るという知見を得た。そしてこの結果よりシリコン単結
晶基板４１に段差０．６０μｍのアライメントマーク４
２を予め蝕刻形成し、厚さ２４μｍのエピタキシャル層
４５を積層させた。その結果、エピタキシャル層４５を
積層させた後もアライメントマーク段差がクリアに残存
しており、オートアライメントも良好に行えた。

【００２６】（比較例１）段差が０．３０μｍのアライ
メントマーク４２を有する基板上に、エピタキシャル層
４５を実施例２と同様の厚さ、ならびに同様の成長条件
にて積層させた。前述の実施例２と比較して、アライメ
ント段差不足のためパターンが明瞭でなく、実施例２記
載の露光装置でのオートアライメントは行えなかった。

【００２７】（実施例３）実施例１と同様の条件にて基
板上に積層させるべきエピタキシャル層４５の厚さが２
４μｍ、アライメントマーク４２の段差が０．３μｍの
ときに、マニュアルアライメントが可能とされるアライ
メントマークの初期幅Ｗ_０を求めた。マニュアルアライ
メントを行うための露光装置として、ウシオ電機社製Ｕ
Ｘ−５０００Ｓ−ＦＤ０１を使用した。本装置における
マニュアルアライメントに必要な段差は０．１μｍであ
る。これらの値を（４）式に代入し、最低限必要とされ
るアライメントマーク４２の初期幅Ｗ_０が１２μｍであ
るという知見を得た。そこで、この結果よりシリコン単
結晶基板４１に３０μｍ角のアライメントマーク４２を
予め蝕刻形成し、厚さ２４μｍのエピタキシャル層４５
を積層させた。その結果、エピタキシャル層４５を積層
させた後もアライメントマーク段差がクリアに残存して
おり、マニュアルアライメントも良好に行えた。

【００２８】（比較例２）幅が２μｍ、段差が０．３μ
ｍであるアライメントマーク４２を有する基板上に、エ
ピタキシャル層４５を実施例３と同様の厚さ、ならびに
同様の成長条件にて積層させた。その結果、段差は完全
に消失し、オートアライメント、マニュアルアライメン
トのいずれも行えなかった。

【００２９】以上、実施例でも明らかにされた通り、本
発明のエピタキシャルウェーハの製造方法によれば、設
けるべきアライメントマークの段差および幅の適切な値
を迅速に知ることができる。なお、本発明は本実施形態
に限定されるものではなく、要旨を逸脱しない範囲にて
種々の態様で実施できることはいうまでもない。

【図面の簡単な説明】

【図１】本発明に係るエピタキシャルウェーハの製造方
法を示す工程図。

【図２】アライメントマークの段差規定方法を説明する
説明図。

【図３】定数ａおよび定数ｂを導出するための予備試験
の結果を示すグラフ。

【符号の説明】

１ シリコンエピタキシャルウェーハ ４１ シリコン単結晶基板 ４２ アライメントマーク ４３ 拡散層（埋込層） ４５ シリコンエピタキシャル層 Ｗ_０ 開口端縁間距離（アライメントマーク初期幅） Ｓ_０ 初期段差

Claims (3)

【特許請求の範囲】
1. 【請求項１】 主表面の面方位が略（１００）で表され
   るシリコン単結晶基板の主表面に不純物を拡散させて拡
   散層を形成し、さらにその上にシリコンエピタキシャル
   層を積層して製造される埋込拡散層を有するシリコンエ
   ピタキシャルウェーハの製造方法であって、 前記シリコン単結晶基板に設けられる凹状のアライメン
   トマークの初期段差を、該アライメントマークの初期幅
   と積層させるべき前記シリコンエピタキシャル層の厚さ
   とに基づいて決定することを特徴とするシリコンエピタ
   キシャルウェーハの製造方法。
2. 【請求項２】 前記シリコンエピタキシャル層の厚さに
   対する、前記アライメントマークの底辺長さの変化量
   と、該アライメントマークの段差の変化量とを予め測定
   することを特徴とする請求項１記載のシリコンエピタキ
   シャルウェーハの製造方法。
3. 【請求項３】 前記シリコンエピタキシャル層の厚さが
   ゼロの時点から、前記アライメントマークの底辺長さの
   変化が停止する時点までにおける、該シリコンエピタキ
   シャル層の厚さの変化に対する前記アライメントマーク
   の底辺長さの変化率を定数ａとして定め、 さらにその時点から、前記シリコンエピタキシャル層の
   厚さの変化に対する前記アライメントマークの段差の変
   化率を定数ｂとして定め、 積層させるべき前記シリコンエピタキシャル層の厚さが
   Ｔ、前記アライメントマークの初期幅がＷ_０、露光装置
   が前記アライメントマークを認識できる最小段差がＳで
   あるとき、前記シリコン単結晶基板に設けられる前記ア
   ライメントマークの初期段差Ｓ_０を、 Ｓ_０＞｛Ｔ−（Ｗ_０／ａ）｝ｂ＋Ｓ を満足するように定めることを特徴とする請求項１また
   は２記載のシリコンエピタキシャルウェーハの製造方
   法。