JPH0714775A - シリコン支持体にｐｎ接合を製造する方法 - Google Patents

シリコン支持体にｐｎ接合を製造する方法

Info

Publication number
JPH0714775A
JPH0714775A JP3292666A JP29266691A JPH0714775A JP H0714775 A JPH0714775 A JP H0714775A JP 3292666 A JP3292666 A JP 3292666A JP 29266691 A JP29266691 A JP 29266691A JP H0714775 A JPH0714775 A JP H0714775A
Authority
JP
Japan
Prior art keywords
layer
silicon
doping
silicon substrate
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3292666A
Other languages
English (en)
Inventor
Martin Willmann
ヴィルマン マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH0714775A publication Critical patent/JPH0714775A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Pressure Sensors (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 単結晶シリコン基板上に、該シリコン基板と
は反対のドーピング型を有するシリコン層を製造するこ
とにより、シリコン支持体にｐｎ接合を製造する方法を
提供する。 【構成】 まずドーピング濃度ＣDを有する第１の部分
層（２１）をドーピング濃度ＣSを有するシリコン基板
（１）上に製造し、その際ＣDはＣSよりも大きく選択
し、引続きドーピング濃度ＣEを有する少なくとも１つ
の別の部分層（２２）を第１の部分層（２１）にエピタ
キシャル析出させることにより、シリコン層（２）を少
なくとも２つの部分層（２１，２２）から構成する。 【効果】 標準法でｐｎ接合を予め規定した深さに製造
することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコン基板に、該シ
リコン基板とは反対のドーピング型を有するシリコン層
を製造することにより、特にシリコン内の構造を異方性
エッチングするためのエッチング停止領域の位置を安定
化するための、シリコン支持体にｐｎ接合を製造する方
法に関する。
【０００２】
【従来の技術】たとえばＡ．Ｈｅｕｂｅｒｇｅｒ著、Ｓ
ｐｒｎｇｅｒ Ｖｅｒｌａｇ１９８９年“マイクロメカ
ニック（Ｍｉｋｒｏｍｅｃｈａｎｉｋ）”第３．１．２
章９１〜９７頁には、シリコンのドーピング法が記載さ
れている。１つの方法は、気相またはドープした表面被
覆からの拡散である。もう１つの方法は、ドーピング原
子を外部加速したイオンの形で基板に打込むことよりな
る。更に、第３．１．５章１１４〜１２１頁には、層析
出のための技術方法、たとえば予め設定可能なドーピン
グパターンを有するエピタキシャル層析出の技術方法が
記載されている。
【０００３】
【発明が解決しょうとする課題】本発明の課題は、シリ
コン支持体にｐｎ接合を製造する新規方法を提供するこ
とであった。
【０００４】
【課題を解決するための手段】前記課題は、冒頭に記載
した形式の方法において、まずドーピング濃度ＣDを有
する第１の部分層をドーピング濃度ＣSを有するシリコ
ン基板上に製造し、その際ＣDはＣSよりも大きく選択
し、引続きドーピング濃度ＣEを有する少なくとも１つ
の別の部分層を第１の部分層にエピタキシャル析出させ
ることにより、シリコン層を少なくとも２つの部分層か
ら構成することにより解決される。
【０００５】請求項１の特徴部分に記載の特徴を有する
本発明にもとづく方法は、たとえばシリコン基板内のエ
ッチング停止部の位置安定化のために、標準方法を用い
てｐｎ接合を規定した深さに製造できるという利点を有
する。
【０００６】請求項２以下に記載の手段により、請求項
１に記載の方法の有利な変更態様が可能である。たとえ
ば、第１の強度にドープした部分層は、有利に、ドーピ
ング物質を反対のドープしたシリコン基板に拡散させる
ことにより製造することができる。しかしながら、第１
の強度にドープした部分層２１を反対にドープしたシリ
コン基板にエピタキシャル析出されることも有利であ
る。第１の強度にドーピングした部分層２１のためのド
ーピング物質としては、小さな拡散係数を有する物質を
選択するのが有利である。ｐ−ドーピングシリコン基板
の場合には、このために砒素またはアンチモンを使用す
ることはできる。
【０００７】シリコン内のマイクロメカニック構造の製
造には、シリコン基板の局所的薄さが必要である。マイ
クロメカニック構造素子のメカニック特性は、該構造素
子の厚さにより敏感に影響される。本発明にもとづく方
法を用いると、シリコン基板内のｐｎ接合の位置をきわ
めて正確に予め決定することができる。薄くした部分の
残留厚および均一性の精細度は、そのように位置が安定
したｐｎ接合をエッチング停止境界として使用すると著
しく改良することができる。
【０００８】シリコン基板内の異種原子の拡散により、
または基板と反対のドーピングを有する基板上の層のエ
ピタキシャル析出により、ｐｎ接合を製造する場合に
は、ｐｎ接合の正確な位置は多くの要因に依存する、た
とえば基板内と、基板上に製造された層とにおけるドー
ピング濃度比、エピタキシャル過程中のオートドーピン
グ効果ならびにたとえばシリコン基板の処理進行中高温
処理の影響を受ける拡散過程に依存する。本発明によ
り、後続のエピタキシャル層のような同じドーピング型
の高いドーピング濃度ＣDと基板に向って急傾斜したド
ーピング勾配とを有する拡散層またはエピタキシャル析
出層の導入により、ｐｎ接合の位置はオートドーピング
によって影響されない。ｐｎ接合の位置は、高温処理に
より引き起こされる拡散層またはエピタキシャル析出層
の拡散においてもきわめて良好に予め決定しかつ再現可
能に移動させることができる。拡散層またはエピタキシ
ャル層の上に、別の層をエピタキシャル析出させること
ができる。
【０００９】
【実施例】本発明を以下図面により詳細に説明する。
【００１０】図１の（Ａ）には本発明にもとづく方法に
より製造されたシリコン支持体１０が示されている。ｐ
−ドーピング基板１の上に、きわめて強度にｎ−ドーピ
ングした第１の部分層２１が製造されている。第１の部
分層２１は、一方では基板内への適当なドーピング原子
の拡散により製造することができる。しかしながら該層
は基板１にエピタキシャル成長により析出させるもでき
る。ｎ−ドーピング層２は第１のきわめて高濃度のｎ−
ドーピング部分層２１のほかに第２の低濃度のｎ−ドー
ピング部分層２２を有し、該第２の層は第１の部分層２
１の上にエピタキシャル成長により施されている。図１
の（Ａ）では、基板１の部分がエッチング除去されてお
り、この場合本発明にもとづく方法により製造されかつ
遮断方向に極性化されたｐｎ接合をエッチング停止境界
として利用した。図１の（Ｂ）には、図１の（Ａ）に示
されたシリコン支持体におけるドーピング濃度比が示さ
れている。基板１は基板１の全体の深さにわたって均一
な濃度ＣSを有するｐ−ドーピングを有する。第１の部
分層２１は、基板１のドーピング濃度ＣSよりはるかに
高いドーピング濃度ＣDを有するきわめて強度のｎ−ド
ーピングを有する。第１の部分層２１に被覆された他の
部分層２２は、同様にｎ−ドーピングを有するが、しか
し第１の部分層２１のドーピング濃度に比して低く選択
したドーピング濃度ＣEを有する。しかしながら、第２
の部分層２２のドーピング濃度ＣEの選択は、シリコン
基板１のドーピング濃度には依存しない。
【００１１】図２は、本発明による方法の異なった段階
でのシリコン深さに依存したドーピング濃度を示す。本
発明にもとづく方法により製造されたｐｎ接合の位置は
Ｘｊで示される。該実施例では、ｐｎ接合はエピタキシ
ャル析出工程前のドーピング工程により製造する、した
がってｐｎ接合の位置Ｘｊはオートドーピング効果によ
って影響されるのではなく、専らｄEpiで示されたエピ
タキシャル層厚と、固体拡散から生ずる良好に調整可能
な値ａDiffとによって決定される。
【００１２】ｐｎ接合の長さは、それぞれ以下の値の加
算から生ずる： Ｘｊ＝ｄEpi＋ａAuto＋ａDiff 上記式中、ａAutoはオートドーピング過程により生ずる
ｐｎ接合の移動を表す。本発明にもとづく方法ではａ
Autoは０になる。図２の破線はエピタキシャル析出工程
前の安定化された第１の部分層２１の位置を表す。実線
はエピタキシャル析出工程と固体拡散により生じた拡散
とによるドーピング濃度比を示す。
【００１３】ｐ−ドーピング基板１とｎ−ドーピング層
２の間にｐｎ接合を製造する場合には、第１の強度にド
ーピングした部分層２１のためのドーピング原子として
低い拡散係数を有するものたとえば砒素（Ａｓ）または
アンチモン（Ｓｂ）が適当である。もちろん、ｎ−ドー
ピング基板１とｐ−ドーピング層２の間にｐｎ接合を製
造することも可能である。要約すると、第１の部分層２
１のドーピングが第２の部分層２２のドーピングと同じ
型であり、かつ第１の部分層２１のドーピング濃度ＣD
の基板のドーピング濃度ＣSに対する比が十分に大きい
限り、本発明にもとづく方法はｐｎ接合の位置がオート
ドーピング効果に依存しないｐｎ接合の製造を可能に
し、しかも主に高温処理において特に高度にドープした
部分層２１の拡散により調整されるｐｎ接合の位置をき
わめて良好に予め決定しかつ再現可能に移動させること
が確認できる。この場合ドーピング濃度ＣEpi，ＣDおよ
びＣSの絶対値は問題ではない。
【図面の簡単な説明】
【図１】（Ａ）はｐｎ接合を有するシリコン支持体の断
面図であり、（Ｂ）はシリコン深さに依存したシリコン
支持体のドーピング濃度を示す。
【図２】本発明にもとづく方法の異った段階におけるシ
リコン支持体のドーピング濃度を示す。
【符号の説明】
１ シリコン基板 ２ シリコン層 １０ シリコン支持体 ２１，２２ 部分層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 単結晶シリコン基板上に、該シリコン基
    板とは反対のドーピング型を有するシリコン層を製造す
    ることにより、シリコン支持体にｐｎ接合を製造する方
    法において、まずドーピング濃度ＣDを有する第１の部
    分層（２１）をドーピング濃度ＣSを有するシリコン基
    板（１）上に製造し、その際ＣDはＣSよりも大きく選択
    し、引続きドーピング濃度ＣEを有する少なくとも１つ
    の別の部分層（２２）を第１の部分層（２１）にエピタ
    キシャル析出させることにより、シリコン層（２）を少
    なくとも２つの部分層（２１，２２）から構成すること
    を特徴とするシリコン支持体にｐｎ接合を製造する方
    法。
  2. 【請求項２】 第１の部分層（２１）をシリコン基板
    （１）へのドーピング物質の拡散により製造する請求項
    １記載の方法。
  3. 【請求項３】 第１の部分層（２１）をシリコン基板
    （１）上にエピタキシャル析出させる請求項１記載の方
    法。
  4. 【請求項４】 第１の部分層（２１）のドーピング物質
    として小さい拡散係数を有する物質を選択する請求項１
    から３までのいずれか１項記載の方法。
  5. 【請求項５】 シリコン基板（１）がｐ−ドープされて
    おり、シリコン層（２）がｎ−ドープされている請求項
    １から４までのいずれか１項記載の方法。
  6. 【請求項６】 第１の部分層（２１）のドーピング物質
    として砒素（Ａｓ）またはアンチモン（Ｓｂ）を使用す
    る請求項５記載の方法。
JP3292666A 1990-11-09 1991-11-08 シリコン支持体にｐｎ接合を製造する方法 Pending JPH0714775A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4035628A DE4035628C2 (de) 1990-11-09 1990-11-09 Verfahren zur Erzeugung von pn-Übergängen in Siliziumträgern
DE4035628.0 1990-11-09

Publications (1)

Publication Number Publication Date
JPH0714775A true JPH0714775A (ja) 1995-01-17

Family

ID=6417928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3292666A Pending JPH0714775A (ja) 1990-11-09 1991-11-08 シリコン支持体にｐｎ接合を製造する方法

Country Status (3)

Country Link
US (1) US5356829A (ja)
JP (1) JPH0714775A (ja)
DE (1) DE4035628C2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4226497A1 (de) * 1992-08-11 1994-02-17 Daimler Benz Ag Verfahren zum Dünnätzen eines Siliziumsubstrates
JP3261904B2 (ja) * 1994-12-22 2002-03-04 日産自動車株式会社 半導体装置
US5637189A (en) * 1996-06-25 1997-06-10 Xerox Corporation Dry etch process control using electrically biased stop junctions
US5865938A (en) * 1996-06-25 1999-02-02 Xerox Corporation Wafer chuck for inducing an electrical bias across wafer heterojunctions
DE102008025733A1 (de) 2008-05-29 2009-12-10 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers
US8710665B2 (en) 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
DE102013217108B4 (de) 2013-08-28 2016-02-25 Robert Bosch Gmbh Herstellungsverfahren für eine mikromechanische Sensorvorrichtung mit geätzter Rückseitenkaverne, entsprechende Ätzvorrichtung und entsprechende mikromechanische Sensorvorrichtung
DE102016102070B4 (de) 2016-02-05 2022-05-12 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und ein Halbleiterbauelement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562671A (en) * 1979-06-22 1981-01-12 Nissan Motor Co Ltd Manufacture of semiconductor diaphragm
JPS57190366A (en) * 1981-05-20 1982-11-22 Hitachi Ltd Manufacture of semiconductor pressure sensor
JPS6080281A (ja) * 1983-10-07 1985-05-08 Sumitomo Electric Ind Ltd 半導体圧力センサ及びその製造方法
JPS6142968A (ja) * 1984-08-07 1986-03-01 Nippon Denso Co Ltd 圧力−電気変換装置およびその製造方法
US5059546A (en) * 1987-05-01 1991-10-22 Texas Instruments Incorporated BICMOS process for forming shallow NPN emitters and mosfet source/drains
DE3824695A1 (de) * 1988-07-20 1990-02-01 Fraunhofer Ges Forschung Mikromechanischer beschleunigungssensor mit kapazitiver signalwandlung und verfahren zu seiner herstellung
US5110373A (en) * 1988-09-13 1992-05-05 Nanostructures, Inc. Silicon membrane with controlled stress
US4966663A (en) * 1988-09-13 1990-10-30 Nanostructures, Inc. Method for forming a silicon membrane with controlled stress
JPH0298971A (ja) * 1988-10-05 1990-04-11 Nippon Denso Co Ltd 半導体圧力センサ
US5071510A (en) * 1989-09-22 1991-12-10 Robert Bosch Gmbh Process for anisotropic etching of silicon plates
US5057455A (en) * 1989-11-30 1991-10-15 At&T Bell Laboratories Formation of integrated circuit electrodes
US5070031A (en) * 1990-12-14 1991-12-03 Motorola, Inc. Complementary semiconductor region fabrication

Also Published As

Publication number Publication date
DE4035628C2 (de) 1999-06-02
US5356829A (en) 1994-10-18
DE4035628A1 (de) 1992-05-14

Similar Documents

Publication Publication Date Title
JP2801674B2 (ja) シリコン薄膜およびその製造方法
US3966577A (en) Dielectrically isolated semiconductor devices
US5110373A (en) Silicon membrane with controlled stress
Sarro et al. Silicon cantilever beams fabricated by electrochemically controlled etching for sensor applications
EP0334682B1 (en) Method for forming P-type germanium layer on a gallium arsenide body
JPH0714775A (ja) シリコン支持体にｐｎ接合を製造する方法
WO2002041382A1 (en) Method for controlling critical dimension in a polycrystalline silicon emitter and related structure
US5696034A (en) Method for producing semiconductor substrate
EP1415330B1 (en) Selective base etching
US4939102A (en) Method of growing III-V semiconductor layers with high effective hole concentration
US4253230A (en) Silicon barrier Josephson junction configuration
US5192680A (en) Method for producing semiconductor device
US6238482B1 (en) Method of producing a wafer with an epitaxial quality layer and device with epitaxial quality layer
US11764058B2 (en) Three-color 3D DRAM stack and methods of making
JPS5840337B2 (ja) 半導体集積回路の製造方法
US6251699B1 (en) Method for fabricating micromechanical components
JP3120499B2 (ja) 単結晶Ｓｉ構造体の製造方法
JPH02116700A (ja) エピタキシャル膜成長方法
JPH02119123A (ja) 半導体装置の製造方法
US6387781B1 (en) Method of forming three-dimensional semiconductors structures
JPS5850409B2 (ja) 砒化ガリウムエピタキシヤル薄層の製造方法
JPS6122645A (ja) 半導体デバイス用基板およびその製造方法
JPH10200133A (ja) 可変容量ダイオードの製造方法
JPH02164794A (ja) 化合物半導体のエピタキシヤル成長方法
JPH05198505A (ja) Ｔｆｔポリシリコン薄膜作成方法