JP2000252189A - エピタキシャルウエハのアライメントパターン形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 エピタキシャルウエハに埋込まれたアライメ
ントパターンを用いる位置合せ精度を向上させる。 【解決手段】 エピタキシャルウエハの元になるＳｉ基
板上に形成する原パターン１０で、エピタキシャル成長
の異方性を補償するように、Ｘ軸方向の線幅ｄｘとＹ軸
方向の線幅ｄｙとを調整する。Ｘ軸方向の成長の方がＹ
軸方向の成長よりも困難な場合は、（ａ）に示すよう
に、ｄｘ＞ｄｙとしておく。エピタキシャル成長後の線
幅は、（ｂ）に示すように、ＤＸ＝ＤＹに近くなり、パ
ターン検出の際の感度の違いが小さくなり、位置合せの
精度を向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エピタキシャルウ
エハにホトリソグラフィを適用して半導体素子を製造す
る際に、位置合せに用いるためのアライメントマークを
エピタキシャルウエハ上に形成するためのエピタキシャ
ルウエハのアライメント形成方法に関する。

【０００２】

【従来の技術】従来から、ウエハに半導体素子を形成す
るプロセスでは、半導体ウエハ上にパターンを形成する
ために、ステッパが用いられている。ステッパを用いる
場合には、たとえば特開昭５８−１２７３２２に開示さ
れているように、半導体ウエハの表面にアライメント用
のターゲットを形成しておき、ターゲットの位置を検出
して位置合せを行うようにしている。アライメント用の
ターゲットとしては、十字形のパターンが利用される。
また半導体ウエハとしては、単に単結晶から特定の結晶
方位が表面に垂直となるように切り出した半導体基板だ
けではなく、そのような単結晶の半導体基板の表面にエ
ピタキシャル層を形成したエピタキシャルウエハが多く
用いられている。特に、埋込み形の分離層を形成するた
めには、エピタキシャルウエハとして形成する必要があ
る。

【０００３】図３は、従来のエピタキシャルウエハに形
成されるアライメントパターンの形成方法の概要を示
す。エピタキシャルウエハは、シリコン（以下、「Ｓ
ｉ」と略称する）基板１の表面にエピタキシャル層２を
形成して得られる。このようなエピタキシャル層２の形
成の過程で、Ｓｉ基板１の表面に形成される原パターン
３の上にアライメントパターン４が形成され、エピタキ
シャルウエハとして後工程での１：１ステッパなどによ
る位置合せに用いられる。エピタキシャル層２は、たと
えばＮ型のＳｉ基板１に対して導電型の異なるＰ型の半
導体層として形成したり、より不純物濃度の低い高抵抗
の半導体層として形成される。

【０００４】図３（ａ）は、Ｓｉ基板１上に形成される
原パターン３の平面形状を示す。原パターン３は、たと
えば十字形の形状に形成され、横方向の線幅と縦方向の
線幅とはともにＤ０で等しい。図３（ｂ）は、Ｓｉ基板
１上に形成される原パターン３の断面形状を示す。この
ような断面形状の原パターン３は、Ｓｉ基板１の表面を
原パターン３の部分を残してエッチングなどで除去する
ことによって形成される。

【０００５】図３（ｃ）は、図３（ａ）および図３
（ｂ）に示すＳｉ基板１の表面にエピタキシャル層２を
形成して、エピタキシャル層２の形成に伴って原パター
ン３の表面に形成されるアライメントパターン４の平面
形状を示す。図３（ｄ）は、アライメントパターン４が
形成されているエピタキシャルウエハの断面構成を示
す。エピタキシャル層２は、Ｓｉ基板１の表面の結晶方
位に基づく結晶成長が行われて形成される。Ｓｉ基板１
の表面の結晶方位は、ほぼ（１，１，１）に等しくなる
ようにされている。完全に結晶方位が（１，１，１）に
等しければ、エピタキシャル層２は完全に等方的に成長
し、アライメントパターン４として原パターン３に相似
な形状が得られる筈である。しかしながら、Ｓｉ基板１
の表面の結晶方位は、たとえば（１，１，１）から僅か
に傾けてあり、その結果、エピタキシャル層２の成長に
は異方性が生じる。

【０００６】すなわち、エピタキシャルウエハの製造過
程では、次に示すような反応式によるエッチングが行わ
れる。

【０００７】ＳｉＣｌ₄ ＋Ｈ₂ →Ｓｉ＋２Ｃｌ₂ ＋Ｈ₂
このようなエッチングでは、反応速度に結晶方向依存性
がある。また、エピタキシャル成長は、下地の結晶方向
に依存して行われる。したがって、エッチングと成長と
を繰返すエピタキシャル成長の過程では、エッチングと
成長との結晶方位依存性が重畳されて、成長の異方性が
生じる。

【０００８】エピタキシャル層２の成長の異方性は、一
様な表面にエピタキシャル層２が形成される場合には顕
著な結果を生じないけれども、原パターン３のようなＳ
ｉ基板１の表面から突出している部分については、その
表面上に突出して形成される際に、成長の容易な方向と
困難な方向とで最終的に形成されるアライメントパター
ン４の線幅Ｄｘ，Ｄｙが異なってくる。なお、半導体素
子の製造に用いるウエハは、所定の形状のカセットに収
納されてウエハ製造者から半導体素子製造者に納入され
る。カセット内の各ウエハは、カセットのＸ軸方向およ
びＹ軸方向に関連して、結晶方位等が揃えられた状態で
収納される。

【０００９】

【発明が解決しようとする課題】図３（ｃ）および図３
（ｄ）に示すようなアライメントパターン４が形成され
ているエピタキシャルウエハは、図３（ｃ）に示すよう
な十字形のアライメントパターン４の横方向がＸ軸方
向、縦方向がＹ軸方向となるようなカセットに収納され
て、ウエハの製造業者から半導体素子の製造業者に納入
される。半導体素子の製造業者は、エピタキシャルウエ
ハに対し、たとえば１：１ステッパなどのパターン形成
装置を用いてリソグラフィ工程のためのパターニングを
行う。アライメントパターン４を用いる位置合せは、エ
ピタキシャルウエハの表面にある波長の光を当て、Ｓｉ
段差やＳｉＯ₂ 膜段差、エピタキシャル段差等の部分で
の乱反射光のうち、ある方向に戻って来る光をホトダイ
オードで受光して行う。ホトダイオードで光を電気的な
信号に変換し、可変利得増幅回路の利得をゲイン電圧を
変えて調整しながらアライメントパターン４の存在位置
を認識し、位置合せなどの基準にする。このとき、アラ
イメントパターン４のＸ軸方向とＹ軸方向とのパターン
の線幅Ｄｘ，Ｄｙが異なると、認識するアライメント波
形に強弱の差が生じてしまう。

【００１０】図４は、図３に示すアライメントパターン
４を認識する際に、パターン幅の与える影響を示す。図
３（ｃ）に示すように、同一の原パターン３の線幅をタ
ーゲット幅とすると、アライメントパターン４ではＸ軸
方向とＹ軸方向とで線幅Ｄｙ，Ｄｙが異なり、Ｄｘ＜Ｄ
ｙとなるので、図４に示すように、ターゲット（ｔａｒ
ｇｅｔ）の幅に対するゲイン（ｇａｉｎ）電圧が異なっ
てしまう。ターゲットの幅が小さくなってゲイン電圧を
高くする必要が生じるほど、アライメント波形にノイズ
が乗りやすくなり、アライメントの位置合せ精度が悪く
なってしまう。したがって、図３（ａ）に示すように、
原パターン３では縦の線幅と横の線幅とをＤ０で等しく
しておいても、アライメントパターン４としての縦の線
幅Ｄｘが横の線幅Ｄｙに比較して小さくなり、Ｘ軸方向
に対するアライメント精度が低下してしまう。

【００１１】本発明の目的は、エピタキシャルウエハ上
に形成されている状態での位置合せ精度を向上させるこ
とができるエピタキシャルウエハのアライメントパター
ン形成方法を提供することである。

【００１２】

【課題を解決するための手段】本発明は、半導体基板上
にエピタキシャル層を成長させたエピタキシャルウエハ
の表面上に、後工程で位置合せに用いるためのアライメ
ントパターンを形成する方法であって、エピタキシャル
ウエハの半導体基板の表面に、エピタキシャル層の成長
時の異方性を補償する形状でアライメントパターンの原
パターンを形成し、該原パターンを含めて半導体基板の
表面にエピタキシャル層を成長させ、エピタキシャルウ
エハとともにアライメントパターンを形成することを特
徴とするエピタキシャルウエハのアライメントパターン
形成方法である。

【００１３】本発明に従えば、エピタキシャルウエハの
半導体基板の表面に形成するアライメントパターンの原
パターンを、エピタキシャル層の成長時の異方性を補償
する形状で形成し、原パターンを含めて半導体基板の表
面にエピタキシャル層を成長させてエピタキシャルウエ
ハとともにアライメントパターンを形成するので、エピ
タキシャルウエハ上にはエピタキシャル成長時の異方性
が補償された形状でアライメントパターンを形成するこ
とができる。したがって、原パターンに比較してエピタ
キシャル成長後の線幅が小さくなるような方向に関して
は、予め原パターンの段階で線幅を大きくしておき、エ
ピタキシャル層の形成後の線幅の減少を補償して、アラ
イメントマークとして位置合せを行う際の位置合せ精度
を向上させることができる。

【００１４】また本発明で前記異方性の補償は、エピタ
キシャル成長の容易な方向についての前記原パターンの
幅を、エピタキシャル成長の困難な方向についての幅よ
りも小さくすることによって行うことを特徴とする。

【００１５】本発明に従えば、半導体基板上に形成する
原パターンの幅を、エピタキシャル成長の困難な方向に
ついてよりも、エピタキシャル成長の容易な方向につい
て小さくしておくので、エピタキシャル成長の際に原パ
ターンに応じてエピタキシャルウエハ基板の表面に形成
されるアライメントパターンの線幅の違いを、半導体基
板上の原パターンの線幅の違いよりも小さくし、アライ
メントパターンとして位置合せに用いる際の方向性の違
いを抑えることができる。

【００１６】また本発明で前記異方性の補償は、前記エ
ピタキシャルウエハの表面に形成されるアライメントパ
ターンの線幅が、方向によらずにほぼ等しくなるように
行うことを特徴とする。

【００１７】本発明に従えば、エピタキシャル成長後の
アライメントパターンでは、アライメントパターンを構
成する線幅が方向によらずにほぼ等しくなるように形成
されるので、アライメントパターンを位置合せに用いる
ような場合の認識精度を高めることができる。

【００１８】また本発明で前記アライメントパターンは
十字形であり、該十字形を構成する横方向よりも縦方向
の方がエピタキシャル成長が容易であり、前記原パター
ンとして形成する該十字形のパターンを、横方向の部分
の線幅より縦方向の部分の線幅が小さくしておくことを
特徴とする。

【００１９】本発明に従えば、十字形のアライメントパ
ターンを、エピタキシャルウエハの表面に縦方向の部分
の線幅と横方向の部分の線幅とをほぼ等しくして形成す
ることができ、アライメントマークを用いる位置合せの
精度の向上を図ることができる。

【００２０】また本発明で前記エピタキシャルウエハ
は、単結晶の結晶方位（１，１，１）に近い結晶方位を
有する半導体基板上にエピタキシャル層が形成され、前
記エピタキシャル成長の困難な方向をＸ軸方向とし、前
記エピタキシャル成長の容易な方向を該Ｘ軸方向に直交
するＹ軸方向方とするように、カセットに収納されるこ
とを特徴とする。

【００２１】本発明に従えば、単結晶の結晶方位（１，
１，１）に近い結晶方位を有するエピタキシャルウエハ
の表面に形成されるアライメントパターンは、Ｘ軸方向
がエピタキシャル成長の困難な方向でＹ軸方向がエピタ
キシャル成長の容易な方向となって、十字形の形状を有
しているので、カセットから一定方向に取出してそのま
まステッパなどにかけて精度よく位置合せを行い、半導
体素子を形成する後工程に用いることができる。

【００２２】

【発明の実施の形態】図１は、本発明の実施の一形態で
のアライメントパターン形成についての基本的な考え方
を示す。本実施形態では、半導体基板にエピタキシャル
層を形成する際に、エピタキシャル成長の方向に異方性
が生じ、エピタキシャル成長が困難な方向をＸ軸方向、
容易な方向をＹ軸方向として説明する。Ｘ軸方向および
Ｙ軸方向は、たとえば半導体基板の表面を（１，１，
１）の結晶方位に近い状態にして僅かに傾ける方向に関
連して決定され、エピタキシャルウエハを製造するウエ
ハ製造業者が複数枚のエピタキシャルウエハを収納する
カセットなどを基準として指定することもできる。

【００２３】図１（ａ）では、エピタキシャルウエハを
製造する元になる半導体ウエハ上の原パターン１０の形
状を示す。原パターン１０では、十字形の形状のうち、
Ｘ軸方向の幅ｄｘをＹ軸方向の幅ｄｙよりも大きくして
おく。図１（ｂ）はエピタキシャル層を形成した後のア
ライメントパターン１１の形状を示す。Ｘ軸方向のエピ
タキシャル成長は、Ｙ軸方向のエピタキシャル成長より
も困難であるので、アライメントパターン１１ではＸ軸
方向の幅ＤｘとＹ軸方向の幅Ｄｙとの差は、図１（ａ）
に示す原パターン１０でのｄｘとｄｙとの差よりも小さ
くなっている。Ｄｘ＝Ｄｙとすることが最も好ましい。

【００２４】図１（ｂ）に示すようなアライメントパタ
ーン１１を有するエピタキシャルウエハに、たとえば
１：１ステッパでパターニングを行うと、１：１ステッ
パは、Ｓｉ段差やＳｉＯ₂ 膜段差、エピタキシャル段差
等にある波長の光を当てて、その乱反射光のうちある方
向に戻ってくる光をホトダイオードで受光し、電気的に
変換して、電気的な信号のレベルが一定のレベルとなる
ように電圧利得増幅器のゲイン電圧を調整してパターン
の認識を行う。このとき、図４に示したように、アライ
メントパターンのＸ軸方向とＹ軸方向とにゲイン電圧の
レベル差が生じると、認識するアライメント波形に強弱
の差が生じ、位置合せの誤差が生じてしまう。本実施形
態では、エピタキシャルウエハ上に形成されるアライメ
ントパターン１１が、Ｘ軸方向の線幅とＹ軸方向の線幅
とがほぼ等しくなるように形成されるので、アライメン
トパターンとしての位置合せを精度よく行うことができ
る。

【００２５】図２は、埋め込み形のエピタキシャルウエ
ハを製造するプロセスフローの概要を示す。図２（ａ）
は、エピタキシャルウエハの元になるＳｉ基板２１を示
す。Ｓｉ基板２１の厚みは、たとえば２００〜６５０μ
ｍである。図２（ｂ）に示すように、図２（ａ）に示す
Ｓｉ基板２１の表面を酸化すると、Ｓｉ基板１の表面に
一様なＳｉＯ₂ 膜２２が形成される。すなわち、図２
（ｂ）は、１回目の酸化工程を示す。ＳｉＯ₂ 膜２２の
厚みは、たとえば６０００〜１００００Åである。図２
（ｃ）は、図２（ｂ）のＳｉＯ₂ 膜２２にホトリソグラ
フィを適用し、原パターン１０のためのパターニングを
行っている状態を示す。原パターン１０に相当する形状
で図２（ｂ）に示すＳｉＯ₂ 膜２２の一部を残して、他
のＳｉＯ₂膜は酸化膜エッチングなどで除去する。すな
わち、図２（ｃ）は、酸化膜除去工程を示す。

【００２６】図２（ｄ）は、Ｓｉ基板２１の表面に段差
をつけるために、再酸化を行って、もう一度ＳｉＯ₂ 膜
２２を形成する再酸化工程を示す。原パターン１０の部
分を除き、Ｓｉ基板２１の表面にＳｉＯ₂ 膜２２が再度
形成される。再度形成されるＳｉＯ₂ の厚みは、たとえ
ば２０００〜７０００Åである。図２（ｅ）は、再酸化
したＳｉＯ₂ 膜２２を酸化膜エッチングによって取除く
再酸化膜除去工程を示す。再酸化したＳｉＯ₂ 膜２２を
除去すると、Ｓｉ基板２１上に原パターン１０を立体的
な段差で形成することができる。この段差は、たとえば
１０００〜３０００Åである。

【００２７】図２（ｆ）は、原パターン１０が形成され
たＳｉ基板２１上にエピタキシャル層２３をエピタキシ
ャル成長させるエピタキシャル成長工程を示す。このエ
ピタキシャル成長工程で、エピタキシャル層２３上にア
ライメントパターン１１が形成される。ここで、予め原
パターン１０のＸ軸方向とＹ軸方向とでパターンの線幅
ｄｘ，ｄｙを、成長の難易を補償するように変えておく
ことによって、エピタキシャル成長後のアライメントパ
ターン１１でのＸ軸方向およびＹ軸方向でのパターンの
線幅Ｄｘ，Ｄｙをほぼ同一となるように生成することが
できる。

【００２８】たとえば、原パターン１０で線幅を、ｄｘ
＝６μｍ、ｄｙ＝４μｍとしておくと、エピタキシャル
成長工程後に得られるアライメントパターン１１の線幅
は、Ｄｘ＝ＤｙでＸ軸方向およびＹ軸方向を同一にする
ことができる。なお、アライメントパターン１１の線幅
がＸ軸方向とＹ軸方向とで完全に同一でなくても、１：
１ステッパなどのパターン形成装置での検出感度の差が
小さくなれば、アライメント精度を確保することができ
る。

【００２９】また、以上の説明では、エピタキシャル成
長の過程で、Ｘ軸方向の成長がＹ軸方向の成長よりも困
難である場合を対象としているけれども、Ｙ軸方向の方
がＸ軸方向よりも成長が困難な場合は、原パターンでＹ
軸方向の線幅をＸ軸方向の線幅よりも大きくなるように
補償しておけばよい。

【００３０】

【発明の効果】以上のように本発明によれば、エピタキ
シャルウエハの表面に、エピタキシャル成長の異方性の
影響を受けないように補償してアライメントパターンを
形成し、ステッパなどを用いる後工程での位置合せの精
度が低下するのを防ぐことができる。

【００３１】また本発明によれば、エピタキシャル成長
が容易な方向の線幅をエピタキシャル成長が困難な方向
の線幅よりも小さくするような原パターンを半導体基板
の表面に形成して、エピタキシャル成長を行ってエピタ
キシャル基板を製造するので、エピタキシャル基板上に
形成されるアライメントパターンでの横幅と縦幅との差
が小さくなり、位置合せ精度の低下を防ぐことができ
る。

【００３２】また本発明によれば、エピタキシャルウエ
ハの表面に形成されるアライメントパターンの線幅が方
向によらずにほぼ等しくなるので、ステッパなどを用い
る後工程での位置合せ精度を向上させることができる。

【００３３】また本発明によれば、十字形のアライメン
トパターンを、エピタキシャルウエハの表面に縦方向も
横方向も同等の線幅で形成され、アライメントパターン
として位置合せに用いる際の精度を向上させることがで
きる。

【００３４】また本発明によれば、（１，１，１）の結
晶方位に近い結晶方位として生じるエピタキシャル成長
の際の異方性に基づいてＸ軸方向とＹ軸方向とを定め、
カセットに収納してステッパなどに適用し、位置合せを
行う作業を効率的に行うことができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態でのアライメントパター
ン形成についての基本的な考え方を示す簡略化した平面
図である。

【図２】本発明を適用して埋め込み形のエピタキシャル
ウエハを製造するプロセスフローの概要を示す簡略化し
た断面図である。

【図３】従来からのアライメントパターン形成過程を示
す簡略化した平面図および断面図である。

【図４】従来からのアライメントパターンの検出感度の
異方性を示すグラフである。

【符号の説明】

１０ 原パターン １１ アライメントパターン ２１ Ｓｉ基板 ２２ ＳｉＯ₂ 膜 ２３ エピタキシャル層

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板上にエピタキシャル層を成長
   させたエピタキシャルウエハの表面上に、後工程で位置
   合せに用いるためのアライメントパターンを形成する方
   法であって、 エピタキシャルウエハの半導体基板の表面に、エピタキ
   シャル層の成長時の異方性を補償する形状でアライメン
   トパターンの原パターンを形成し、 該原パターンを含めて半導体基板の表面にエピタキシャ
   ル層を成長させ、エピタキシャルウエハとともにアライ
   メントパターンを形成することを特徴とするエピタキシ
   ャルウエハのアライメントパターン形成方法。
2. 【請求項２】 前記異方性の補償は、エピタキシャル成
   長の容易な方向についての前記原パターンの幅を、エピ
   タキシャル成長の困難な方向についての幅よりも小さく
   することによって行うことを特徴とする請求項１記載の
   エピタキシャルウエハのアライメントパターン形成方
   法。
3. 【請求項３】 前記異方性の補償は、前記エピタキシャ
   ルウエハの表面に形成されるアライメントパターンの線
   幅が、方向によらずにほぼ等しくなるように行うことを
   特徴とする請求項２記載のエピタキシャルウエハのアラ
   イメントパターン形成方法。
4. 【請求項４】 前記アライメントパターンは十字形であ
   り、 該十字形を構成する横方向よりも縦方向の方がエピタキ
   シャル成長が容易であり、 前記原パターンとして形成する該十字形のパターンを、
   横方向の部分の線幅より縦方向の部分の線幅が小さくし
   ておくことを特徴とする請求項３記載のエピタキシャル
   ウエハのアライメントパターン形成方法。
5. 【請求項５】 前記エピタキシャルウエハは、 単結晶の結晶方位（１，１，１）に近い結晶方位を有す
   る半導体基板上にエピタキシャル層が形成され、 前記エピタキシャル成長の困難な方向をＸ軸方向または
   Ｙ軸方向とし、前記エピタキシャル成長の容易な方向を
   該Ｘ軸方向に直交するＹ軸方向とするように、カセット
   に収納されることを特徴とする請求項４記載のエピタキ
   シャルウエハのアライメントパターン形成方法。