JP2788275B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2788275B2 JP2788275B2 JP1028686A JP2868689A JP2788275B2 JP 2788275 B2 JP2788275 B2 JP 2788275B2 JP 1028686 A JP1028686 A JP 1028686A JP 2868689 A JP2868689 A JP 2868689A JP 2788275 B2 JP2788275 B2 JP 2788275B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- vapor phase
- phase crystal
- crystal growth
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法に関し、特に気相結晶
成長前に形成されたパターンと気相結晶成長後に形成す
るパターンとのアライメントを良好に行なうことのでき
る半導体装置の製造方法に関する。
成長前に形成されたパターンと気相結晶成長後に形成す
るパターンとのアライメントを良好に行なうことのでき
る半導体装置の製造方法に関する。
［従来の技術及び発明が解決しようとする課題］ 第２図は半導体基板における段差パターン形成の一例
を示す図である。
を示す図である。
先ず、比抵抗10〜20Ω・cmのｐ型半導体（Si）基板
［面方位〈1,0,0〉］１の表面に厚さ0.5〜2.0μｍ程度
のSiO2膜２を全面に形成し、次に該膜上にレジスト層を
形成する。該レジスト層をパターニングしてマスクパタ
ーンを形成し、HF系エッチング液を用いたエッチングで
SiO2膜２の露出部を除去する。これにより第２図（ａ）
に示される様に、埋め込み層形成の所望位置においてSi
O2膜２に開口３が形成される。
［面方位〈1,0,0〉］１の表面に厚さ0.5〜2.0μｍ程度
のSiO2膜２を全面に形成し、次に該膜上にレジスト層を
形成する。該レジスト層をパターニングしてマスクパタ
ーンを形成し、HF系エッチング液を用いたエッチングで
SiO2膜２の露出部を除去する。これにより第２図（ａ）
に示される様に、埋め込み層形成の所望位置においてSi
O2膜２に開口３が形成される。
次に、ｎ型不純物としてAsイオンをイオン打ち込みに
より半導体基板１の露出表面部にドーピングし、酸化性
雰囲気下で加熱処理する。ここで、イオン打ち込みの条
件は、ドーズ量１×1014〜１×1016/cm2、加速電圧30〜
90keVであり、また加熱温度は900〜1200℃である。これ
により、第２図（ｂ）に示される様に、半導体基板１の
露出表面が酸化されて新たにSiO2膜４が形成され、該膜
の下方に高濃度不純物領域５が形成される。
より半導体基板１の露出表面部にドーピングし、酸化性
雰囲気下で加熱処理する。ここで、イオン打ち込みの条
件は、ドーズ量１×1014〜１×1016/cm2、加速電圧30〜
90keVであり、また加熱温度は900〜1200℃である。これ
により、第２図（ｂ）に示される様に、半導体基板１の
露出表面が酸化されて新たにSiO2膜４が形成され、該膜
の下方に高濃度不純物領域５が形成される。
次に、HF系エッチング液を用いたエッチングで上記Si
O2膜２及びSiO2膜４を除去する。これにより、第２図
（ｃ）に示される様に、上記半導体基板１の表面には高
濃度不純物領域５と他の領域との境界において、段差６
が形成される。
O2膜２及びSiO2膜４を除去する。これにより、第２図
（ｃ）に示される様に、上記半導体基板１の表面には高
濃度不純物領域５と他の領域との境界において、段差６
が形成される。
その後、全面で気相結晶成長を行なう。ここで、気相
結晶成長の条件は、ガス種:SiHCl3,SiCl4,SiH2Cl2、温
度:950〜1150℃、圧力：大気圧〜50Torr、成長速度:0.1
〜1.5μm/minである。これにより、第２図（ｄ）に示さ
れる様に、半導体基板１上に気相結晶成長層７が形成さ
れる。該成長層の表面には上記基板１の表面の段差６に
対応して段差８が形成される。
結晶成長の条件は、ガス種:SiHCl3,SiCl4,SiH2Cl2、温
度:950〜1150℃、圧力：大気圧〜50Torr、成長速度:0.1
〜1.5μm/minである。これにより、第２図（ｄ）に示さ
れる様に、半導体基板１上に気相結晶成長層７が形成さ
れる。該成長層の表面には上記基板１の表面の段差６に
対応して段差８が形成される。
かくして、高濃度不純物領域５として埋め込み層が形
成されたことになる。この埋め込み層の形成は、たとえ
ばトランジスタのコレクタ抵抗を小さくするために半導
体基板の表面に予め気相結晶成長層と同一の導電型の層
を形成しておくためになされる。
成されたことになる。この埋め込み層の形成は、たとえ
ばトランジスタのコレクタ抵抗を小さくするために半導
体基板の表面に予め気相結晶成長層と同一の導電型の層
を形成しておくためになされる。
以上の様に埋め込み層５の形成された半導体に対し更
に加工を行なう際には、該埋め込み層のパターン（段差
６のパターンに相当する）に対し十分に整列（アライメ
ント）された状態で行なう必要がある。このアライメン
トは半導体装置の構成要素としての埋め込み層と同時に
アライメント用に形成された埋め込み層５の段差６のパ
ターン（位置合せ認識パターン）に対応する気相結晶成
長層表面の段差８のパターンを基準として行なうことが
できる。
に加工を行なう際には、該埋め込み層のパターン（段差
６のパターンに相当する）に対し十分に整列（アライメ
ント）された状態で行なう必要がある。このアライメン
トは半導体装置の構成要素としての埋め込み層と同時に
アライメント用に形成された埋め込み層５の段差６のパ
ターン（位置合せ認識パターン）に対応する気相結晶成
長層表面の段差８のパターンを基準として行なうことが
できる。
ところで、以上の様な半導体装置の製造は一般に半導
体基板に形成されたオリエンテーションフラットを基準
として行なわれる。そして、上記位置合せ認識パターン
の形状は該オリエンテーションフラットの面法線方向に
対し斜め方向としてパターニングされることが多い。
体基板に形成されたオリエンテーションフラットを基準
として行なわれる。そして、上記位置合せ認識パターン
の形状は該オリエンテーションフラットの面法線方向に
対し斜め方向としてパターニングされることが多い。
第３図（ａ）に上記第２図（ｃ）に示される状態の平
面図を示し、第３図（ｂ），（ｃ）に上記第２図（ｄ）
に示される状態の平面図を示す。
面図を示し、第３図（ｂ），（ｃ）に上記第２図（ｄ）
に示される状態の平面図を示す。
従来は、第３図に示される様に、Si基板１のオリエン
テーションフラット10は（1,1,0）面として形成されて
いる。6a,6bは半導体装置の機能部分に関する段差パタ
ーンであり、6cは位置合せ認識のための段差パターンで
ある。該パターン6cはオリエンテーションフラット10の
面法線方向に対し45度をなす２つの直線部分からなる
「く」の字形状である。
テーションフラット10は（1,1,0）面として形成されて
いる。6a,6bは半導体装置の機能部分に関する段差パタ
ーンであり、6cは位置合せ認識のための段差パターンで
ある。該パターン6cはオリエンテーションフラット10の
面法線方向に対し45度をなす２つの直線部分からなる
「く」の字形状である。
しかして、気相結晶成長においては、（1,0,0）方向
または（0,1,0）方向にパターン成長速度が大きい。
尚、該２つの方向のいずれが大成長速度方向となるかは
成長条件に応じて決まる。このため、第３図（ｂ）の様
に、Ａ方向が大成長速度方向である場合には、気相結晶
成長層７を形成すると、気相結晶成長にともない機能部
分パターンの幅は殆ど成長せず気相結晶成長の終了時に
は該成長層７の表面に形成される段差8a,8bは上記段差6
a,6bと正確に対応しているが、位置合せ認識パターンの
うちの一方の直線部分の幅が次第に成長し気相結晶成長
の終了時には該成長層７の表面に形成される段差8cは上
記段差6cとは正確には対応しなくなる。また、第３図
（ｃ）の様に、Ｂ方向が大成長速度方向である場合も同
様である。
または（0,1,0）方向にパターン成長速度が大きい。
尚、該２つの方向のいずれが大成長速度方向となるかは
成長条件に応じて決まる。このため、第３図（ｂ）の様
に、Ａ方向が大成長速度方向である場合には、気相結晶
成長層７を形成すると、気相結晶成長にともない機能部
分パターンの幅は殆ど成長せず気相結晶成長の終了時に
は該成長層７の表面に形成される段差8a,8bは上記段差6
a,6bと正確に対応しているが、位置合せ認識パターンの
うちの一方の直線部分の幅が次第に成長し気相結晶成長
の終了時には該成長層７の表面に形成される段差8cは上
記段差6cとは正確には対応しなくなる。また、第３図
（ｃ）の様に、Ｂ方向が大成長速度方向である場合も同
様である。
従って、従来の方法では、気相結晶成長により位置合
せ認識パターンが変化するのでアライメントの精度を十
分に高めることは困難であった。
せ認識パターンが変化するのでアライメントの精度を十
分に高めることは困難であった。
そこで、本発明は、上記の様な従来技術の問題点を解
決して、正確なアライメントを可能とする半導体装置の
製造方法を提供することを目的とする。
決して、正確なアライメントを可能とする半導体装置の
製造方法を提供することを目的とする。
［問題点を解決するための手段］ 本発明によれば、以下の如き目的を達成するものとし
て、 半導体基板の表面に所望のパターンにて段差を形成し
更にその上に気相結晶成長により気相結晶成長層を形成
する工程を含む半導体装置の製造方法において、 上記パターンのうちの位置合せ認識パターンとして直
線部分からなるものを用い、該直線部分の方向を、上記
半導体基板の表面に沿った方向であって上記気相結晶成
長における上記パターンの成長速度が大なる方向と上記
直線部分の方向とのなす角度が45度近傍となるように傾
けることを特徴とする半導体装置の製造方法、 が提供される。
て、 半導体基板の表面に所望のパターンにて段差を形成し
更にその上に気相結晶成長により気相結晶成長層を形成
する工程を含む半導体装置の製造方法において、 上記パターンのうちの位置合せ認識パターンとして直
線部分からなるものを用い、該直線部分の方向を、上記
半導体基板の表面に沿った方向であって上記気相結晶成
長における上記パターンの成長速度が大なる方向と上記
直線部分の方向とのなす角度が45度近傍となるように傾
けることを特徴とする半導体装置の製造方法、 が提供される。
本発明方法においては、上記半導体基板のオリエンテ
ーションフラットの面法線方向を上記位置合せ認識パタ
ーンの直線部分の方向に対して傾けることができる。
ーションフラットの面法線方向を上記位置合せ認識パタ
ーンの直線部分の方向に対して傾けることができる。
更に、本発明方法においては、上記段差の形成を、上
記半導体基板の表面に所望パターンのマスクを形成し、
イオン打ち込みまたは熱拡散を行い、更に加熱処理し、
続いて該加熱処理で形成された酸化膜を除去することに
より行うことができる。
記半導体基板の表面に所望パターンのマスクを形成し、
イオン打ち込みまたは熱拡散を行い、更に加熱処理し、
続いて該加熱処理で形成された酸化膜を除去することに
より行うことができる。
［実施例］ 以下、図面を参照しながら本発明の具体的実施例を説
明する。
明する。
本実施例において、段差パターン形成は上記第２図に
示される様にして行われる。
示される様にして行われる。
即ち、先ず、比抵抗10〜20Ω・cmのｐ型半導体（Si）
基板［面方位〈1,0,0〉］１の表面に厚さ0.5〜2.0μｍ
程度のSiO2膜２を全面に形成し、次に該膜上にレジスト
層を形成する。該レジスト層をパターニングしてマスク
パターンを形成し、HF系エッチング液を用いたエッチン
グでSiO2膜２の露出部を除去する。これにより第２図
（ａ）に示される様に、埋め込み層形成の所望位置にお
いてSiO2膜２に開口３が形成される。
基板［面方位〈1,0,0〉］１の表面に厚さ0.5〜2.0μｍ
程度のSiO2膜２を全面に形成し、次に該膜上にレジスト
層を形成する。該レジスト層をパターニングしてマスク
パターンを形成し、HF系エッチング液を用いたエッチン
グでSiO2膜２の露出部を除去する。これにより第２図
（ａ）に示される様に、埋め込み層形成の所望位置にお
いてSiO2膜２に開口３が形成される。
次に、ｎ型不純物としてAsイオンをイオン打ち込みに
より半導体基板１の露出表面部にドーピングし、酸化性
雰囲気下で加熱処理する。ここで、イオン打ち込みの条
件は、ドーズ量１×1014〜１×1016/cm2、加速電圧30〜
90keVであり、また加熱温度は900〜1200℃である。これ
により、第２図（ｂ）に示される様に、半導体基板１の
露出表面が酸化されて新たにSiO2膜４が形成され、該膜
の下方に高濃度不純物領域５が形成される。
より半導体基板１の露出表面部にドーピングし、酸化性
雰囲気下で加熱処理する。ここで、イオン打ち込みの条
件は、ドーズ量１×1014〜１×1016/cm2、加速電圧30〜
90keVであり、また加熱温度は900〜1200℃である。これ
により、第２図（ｂ）に示される様に、半導体基板１の
露出表面が酸化されて新たにSiO2膜４が形成され、該膜
の下方に高濃度不純物領域５が形成される。
次に、HF系エッチング液を用いたエッチングで上記Si
O2膜２及びSiO2膜４を除去する。これにより、第２図
（ｃ）に示される様に、上記半導体基板１の表面には高
濃度不純物領域５と他の領域との境界において、段差６
が形成される。
O2膜２及びSiO2膜４を除去する。これにより、第２図
（ｃ）に示される様に、上記半導体基板１の表面には高
濃度不純物領域５と他の領域との境界において、段差６
が形成される。
その後、全面で気相結晶成長を行なう。ここで、気相
結晶成長の条件は、ガス種:SiHCl3,SiCl4,SiH2Cl2、温
度:950〜1150℃、圧力：大気圧〜50Torr、成長速度:0.1
〜1.5μm/minである。これにより、第２図（ｄ）に示さ
れる様に、半導体基板１上に気相結晶成長層７が形成さ
れる。該成長層の表面には上記基板１の表面の段差６に
対応して段差８が形成される。
結晶成長の条件は、ガス種:SiHCl3,SiCl4,SiH2Cl2、温
度:950〜1150℃、圧力：大気圧〜50Torr、成長速度:0.1
〜1.5μm/minである。これにより、第２図（ｄ）に示さ
れる様に、半導体基板１上に気相結晶成長層７が形成さ
れる。該成長層の表面には上記基板１の表面の段差６に
対応して段差８が形成される。
かくして、高濃度不純物領域５として埋め込み層が形
成されたことになる。
成されたことになる。
第１図（ａ）は上記第２図（ｃ）に示される状態の平
面図であり、第１図（ｂ），（ｃ）は上記第２図（ｄ）
に示される状態の平面図である。
面図であり、第１図（ｂ），（ｃ）は上記第２図（ｄ）
に示される状態の平面図である。
本実施例においては、第１図に示される様に、Si基板
１のオリエンテーションフラット10は（1,0,0）面とし
て形成されている。6a,6bは半導体装置の機能部分に関
する段差パターンであり、6cは位置合せ認識のための段
差パターンである。該パターン6cはオリエンテーション
フラット10の面法線方向に対し45度をなす２つの直線部
分からなる「く」の字形状である。
１のオリエンテーションフラット10は（1,0,0）面とし
て形成されている。6a,6bは半導体装置の機能部分に関
する段差パターンであり、6cは位置合せ認識のための段
差パターンである。該パターン6cはオリエンテーション
フラット10の面法線方向に対し45度をなす２つの直線部
分からなる「く」の字形状である。
しかして、気相結晶成長においては、（1,0,0）方向
または（0,1,0）方向にパターン成長速度が大きい。
尚、該２つの方向のいずれが大成長速度方向となるかは
成長条件に応じて決まる。このため、第１図（ｂ）の様
に、Ａ方向が大成長速度方向である場合には、気相結晶
成長層７を形成すると、気相結晶成長にともない一方の
機能部分パターンの幅は次第に成長し気相結晶成長の終
了時には該成長層７の表面に形成される段差8aは上記段
差6aとは正確には対応しなくなるが、他方の機能部分パ
ターン及び位置合せ認識パターンの幅は殆ど成長せず気
相結晶成長の終了時には該成長層７の表面に形成される
段差8b,8cは上記段差6b,6cと正確に対応している。ま
た、第１図（ｃ）の様に、Ｂ方向が大成長速度方向であ
る場合には、気相結晶成長層７を形成すると、気相結晶
成長にともない一方の機能部分パターンの幅は次第に成
長し気相結晶成長の終了時には該成長層７の表面に形成
される段差8bは上記段差6bとは正確には対応しなくなる
が、他方の機能部分パターン及び位置合せ認識パターン
の幅は殆ど成長せず気相結晶成長の終了時には該成長層
７の表面に形成される段差8a,8cは上記段差6a,6cと正確
に対応している。
または（0,1,0）方向にパターン成長速度が大きい。
尚、該２つの方向のいずれが大成長速度方向となるかは
成長条件に応じて決まる。このため、第１図（ｂ）の様
に、Ａ方向が大成長速度方向である場合には、気相結晶
成長層７を形成すると、気相結晶成長にともない一方の
機能部分パターンの幅は次第に成長し気相結晶成長の終
了時には該成長層７の表面に形成される段差8aは上記段
差6aとは正確には対応しなくなるが、他方の機能部分パ
ターン及び位置合せ認識パターンの幅は殆ど成長せず気
相結晶成長の終了時には該成長層７の表面に形成される
段差8b,8cは上記段差6b,6cと正確に対応している。ま
た、第１図（ｃ）の様に、Ｂ方向が大成長速度方向であ
る場合には、気相結晶成長層７を形成すると、気相結晶
成長にともない一方の機能部分パターンの幅は次第に成
長し気相結晶成長の終了時には該成長層７の表面に形成
される段差8bは上記段差6bとは正確には対応しなくなる
が、他方の機能部分パターン及び位置合せ認識パターン
の幅は殆ど成長せず気相結晶成長の終了時には該成長層
７の表面に形成される段差8a,8cは上記段差6a,6cと正確
に対応している。
従って、本実施例によれば、アライメントの精度を十
分に高める（たとえば誤差１μｍ以下）ことが可能であ
る。
分に高める（たとえば誤差１μｍ以下）ことが可能であ
る。
尚、この様な効果を更に向上させるためには、半導体
基板の表面を結晶面に対しわずかに傾けておく（たとえ
ば４度程度）のが好ましい。
基板の表面を結晶面に対しわずかに傾けておく（たとえ
ば４度程度）のが好ましい。
以上の様に半導体基板表面に対し結晶面を傾け且つオ
リエンテーションフラットを（1,0,0）とした場合に得
られた半導体装置におけるキャリア移動度と、半導体基
板表面に対し結晶面を傾けず且つオリエンテーションフ
ラットを（1,1,0）とした場合に得られた従来の半導体
装置におけるキャリア移動度とを比較した。該比較は、
各基板上にそれぞれＮ−MOSトランジスタ（ポリSiゲー
ト）を作成して行なった。比較結果を第１表に示す。
リエンテーションフラットを（1,0,0）とした場合に得
られた半導体装置におけるキャリア移動度と、半導体基
板表面に対し結晶面を傾けず且つオリエンテーションフ
ラットを（1,1,0）とした場合に得られた従来の半導体
装置におけるキャリア移動度とを比較した。該比較は、
各基板上にそれぞれＮ−MOSトランジスタ（ポリSiゲー
ト）を作成して行なった。比較結果を第１表に示す。
第１表から分る様に、本発明実施例によっても従来例
と比較して移動度は殆ど低下せず、十分良好な特性の半
導体装置を得ることができる。
と比較して移動度は殆ど低下せず、十分良好な特性の半
導体装置を得ることができる。
上記実施例では、段差の形成を埋め込み層形成時に行
なう例が示されているが、本発明は半導体基板表面にそ
れ以外の方法で段差を形成する場合にも同様に適用でき
る。
なう例が示されているが、本発明は半導体基板表面にそ
れ以外の方法で段差を形成する場合にも同様に適用でき
る。
［発明の効果］ 以上、詳細に説明した様に、本発明によれば、半導体
基板の表面に形成する位置合せ認識段差パターンの方向
を気相結晶成長における該パターンの成長速度が大なる
半導体基板表面内方向（即ち、半導体基板の表面に沿っ
た方向）に対して45度近傍の角度をなす様に設定するの
で、気相結晶成長層表面には該位置合せ認識段差パター
ンに正確に対応した段差パターンが形成され、かくして
気相結晶成長前に形成された各種パターンと気相結晶成
長後に形成する各種パターンとのアライメントを良好に
行なうことが可能となる。
基板の表面に形成する位置合せ認識段差パターンの方向
を気相結晶成長における該パターンの成長速度が大なる
半導体基板表面内方向（即ち、半導体基板の表面に沿っ
た方向）に対して45度近傍の角度をなす様に設定するの
で、気相結晶成長層表面には該位置合せ認識段差パター
ンに正確に対応した段差パターンが形成され、かくして
気相結晶成長前に形成された各種パターンと気相結晶成
長後に形成する各種パターンとのアライメントを良好に
行なうことが可能となる。
第１図は本発明方法の実施例における段差パターン形成
を示す平面図である。 第２図は半導体基板における段差パターン形成の一例を
示す図である。 第３図は従来の方法における段差パターン形成の一例を
示す平面図である。 1:半導体基板、 2,4:SiO2膜、 5:高濃度不純物領域、 6,6a,6b,6c:段差、 7:気相結晶成長層、 8,8a,8b,8c:段差。
を示す平面図である。 第２図は半導体基板における段差パターン形成の一例を
示す図である。 第３図は従来の方法における段差パターン形成の一例を
示す平面図である。 1:半導体基板、 2,4:SiO2膜、 5:高濃度不純物領域、 6,6a,6b,6c:段差、 7:気相結晶成長層、 8,8a,8b,8c:段差。
Claims (3)
- 【請求項１】半導体基板の表面に所望のパターンにて段
差を形成し更にその上に気相結晶成長により気相結晶成
長層を形成する工程を含む半導体装置の製造方法におい
て、 上記パターンのうちの位置合せ認識パターンとして直線
部分からなるものを用い、該直線部分の方向を、上記半
導体基板の表面に沿った方向であって上記気相結晶成長
における上記パターンの成長速度が大なる方向と上記直
線部分の方向とのなす角度が45度近傍となるように傾け
ることを特徴とする半導体装置の製造方法。 - 【請求項２】上記半導体基板のオリエンテーションフラ
ットの面法線方向を上記位置合せ認識パターンの直線部
分の方向に対して傾ける、請求項１に記載の半導体装置
の製造方法。 - 【請求項３】上記段差の形成を、上記半導体基板の表面
に所望パターンのマスクを形成し、イオン打ち込みまた
は熱拡散を行い、更に加熱処理し、続いて該加熱処理で
形成された酸化膜を除去することにより行う、請求項１
または２に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1028686A JP2788275B2 (ja) | 1988-06-06 | 1989-02-09 | 半導体装置の製造方法 |
| US07/360,341 US5192680A (en) | 1988-06-06 | 1989-06-02 | Method for producing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-138866 | 1988-06-06 | ||
| JP13886688 | 1988-06-06 | ||
| JP1028686A JP2788275B2 (ja) | 1988-06-06 | 1989-02-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0284714A JPH0284714A (ja) | 1990-03-26 |
| JP2788275B2 true JP2788275B2 (ja) | 1998-08-20 |
Family
ID=26366824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1028686A Expired - Fee Related JP2788275B2 (ja) | 1988-06-06 | 1989-02-09 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5192680A (ja) |
| JP (1) | JP2788275B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0465152B1 (en) * | 1990-06-29 | 1996-03-20 | Canon Kabushiki Kaisha | Method for producing semiconductor device having alignment mark |
| US5195347A (en) * | 1990-12-27 | 1993-03-23 | Kawasaki Steel Corporation | Guide device for shape rolling |
| US5729045A (en) * | 1996-04-02 | 1998-03-17 | Advanced Micro Devices, Inc. | Field effect transistor with higher mobility |
| US6245615B1 (en) * | 1999-08-31 | 2001-06-12 | Micron Technology, Inc. | Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction |
| US6383871B1 (en) * | 1999-08-31 | 2002-05-07 | Micron Technology, Inc. | Method of forming multiple oxide thicknesses for merged memory and logic applications |
| WO2005019095A1 (en) * | 2003-08-20 | 2005-03-03 | Qucor Pty Ltd | Fabricating nanoscale and atomic scale devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4141765A (en) * | 1975-02-17 | 1979-02-27 | Siemens Aktiengesellschaft | Process for the production of extremely flat silicon troughs by selective etching with subsequent rate controlled epitaxial refill |
| US4131496A (en) * | 1977-12-15 | 1978-12-26 | Rca Corp. | Method of making silicon on sapphire field effect transistors with specifically aligned gates |
| JPS59110118A (ja) * | 1982-12-15 | 1984-06-26 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1989
- 1989-02-09 JP JP1028686A patent/JP2788275B2/ja not_active Expired - Fee Related
- 1989-06-02 US US07/360,341 patent/US5192680A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0284714A (ja) | 1990-03-26 |
| US5192680A (en) | 1993-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5187112A (en) | Method for producing a semiconductor device | |
| JP2788275B2 (ja) | 半導体装置の製造方法 | |
| JPS5944789B2 (ja) | 自己整合型横方向バイポ−ラトランジスタの製造方法 | |
| JPS6252950B2 (ja) | ||
| JPS6040702B2 (ja) | 半導体集積回路装置の製造方法 | |
| US5250453A (en) | Production method of a semiconductor device | |
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPS5952550B2 (ja) | 半導体装置の製造方法 | |
| KR100628624B1 (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPH0330293B2 (ja) | ||
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JPS6142169A (ja) | 半導体装置の製造方法 | |
| JP2000306833A (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH065786A (ja) | 半導体装置の製造方法 | |
| JPH03231431A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPH01251658A (ja) | 半導体装置の製造方法 | |
| JPS633434A (ja) | 半導体装置の製造方法 | |
| JPH01135016A (ja) | 半導体装置の製造方法 | |
| JPS6256669B2 (ja) | ||
| JPH02244728A (ja) | ラテラル・バイポーラ・トランジスタ | |
| JPS62210672A (ja) | 半導体装置の製造方法 | |
| JPH04152530A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |