JPH04152530A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、より詳しくはバ
イポーラトランジスタの製造方法に関する。

〔従来の技術〕

従来のバイポーラトランジスタにおいては、高速化、高
密度化を実現するために、多結晶クリフン・エミッタ（
場合によっては、これをウォッシュド・エミッタと言う
）構造が多く採用されている。この種のバイポーラトラ
ンジスタの構造例を第２図に示す。

第２図において、バイポーラトランジスタはＮＰＮ縦型
であり、Ｐ型Ｓ１基板１の主表面上に形成されたｎ型エ
ピタキシャル成長８１層ｓ内に形成されている。ｎ型エ
ピタキシャル成長Ｓ１層３はコレクタ領域をなし、その
下にｎ＋型埋込み層２が形成されている。また、このｎ
型エピタキシャル成長Ｓ１層３にＰ型ベース領域６が、
さらにその上にＳ１０．膜９が形成されている。Ｐ型ベ
ース領域６上のＳ１０．膜９の一領域には、ドライエツ
チング法により開孔部１３が設けられ、この上に堆積さ
れたｎ＋型型詰結晶８１層１０らの拡散により、ｎ＋＋
エミッタ領域１１が形成されている。

なお、図中、４は素子絶縁分離膜、１５はドライエツチ
ング時のダメージ層であり、コレクタ及びペース電極引
出し領域は省略しである。

〔発明が解決しようとする課題〕

しかしながら、前述のような従来の半導体装置において
は、第５図に示すようにｎ　型エミッタ領域１１を形成
するために、Ｓｉｎ、膜９の一領域にドライエツチング
法により開孔部１３が設けられる。なお、図中、１２は
フォトレジスト膜である。この際Ｓ　ｉ　Ｏ，展開孔部
に露出した８１表面はドライエツチングによるダメージ
を受け、８１表面にダメージ層１５が形成される。その
結果、多結晶Ｓｉ層堆積時にこのダーメージ層に起因し
た多結晶Ｓｉ層の異常成長が起こる場合があり、加工及
び素子特性上問題となっている。また、この開孔部には
ｎ＋＋エミッタ領域が形成されるため、このダメージ層
を核とした欠陥起因のリーク電流が高信頼性のバイポー
ラトランジスタを実現する上での障害となっていた。さ
らに、通常堆積したＳ１０．膜には膜厚ばらつきがある
ため、Ｓ１０．膜の残膜がないように、Ｓｉｎ、膜のエ
ツチング時間は、Ｓｉｎ、膜の最大膜厚よりも多くエツ
チングするように設定され、Ｓｉｎ、膜が最小膜厚の領
域のＳ１基板は大幅にエツチングされてしまう。また、
Ｓｉｎ、／Ｓｉのエツチング選択比はパターン、エツチ
ング装置状態（チャンバー等）等に強（依存するため、
Ｓｉのエツチング量の制御は困難である。その結果、ベ
ース領域の８１エツチング量がばらつ（ため、エミッタ
拡散長が一定でも、ベース幅が太き（ばらついてしまう
。したがって、電流増幅率ｈＦＥや遮断周波数／Ｔ等の
バイポーラトランジスタの特性を安定的に製造すること
が困難であった。

そこで、本発明はこのような課題を解決するものであり
、その目的とするところは、多結晶Ｓ１の異常成長を回
避し、トランジスタのリーク電流を大幅に低減し、さら
に特性の安定した高信頼性に適する半導体装置の製造方
法を提供するところにある。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板の主表面
上の一領域に絶縁膜を介して所望の形状に窒化シリコン
膜を形成する工程と、前記窒化シリコン膜をマスクとし
て選択酸化する工程と、眉間絶縁膜を堆積後、前記窒化
シリコン膜上の前記層間絶縁膜にドライエツチング法に
より開孔部も設ける工程と、前記窒化シリコン膜及び絶
縁膜を除去し、前記開孔部の半導体基板表面を露出する
工程と、多結晶シリコン層を堆積後、前記多結晶シリコ
ン層からの不純物拡散により前記開孔部の半導体基板表
面に不純物拡散層を形成する工程とを具備することを特
徴とする。

〔実施例〕

以下、本発明の代表的な実施例を図面を用いて具体的に
説明する。

第１図（α）〜（＝）は本発明をバイポーラトランジス
タに適用した場合の一実施例を示す工程別断面図である
。

（１）　第１図（ａ）は、従来の技術で予備加工された
半導体基板の一部を示す。図において、Ｐ型Ｓ１基板１
にｎ＋＋埋込み層２が形成され、その上にｎ型エピタキ
シャル成長８１層５及びフィールド酸化膜からなる素子
絶縁分離膜４が形成されている。さらに、ｎ型エピタキ
シャル成長８１層にはＰ型ベース領域６が形成され、そ
の上の所望のエミッタ拡散層形成領域にはｓ　ｉ　ｏ、
膜５を介して窒化シリコン膜７が形成されている。ここ
で、素子絶縁分離膜の膜厚は４０００〜１００００Ｘ程
度であり、Ｓ１０．膜５及び窒化シリコン膜７の膜厚は
それぞれ１００〜４００Ｘ及び５００〜２０００Ｘ程度
に設定される。

（２）　第１図（ｈ）は、前記窒化シリコン膜をマスク
として、９００〜１０００”０の選択酸化法ニヨリ、ベ
ース拡散層上に１ｏｏｏ−５ｏｏｏＸ程度の膜厚のＳ１
０．膜８を形成した状態を示す（５）　第１図（ｃ）は
、化学気相成長（ＯＶＤ）法によりＳ１０．膜よりなる
層間絶縁膜９を１５００〜６０００Ｘ程度堆積後、前記
窒化シリコン膜７上のＳ１０．膜９をフォトエツチング
法により選択的に除去し、開孔部１３を設けた状態を示
す。なお、図中、１２はフォトレジスト膜である。

（４）　第１図Ｃｄ）は、前記フォトレジスト膜１２を
除去後、熱リン酸溶液により窒化シリコン膜を除去し、
さらに、基板表面をバクファード沸酸（ＢＨＦ）（例え
ば１：２０）等により洗浄し前記５１０２膜５を除去後
、ＯＶＤ法により多結晶Ｓｉ／ｉ１４を１ｏｏｏ　〜ｇ
ｏｏｏＸ程度堆積した状態を示す。

（５）　第１図（ｔ）は、多結晶Ｓｉ層１４へひ素（Ａ
ｓ　）もしくはす７（Ｐ）の６０〜１ｏ。

ＫｅＶ　、　５　Ｘ　１０１５〜Ｉ　Ｘ　１０”ｃｙｍ
″″２のイオン打込み後、９５０〜１０００℃、２０〜
３０分間の熱処理により、ｎ　型多結晶Ｓ１層１０から
の不純物拡散でｎ　型エミッタ拡散層１１を形成した状
態を示す。

以下、従来法によりアルミニウム等による電極の引き出
しが行なわれ、バイポーラトランジスタが得られる。

上記実施例によれば、従来問題になったＳｉｎ。

膜９に開孔部１５を形成する際に８１基板表面に形成さ
れるダメージ層１５は、開孔部形成領域に窒化シリコン
膜７が配設されているために形成されることがない。し
たがって、多結晶ｓｉ層堆積時に３１基板表面にはダメ
ージ層がな（、多結晶８１層の異常成長やそれ以後の゛
工程での欠陥の核となることがないため、リーク電流が
なく、高信頼性を有するバイポーラトランジスタが実現
できる。

また、ドライエツチング時に窒化シリコン膜７はエツチ
ングストッパーとなり、８１基板がエツチングされない
ため、ベース幅を安定的に加工制御することができ、ば
らつきが少ない特性の安定したバイポーラトランジスタ
が得られる。

さらに、選択酸化法によりペース領域上に厚いＳ１０．
膜８を設けることにより、エミッターベース間寄生容量
ＯＥｂを大幅に低減することができ、トランジスタの高
速化が達成される。

〔発明の効果〕

以上述べたように、本発明の半導体装置の製造方法によ
れば、開孔部形成領域に窒化シリコン膜を配設し、層間
絶縁膜に開孔部をドライエツチング法で設ける際のエツ
チングストッパーとしてこの窒化シリコン膜を用いる。

その結果、前述のダメージ層に起因した多結晶Ｓｉ層の
異常成長やバイポーラトランジスタのリーク電流等の問
題を回避することができる。また、ドライエツチングに
より８１基板はエツチングされることがないためベース
幅の制御が容易であり、特性が安定した高信頼性を有す
るバイポーラトランジスタが実理できる。また、選択酸
化法によりエミッターベース間の絶縁膜を厚く設定する
ことができ、ＯＥＢを低減でき、高速化に適するバイポ
ーラトランジスタが得られる。

さらに、製造工程が簡易であるため、０ＭＯ３との複合
素子であるＢ１０ＭＯ８素子等への応用が可能であり、
高歩留りの製品が安定的に得られるという効果がある。

【図面の簡単な説明】

第１図（ａ）〜（−）は本発明の半導体装置の製造方法
の一実施例を示す断面図、第２図は従来の半導体装置を
示す断面図、第５図は従来の半導体装置の製造方法を示
す工程断面図である。 １・・・・・・・・・Ｐ型Ｓ１基板 ２・・・・・・・・・ｎ＋型埋込み層 ５・・・・・・・・・ｎ型エピタキシャル成長ｓ１層４
・・・・・・・・・素子絶縁分離膜 ５・・・・・・・・・Ｓ１０．膜 ６・・・・・・・・・Ｐ型ベース傾健 ７・・・・・・・・・窒化シリコン膜 ８，９・・・Ｓ１０．膜 ０・・・・・・・・・ｎ＋型多結晶Ｓａ層１・・・・・
・・・・ｎ＋型エミッタ領域２・・・・・・・・・フォ
トレジスト膜３・・・・・・・・・開孔部 ４・・・・・・・・・多結晶Ｓｉ層 ５・・・・・・・・・ダメージ層 出願人　セイコーエプソン株式会社 代理人　弁理士　銘木喜三部（他１名）舘 図

Claims (1)

【特許請求の範囲】
1. 　半導体基板の主表面上の一領域に絶縁膜を介して所望
   の形状に窒化シリコン膜を形成する工程と、前記シリコ
   ン窒化膜をマスクとして基板を選択酸化する工程と、層
   間絶縁膜を堆積後、前記窒化シリコン膜上の前記層間絶
   縁膜にドライエッチング法により開孔部を設ける工程と
   、前記窒化シリコン膜及び、前記絶縁膜を除去し、前記
   開孔部の半導体基板の前記主表面を露出する工程と、多
   結晶シリコン層を堆積後、前記多結晶シリコン層からの
   不純物拡散により前記開孔部の前記半導体基板に不純物
   拡散層を形成する工程とを具備することを特徴とする半
   導体装置の製造方法。