JPS5944789B2 - 自己整合型横方向バイポ−ラトランジスタの製造方法 - Google Patents

自己整合型横方向バイポ−ラトランジスタの製造方法

Info

Publication number
JPS5944789B2
JPS5944789B2 JP56014493A JP1449381A JPS5944789B2 JP S5944789 B2 JPS5944789 B2 JP S5944789B2 JP 56014493 A JP56014493 A JP 56014493A JP 1449381 A JP1449381 A JP 1449381A JP S5944789 B2 JPS5944789 B2 JP S5944789B2
Authority
JP
Japan
Prior art keywords
layer
dopant
conductivity type
semiconductor body
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56014493A
Other languages
English (en)
Other versions
JPS56122163A (en
Inventor
ヘムラジ・クンダンマル・ヒンガ−ル
マジユカ−ル・ババニダス・ボラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS56122163A publication Critical patent/JPS56122163A/ja
Publication of JPS5944789B2 publication Critical patent/JPS5944789B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、半導体技術に関するもので、特にサブマイク
ロン、即ち１μｍ以下の寸法を有する半導体装置の製造
に関するものである。
現代の電子回路は、ｐ型やｎ型のドーパントを半導体本
体中に選択的に導入させることにより集積化した半導体
本体内に形成することが行なわれる。
ドーパントを拡散ないし注入する場合に、ドーパントの
選択的導入を制御する為に半導体本体の表面上にマスク
を形成することが必要である。集積回路の寸法限界は、
ドーパント用マスクのアライメント上の精度に依存する
ことが多い。現在の設計上の目安としては、通常、正確
なマスクアライメントを確保する為には３乃至４μｍの
ライン幅を必要とする。従つて、正確に製造可能な最小
寸法は３乃至４μｍに制限されてしまう。本発明の目的
とするところは、ドーパントマスクを正確に確立する方
法を提供することである。本発明の別の目的とするとこ
ろは、サブマイクロンのベース幅を有する横方向トラン
ジスタを製造する方法を提供することである。本発明の
更に別の目的とするところは、自己整 ．”合したベー
スを有するトランジスタを製造する方法を提供すること
である。
本発明の更に別の目的とするところは、１２Ｌ（Ｉｎｔ
ｅｇｒａｔｅｄＩｎｊｅｃｔｉＯｎＬＯｇｉｃ）即ちア
イスクエアエルを製造する改良した方法を提供すること
ｃである。
本発明では、ドーパントマスクとしてドープした多結晶
半導体物質を使用することを特徴としている。
本発明において、半導体本体の表面上にサブマイクロン
のドーパントマスクを正確に確立する方法は、半導体本
体の表面上にドープしてない多結晶半導体物質層を形成
し、前記ドープしてない多結晶半導体物質層の上にドー
パントマスク層を形成する各ステツプを有するものであ
る。尚、多結晶半導体物質層としてはポリシリコンを使
用することが望ましい。その後、前記ドーパントマスク
の一部とその下にある多結晶半導体物質を除去する。次
いで、ドープしてない多結晶半導体物質の露出端部内に
ドーパントを拡散させ、その後差別的エツチヤントを使
用してドーパントマスク層及びドープしてない多結晶半
導体物質を除去する。尚、その際に、ドープした多結晶
半導体物質はエツチングされずに残存する。横方向バイ
ポーラトランジスタを表面に形成する場合に付き説明す
ると、先ず、半導体本体のドープした表面上にドーパン
トマスク用物質の第１層を形成する。
その後、ドーパントマスク用物質の第１層上にドープし
てないポリシリコンの第２層を形成し、前記第２層の表
面上にドーパントマスク用物質の第３層を形成する。そ
の後、前記第２層及び第３層を前記第１層の１部から除
去し、その際に前記第２層の端部を露出させる。次いで
、ドーパントを前記第２層の端部内に拡散させ、サブマ
イクロンの寸法を有するドープ領域を確立する。その後
、差別的エツチングによつて前記第３層及び前記ドープ
してない第２層を除去するが、その際に前記ドープした
ポリシリコンは残存し、半導体本体内にドーパントを注
入する爾後のステツプでマスクとして使用される。即ち
、ドーパントの注入によつてバイポーラトランジスタの
エミツタ及びコレクタ用の表面領域を形成し、一方ドー
プしたポリシリコンの下に存在するドープしてない表面
領域をトランジスタのベース領域とする。表面に形成す
るバイポーラトランジスタは２Ｌセル内に横方向のイン
ジエクタトランジスタを有することが可能である。１２
Ｌセルの縦型バイポーラトランジスタを製造するには、
ドーパントを注入する前に第１層上にレジストを選択的
に付与し、縦型バイポーラトランジスタのコレクタ領域
を注入されるドーパントからマスクする。
その後、半導体基体を加熱して注入したドーパントをド
ライブイン（進入）させ、ドーパント注入領域に渡りシ
リコン酸化物の厚さを増加させる。゛次いで、レジスト
及びその下層のシリコン酸化物層を除去し、横方向トラ
ンジスタのベース領域上に第２レジスト層を形成する。
縦型トランジスタのコレクタ領域内に第１導電型を有す
るドーパントを注入して縦型トランジスタの真性ベース
領域を確立し、その後に、反対導電型のドーパント露出
表面内に拡散させて縦型トランジスタのコレクタ領域を
確立する。以下、添付の図面を参考に本発明の具体的実
施の態様に付き説明する。
第１図に示す如く、半導体本体１０は、主面内にＮ＋拡
散領域１４を有するｐ型基板１２を有する。Ｎ＋領域１
４上には、Ｎ−エピタキシヤル層１６が形成されている
。エピタキシヤル層１６を貫通してシリコン酸化物層１
８が設けられており、該酸化物層１８はエピタキシヤル
層１６を囲撓して半導体本体内にデバイスセルを構成し
ている。この様な構造は、本願出願人のフエアチアイル
ド カメラ アンド インストルメント コーポレーシ
ヨンが製造しているアイソプレーナ１２Ｌ回路の様な酸
化物で絶縁した半導体装置に適用するのに都合が良い。
半導体本体１０の表面土には、約４００Ａの厚さを有す
るシリコン酸化物の第１層２０を形成し、該第１層２０
上には約１，５００Ａの厚さを有する窒化シリコンの第
２層２２を形成し、該第２層２２上には約２００Ａの厚
さを有するシリコン酸化物の第３層２４を形成し、該第
３層２４上には約５，０００Ａの厚さを有するドープし
てないポリシリコンの層２６を形成する。
そして、ポリシリコン層２６土には３，０００Ｘのシリ
コン酸化物層２８を形成する。第２図に示す如く、ホト
レジストのマスクを使用し、選択エツチングを行なうこ
とによつて半導体本体１０の表面からシリコン酸化物層
２８及びその下層のポリシリコン層２６の１部を除去す
る。
シリコン酸化物に適切なエツチヤントは弗化水素酸（Ｈ
Ｆ）で、ドープしてないポリシリコンに．適切なエツチ
ヤントはＰＥＤエツチである。尚、ＰＥＤエツチに関し
ては、バツス一（ＢａｓｓＯｕｓ）著によるＥＥＥトラ
ンズアクシヨンズ・オン・エレクトロン●デバイシズ（
ＩＥＥＥＴｒａｎｓａｃｔｌＯｎｓＯｎＥｌｅｃｔｒＯ
ｎＤｅｖｉｃｅｓ）、１９７８年１０月、ＥＤ２５巻、
黒１０．１１７８〜８５頁、のジヤーナルに記載されて
いる。
その後、ボロン等のドーパントを多結晶層２６の露出端
部内に拡散させ、多結晶層２６内にｐ型領域３０を形成
する。拡散領域３０の幅は０．２５〜２μｍの範囲に制
御可能であり、以下に詳説する如く、横方向バイポーラ
トランジスタのベース領域の幅を決定する。第３図に示
ず如く、その後弗化水素酸を使用してシリコン酸化物層
２８を除去し、ＰＥＤエツチの様な差拐１的エツチヤン
トを多結晶層２６に付与してドープしてないポリシリコ
ンを除去し、ドープしたポリシリコンを残存させる。
第４図に示す如く、縦型ＮＰＮバイポーラトランジスタ
のコレクタ領域を形成すべき箇所で半導体本体１０の表
面領域上の層２４の表面上にホトレジスト物質３２を設
ける。ホトレジスト物質３２は、ドープしたポリシリコ
ン３０と共に、第４図に示す如くイオン注入によりボロ
ンの様なｐ型ドーパントイオンを導入する際のマスクを
構成する。このイオン注入は、１００ｋｅＶにおき１０
１４イオン数／Ｃｄのイオン濃度で行なうのが良い。第
５図に示す如く、その後ホトレジスト物質３２を層２４
の表面上に残存づせ、ホトレジスト３２で保護されてい
ないポリシリコン３０、シリコン酸化物層２４及び窒化
シリコン層２２を適当なエツチヤントを使用して除去す
る。
シリコン酸化物を除去するには弗化水素酸の様なエツチ
ヤントを使用すると良く、又窒化シリコンを除去するに
は高温のリン酸を使用すると良い。次に、本構造体を約
１，０００℃に加熱してボロンドーパントをドライブイ
ンさせ、露出したシリコン酸化物層２０の厚さを増加さ
せて、横方向トランジスタのエミツタ及びコレクタ領域
３４，３６及び縦型トランジスタの外因性ベース領域３
８，４０を形成する。第６図に示す如く、次に本構造体
の表面上で横方向バイポーラトランジスタのベース領域
３５上方にホトレジスト層４４を形成し、ボロンの様な
ｐ型ドーパントを表面領域５０，５２内に導入して縦型
ＮＰＮバイポーラトランジスタの外因性ベース領域を確
立する。
この場合に、１９０ｋｅＶで１０１２イオン数／Ｃｒｌ
ｉのイオン濃度を使用することが望ましい。最後に、第
７図に示す如く、第６図の領域５０及び５２の露出面内
に砒素を拡散させてＮ＋コレクタ領域６０及び６２を形
成する。
コレクタ６０，６２のドーパント濃度を少なくとも１０
２０原子数／Ｃｒｌｌとするのが良い。
横方向ＰＮＰトランジスタのエミツタ及びベース領域３
４，３６と縦型ＮＰＮバイポーラトランジスタのコレク
タ６０，６２とに電気的コンタクトを形成してデバイス
を完成する。ここで重要なことは、本発明に拠れば、ベ
ースマスクを使用してエミツタ及びコレクタ領域にイオ
ン注入を行ないＰＮＰトランジスタのベース幅を１μｍ
以下に制御可能であるということである。以上、本発明
の特定の実施例に付き説明したが、本発明はそれに限定
されるべきものでは無く、特許請求の範囲の記載に基づ
く技術的範囲内において種々の変更が可能であることは
勿論である。
【図面の簡単な説明】
第１図乃至第７図は、本発明の１実施例に基づき１２Ｌ
デバイスを製造するステツプを示した各断面図である。 符号の説明、１０：平導体本体、１２：基板、１４：Ｎ
＋拡散領域、１６：Ｎ−エピタキシヤル層、２０：第１
層、２２：第２層、２４：第３層、２６：ポリシリコン
層、２８：シリコン酸化物層、３０：ドープしたポリシ
リコン。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体本体内で表面に位置したバイポーラトランジ
    スタを形成する方法において、前記半導体本体の第１導
    電型を有する表面上にドーパントマスク用物質から成る
    第１層を形成し、前記第１層上にドープしてないポリシ
    リコンの第２層を形成し、前記第２層の表面上にドーパ
    ントマスク用物質から成る第３層を形成し、前記第２層
    及び第３層を前記第３層の１部から除去して前記第２層
    の端部を露出させ、前記第２層の露出端部にドーパント
    を拡散させて前記第２層にドープした部分を形成し、前
    記第３層を除去し、差別的エッチャントを使用して前記
    ドープしてない第２層を除去すると共に前記第２層のド
    ープした部分を残存させ、前記第２層のドープした部分
    をイオン注入用マスクとして使用することにより前記半
    導体本体の表面内に反対導電型のドーパントを注入させ
    て前記第１導電型の表面領域によつて分離された前記反
    対導電型の半導体本体内に表面領域を形成することを特
    徴とする方法。 ２ 上記第１項記載の方法において、前記第１層が前記
    半導体本体の表面と接触するシリコン酸化物層を有し、
    前記表面に位置したトランジスタはＩ＾２Ｌセル内に形
    成した横方向インジェクタトランジスタ及び縦型バイポ
    ーラトランジスタを有し、前記縦型バイポーラトランジ
    スタは、前記反対導電型のドーパントを注入するステッ
    プの前に前記第１層上に選択的にレジストを付与して前
    記縦型バイポーラトランジスタのコレクタ領域を反対導
    電型の注入ドーパントからマスクし、前記本体を加熱し
    て前記反対導電型のドーパントをドライブインさせると
    共に前記反対導電型の注入ドーパントの表面領域に渡つ
    て前記シリコン酸化物の厚さを増加させ、前記レジスト
    及び前記レジストの下にある第１層を除去し、前記横方
    向トランジスタのベース領域上にレジスト層を付着させ
    、前記半導体本体内で前記縦型バイポーラトランジスタ
    のコレクタ領域内に反対導電型のドーパントを注入し、
    第１導電型のドーパントを前記露出したコレクタ領域内
    に拡散させることにより構成することを特徴とする方法
    。 ３ 半導体装置を製造する場合に、半導体本体の表面上
    にサブマイクロンのドーパントマスクを正確に確立する
    方法において、前記半導体本体の表面上にドープしてな
    い多結晶半導体物質層を形成し、前記ドープしてない多
    結晶半導体物質層上にドーパントマスク層を形成し、前
    記ドーパントマスク層の一部及びその下層の多結晶半導
    体物質層を除去し、前記ドープしてない多結晶半導体物
    質層の露出端部内にドーパントを導入し、前記ドーパン
    トマスク層を除去し、前記ドープしてない多結晶半導体
    物質層を除去する一方前記ドープした多結晶半導体物質
    部分を残存させることを特徴とする方法。 ４ 上記第３項記載の方法において、前記多結晶半導体
    物質はシリコンを有し、前記ドーパントマスク層はシリ
    コン酸化物を有し、前記シリコン酸化物を除去するステ
    ップはシリコン酸化物を付着させる工程を有し、前記下
    層の多結晶半導体物質を除去するステップは差別的ポリ
    シリコンエッチングの工程を有することを特徴とする方
    法。
JP56014493A 1980-02-04 1981-02-04 自己整合型横方向バイポ−ラトランジスタの製造方法 Expired JPS5944789B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/118,291 US4298402A (en) 1980-02-04 1980-02-04 Method of fabricating self-aligned lateral bipolar transistor utilizing special masking techniques
US118291 1980-02-04

Publications (2)

Publication Number Publication Date
JPS56122163A JPS56122163A (en) 1981-09-25
JPS5944789B2 true JPS5944789B2 (ja) 1984-11-01

Family

ID=22377688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56014493A Expired JPS5944789B2 (ja) 1980-02-04 1981-02-04 自己整合型横方向バイポ−ラトランジスタの製造方法

Country Status (5)

Country Link
US (1) US4298402A (ja)
JP (1) JPS5944789B2 (ja)
CA (1) CA1153129A (ja)
DE (1) DE3100884A1 (ja)
FR (1) FR2475293B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5824018B2 (ja) * 1979-12-21 1983-05-18 富士通株式会社 バイポ−ラｉｃの製造方法
US4334348A (en) * 1980-07-21 1982-06-15 Data General Corporation Retro-etch process for forming gate electrodes of MOS integrated circuits
US4545113A (en) * 1980-10-23 1985-10-08 Fairchild Camera & Instrument Corporation Process for fabricating a lateral transistor having self-aligned base and base contact
US4419150A (en) * 1980-12-29 1983-12-06 Rockwell International Corporation Method of forming lateral bipolar transistors
US4466178A (en) * 1981-06-25 1984-08-21 Rockwell International Corporation Method of making extremely small area PNP lateral transistor by angled implant of deep trenches followed by refilling the same with dielectrics
EP0116654B1 (de) * 1983-02-12 1986-12-10 Deutsche ITT Industries GmbH Verfahren zum Herstellen von bipolaren Planartransistoren
US4510676A (en) * 1983-12-06 1985-04-16 International Business Machines, Corporation Method of fabricating a lateral PNP transistor
FR2605800B1 (fr) * 1986-10-24 1989-01-13 Thomson Semiconducteurs Procede de fabrication d'un composant mos
US4864379A (en) * 1988-05-20 1989-09-05 General Electric Company Bipolar transistor with field shields
US6531071B1 (en) * 2000-01-04 2003-03-11 Micron Technology, Inc. Passivation for cleaning a material

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3738880A (en) * 1971-06-23 1973-06-12 Rca Corp Method of making a semiconductor device
US3817794A (en) * 1971-08-02 1974-06-18 Bell Telephone Labor Inc Method for making high-gain transistors
GB1477511A (en) * 1974-05-21 1977-06-22 Mullard Ltd Methods of manufacturing semiconductor devices
US4124933A (en) * 1974-05-21 1978-11-14 U.S. Philips Corporation Methods of manufacturing semiconductor devices
US4026740A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for fabricating narrow polycrystalline silicon members
US4026733A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for defining polycrystalline silicon patterns
US4066473A (en) * 1976-07-15 1978-01-03 Fairchild Camera And Instrument Corporation Method of fabricating high-gain transistors
US4057895A (en) * 1976-09-20 1977-11-15 General Electric Company Method of forming sloped members of N-type polycrystalline silicon
SE7800261L (sv) * 1977-02-28 1978-08-29 Rca Corp Sett att tillverka en halvledaranordning
US4200878A (en) * 1978-06-12 1980-04-29 Rca Corporation Method of fabricating a narrow base-width bipolar device and the product thereof
US4201603A (en) * 1978-12-04 1980-05-06 Rca Corporation Method of fabricating improved short channel MOS devices utilizing selective etching and counterdoping of polycrystalline silicon
US4168999A (en) * 1978-12-26 1979-09-25 Fairchild Camera And Instrument Corporation Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques

Also Published As

Publication number Publication date
FR2475293A1 (fr) 1981-08-07
US4298402A (en) 1981-11-03
JPS56122163A (en) 1981-09-25
DE3100884A1 (de) 1981-11-26
CA1153129A (en) 1983-08-30
FR2475293B1 (fr) 1985-11-29

Similar Documents

Publication Publication Date Title
US4283236A (en) Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping
JPS58118113A (ja) 半導体装置の製造方法
JPH0252422B2 (ja)
US3933528A (en) Process for fabricating integrated circuits utilizing ion implantation
JPS5944789B2 (ja) 自己整合型横方向バイポ−ラトランジスタの製造方法
KR910000020B1 (ko) 반도체장치의 제조방법
US5192680A (en) Method for producing semiconductor device
US5747374A (en) Methods of fabricating bipolar transistors having separately formed intrinsic base and link-up regions
EP0378164A2 (en) Bipolar transistor and method of manufacturing the same
JP3062597B2 (ja) 半導体装置の製造方法
JPH0529330A (ja) 半導体装置の製造方法
JP3241150B2 (ja) 高速バイポーラトランジスタの製造方法
JP3537494B2 (ja) 半導体装置および半導体装置の製造方法
JP3063122B2 (ja) 半導体装置およびその製造方法
JP2847773B2 (ja) 半導体装置の製造方法
JP3317289B2 (ja) 半導体装置の製造方法
JPH0230141A (ja) 半導体素子の製造方法
JPH01143358A (ja) Ｍｏｓ型半導体集積回路装置の製造方法
JPS63146466A (ja) ベース・エミッタコンタクト構成体及びその製造方法
JPH0258230A (ja) バイポーラトランジスタの製造方法
JPH0745630A (ja) 半導体装置の製造方法
JPH0130310B2 (ja)
JPH02244728A (ja) ラテラル・バイポーラ・トランジスタ
JPH0567623A (ja) 半導体装置の製造方法
JPH05326436A (ja) 半導体装置の製造方法