JPH02276231A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分ｆｆ） この発明は、半導体素子の製造におけろ全ホトリソ工程
でオートアライメントを可能にした半導体素子の製造方
法に関するものである。

（従来の技術） 第２図は従来のオートアライメントマークを示す平面図
である。この第２図において、１はシェブロン型パター
ンで、幅５〜２０μｍであり、４５゜傾けて使用する。

２，３はシェブロン型パターン１に平行で５０〜１５０
μｍｇｌれた位置に形成したパターンであす、シェブロ
ン型パターン１とパターン２．パターン３は１組として
同一工程でウェハ表面に２組以上形成する。

次に、第３図、第４図を用いてアライメントマークのパ
ターン認識について説明する。第３図は通常の段差の表
面反射を示すものである。

この第３図において、４は通常の段差を有するウェハで
あり、とのウェハ４の表面にレジスト５が塗布されてい
る。

このレジスト５を通してウェハ４に、落下照明光６が照
明されるようになっており、この落下照明光６が照明さ
れると、ウェハ４の段差で散乱光７が生じろようになっ
ている。

ウェハ４の表面にある段差は散乱光７のみを取り出すと
、明瞭なパターンが浮き出す。この方法を一般に暗視野
と言われ、オートアライメントにおいて多く用いられる
。

第４図は通常の段差の散乱光の信号であり、これは段差
の散乱光をレンズでホトダイオードアレイに結像させた
ときの光強度（＝号である。

第４図ｆａｔはホトダイオードプレイへ焦点が合って結
像が正常の場合の信号で、２個の段差から各々パルス状
の信号８，９が得られている。

また、第４図（ｂｌはホトダイオードプレイへ焦点がず
れて、結像が不良の場合の信号で、２個の段差からの信
号は干渉し、１個のブロードな信号となってしまい、ア
ライメントマークとして再現性良く認識できない。

そこで、一般にオートアライメント装置では、１個の段
差から１個のパルス状の信号が得られろように散乱光を
集光するレンズを調整し、２個の段差から２個の信号が
取れるようになっている。

第４図（ｃｌは実際のウェハにおけるオートアライメン
トマーク部の信号である。暗視野での散乱光でアライメ
ントマークを認識しているため、オートアライメントマ
ーク近傍に「ごみ」　「突起」があると、散乱光は通常
の段差と同様に発生し、第４図（ｃ＋のごとく、アライ
メントマークのパルス状の信号８，９と「ごみ」、「突
起」の信号（以後ノイズと称する）、いわゆるノイズ１
０．１１が実際のオートアライメント使用時には混在す
る。

そこで、信号のＳ／Ｎ比を改善するｔコめ、一般にオー
トアライメント装置では、シェブロン型パターン１と、
パターン２，３をあらかじめ同じ幅で設計し、アライメ
ントマークの信号８，９の信号間隔Ｔ、のみ選別する処
理回路が設けられている。ノイズ１０とアライメントマ
ークの信号８が形成する信号間隔Ｔ２やアライメントマ
ークの信号８とノイズ１１が形成する信号間隔Ｔ３はＴ
、＜７２＜　Ｔ、であり、信号ノイズは選別される。

第４図のごとく、アライメントマークの近傍に「ごみ」
　「突起」が存在しても、アライメントマークのＦ号の
み検出できるようになっている。

以上のように、オートアライメントのパターン認識は、
決められｔコ寸法の幅のパターンより形成した２個の段
差から得られる一定の信号ｒＩＲ隔をもつことを利用し
ている。

次に、第５図、第６図により、オートアライメントの動
作について説明する。

第５図は通常の段差のオートアライメントパターンであ
り、ウェハ側アライメントマークは第２図と同様であり
、シェブロン型パターン１と、それと平行なパターン２
と３から構成されている。

また、マスク側のアライメントマーク１２はシェブロン
型パターン１とパターン２の間に入るように構成され、
２本の細いスリット（２〜３μｍ）状のパターンである
。２本のスリットの間隔はウェハ側アライメントマーク
と同一となっている。

さらに、パターン２と９０°の角度を隔てた位置にある
パターン３とシェブロン型パターン１の間にも、同様に
マスク側のアライメントマーク１３が入るように構成さ
れている。

このシェブロン型パターン１とパターン２に直角に散乱
光を検出するホトダイオードアレーを位置させ、アライ
メントマーク１２の透過光をホトダイオードアレイに検
出させろと、第６図（ａ）のごとくイス号が得られる。

第６図ｔａ＋に示す信号１４．１５はパターン２の信号
であり、信号１６．１７はマスク側のアライメントマー
ク１２の信号である。信号１８．１９はシェブロン型バ
ターコ１の信号である。

オートアライメント装置は信号１６，１７をマスク側の
アライメントマーク１２の信号であることをｖｇ識する
。また、信号１５と信号１６の信号間隔Ｔ４と、信号１
７と信号１８の信号間隔Ｔ５からマスク側のアライメン
トマーク１２の位置を算出する。

第６図（ｂ）はマスク側アライメントマーク１２の位置
を移動し、パターン２とマスク側アライメントマーク１
２の（ｇ　号間隔Ｔ、と、シェブロン型パターン１とマ
スク側アライメントマーク１２の信号間隔Ｔ７が同一と
なったときの光信号であり、ウニへアライメントマーク
とマスク側アライメントマークが合ったことを示すもの
である。

シェブロン型パターン１とパターン３およびマスク側ア
ライメントマーク１３も同様に位置を移動することで、
ＸＹ座標上１点しかないウェハとマスクのアライメント
位置が検出される。

また、第７図に示すように、ウェハ上の２点にオートア
ライメントマークを準備し、つ工ｔｓパターンとマスク
パターンを完全に一致させろことができろ。

しかしながら、このオートアライメントマークをエピタ
キシャル成長前の８１基板に形成された被合せマーク（
ウニ八アライメントマーク）にマスク側のアライメント
マークを合せようとする場合、エピタキシャル成長時に
生ずる「パターンｔｆれ」という問題のため、オートア
ライメントが使用できな（なるという問題点があった。

この問題点について、以下に第８図（ａｌ〜第８第８図
ｆｆ 一般に、バイポーラ集積回路はＰ型基板を用い、Ｎ型エ
ピタキシャル層を成長させ、このＮ型エピタキシャル層
をＰ型拡散により素子分離を行なったのちに、バイポー
ラ素子を各分離領域内に形成することにより製造される
。

この理由，製造については、広く周知の事実となってい
るので、ここでは説明を省略し、まずエピタキシャル成
長時に生ずるパターン段差の「だれ」について、第８図
を用いて説明する。

この第８図（ａ）〜第８図＜４１により、一般的なバイ
ポーラ集積回路の製造方法を工程にしたがって説明する
。

第８図（ａｌに示すように、Ｐ型シリコン基板２１（１
　０　０）に酸化膜２２を１０４０℃，ウェット０２雰
囲気，３時間の処理で成長させる。

次いで、周知のフォトリソグラフィ技術を用い、酸化膜
２２をエツチング除去し、任意のＮ型拡散層を形成する
部分に窓２３を形成する。

次に、第８図（ｂｌに示すように、前記Ｐ型シリコン基
板２１にＮ型不純物拡散を行なうための拡散ソースとな
るｓｂシリカフィルム２４　（東京応化製５ｂ−２０２
２０１をスピンコード法で２０００〜３０００人コーテ
ィングする。

次に、第８図ＦＣ＋に示すように、このＰ型シリコン基
１ｉ２１を１２５０℃の不活性ガス雰囲気（Ｎ２）中で
４時間の熱処理を行なうと、拡散深さ５μｍ。

層抵抗２０Ω１０のＮ型埋込み層２５が形成されろ。

この熱処理時に、少量の０２を添加するか、あるいは不
活性ガス雰囲気の処理後に０２雰囲気で酸化処理を行な
うことにより、Ｐ型ンリコン基板２１に段差２６，２７
を形成する。

この段差２６．２７は拡散領域と酸化膜２２でおおわれ
ている領域との酸化速度の差で生ずるわけであるが、こ
の理由については、周知の事実であるので、ここでの説
明は省略する。

酸化膜２２は酸素のＰ型シリコン基板２１への等方拡散
で行なわれるため、酸化膜２２とＰ型シリコン基板２１
との境界にできたシリコンの段差２６、２７は、それぞ
れ線対称の傾きをもつことは言うまでもない。

次いで、第８図（ｄｌに示すように、この半導体基板は
エピタキシャル成長に供されるため、基板表面上の酸化
膜はすべてＨＦ系のエツチング液でエツチング除去され
ろ。このとき、先はどのシリコンの段差２６．２７はそ
のままの形状で残される乙とは言うまでもない。

次いで、第８図ｔｅ）に示すように、この半導体基板に
エピタキシャル成長を行ない、比抵抗２Ω・ａｍ，厚み
１０μｍのエピタキシャル層２８を得ろ。

ところで、Ｐ型シリコン基板２１は一般に（１００）あ
るいは（１　１　１）と称される結晶面を表面にもつ基
板をバイポーラ集積回路に用いるのが一般的であるが、
このＰ型シリコン基板は一般に（１０　０）あるいは（
１　１　１）面より軟度傾けて用いるのが一般的である
。

この第１の理由は、熱酸化により、酸化膜２２直下のシ
リコン単結晶体の結晶主表面に発生する面状欠陥の分布
密度数を軽減するためである。

この欠陥の発生機構については、まだ充分には解明され
ていないが、この技術内容については、特公昭５０−１
８２号公報などについて述べられている。

また、第２の理由はエピタキシャル成長後の「だれ」　
「ずれ」を小さくするためであり、この技術内容につい
ては丸善発行「シリコン結晶とドーピング」のＰＨ１に
述べられている。

このような理由で、（１００）基板から軟度傾けた基板
を用いているため、第８図ｔｅｌにおいて形の上では線
対称となっている段差２６，２７は結晶学上は全く異な
る結晶面が表われていることとなる。

このような異なる結晶面をもつくぼみ上にエピタキシャ
ル層２８を成長させろと、シリコンの段差２６，２７は
それぞれエピタキシャル表面に第８図ｔｅｌに示すよう
に、段差２９．３０が転写される。たとえば、シリコン
の段差２６に対して、エピタキシャル表面の段差はなだ
らかな段差２９の形状に、またシリコンの段差２７に対
しては、はぼ角度も同一のエピタキシャル表面の段差３
０のごとくに、エピタキシャル層が形成されろ。

このように、結晶面により段差形状が変化する原因につ
いては、未だ解明されていない部分も多いが、５ｏｌｉ
ｄ　５ｔａｔｅ　ｔｅｃｈｎｏｌｏｇｙ／日本版／　Ｊ
ａｎ　１９８２　Ｐ６６〜６７Ｓ、　Ｐ、　Ｗｅｅｋｓ
著などによると、段差形状の転写はエピタキシャル成長
時の条件ガス、クロルの量、温度などによるものの、段
差部のファセット成長による。これはすなわち、シリコ
ン結晶面の面方位による成長速度の違いによるものであ
ろうと考えられている。

このように、エピタキシャル成長された半導体基板に、
第８図（ｆ）に示すように、次の分離拡散のマスク酸化
膜となる酸化膜３１を成長させる。

次に、分ｌＩｓ領域を得るためのフ木トリソ工程を行な
うべく、フォトレジスト膜３２を酸化膜３１上にスピン
コートシ、分離領域用フォトマスクの１ライメントマー
クとＰ型シリコン基板２１上の埋め込み拡散時に形成さ
れた段差による被アライメントマーク　（ウェハアライ
メントマーク）をオートアライメントにより、位置出し
を行なおうとすると、以下に述べる問題点が発生する。

（発明が解決しようとする課題） 第９図はこの問題点を説明するための図であり、エピタ
キシャル層２８の形成後の段差の表面反射を示す。

この第９図において、第３図と同一部分には同一符号が
付されており、４はウェハであり、５はウェハ表面に塗
布したレジストである。また、６は落下照明光であり、
２９はエピタキシャル層２８によって、ゆるいスロープ
状となった段差であり、３０はエピタキシャル層２８の
成長を行ったが、はとんど形状が変化しなかった段差で
ある。

７は段差３０により発生した散乱光であり、通常の段差
の場合と大差はない。３３は段差２９により発生した散
乱光で、散乱光７と比較し、平面に対し垂直成分が多（
、散乱光のみを集光すると、光強度が極めて弱い。

第１０図にエピタキシャル層２８の成長後の段差の散乱
光の信号を示す。段差３０の散乱光７の光強度信号７ａ
はパルス状の信号が得られるが、段差２９の散乱光３３
の光強度信号３３ａは波高が低く、ブロードな波形状で
ある。

第１１図はエピタキシャル層２８の成長後の段差のオー
トアライメント光信号である。信号３４と３５はパター
ン２の信号であるが、信号３４と信号３５の波高が過度
に異なる点などにより、オートアライメント装置は認識
できない。このため、ノイズと分別が不可となり、誤動
作が多発し、まった（オートアライメントが使用できな
い問題点があった。

そこで、エピタキシャル層２８の成長直後のホトリソの
みアライメントを手動で行い、全自動化への障害となっ
ていた。

なお、第１１図における１６．１７はマスク側の１ライ
メントマーク（第５図の１２）の信号３６゜３７はシェ
ブロン型パターン（第５図の１）の信号である。

この発明は、前記従来技術が持っている問題点のうち、
パターンの段差信号が一つしか得られないことによるオ
ートアライメントが行えない点と、エピタキシャル層成
長工程直後のホトリソのみ、アライメントを手動で行わ
なければならない点について解決した半導体素子の製造
方法を提供するものである。

（課題を解決させろための手段） 乙の発明は、半導体素子の製造方法において、被アライ
メントマークとなる場所の半導体基板上の酸化膜を除去
して第１の窓開は領域を形成後、その上に酸化膜を形成
するとともにこの第１の窓開は領域の端部に段差を形成
する工程と、第１の窓開は領域の一部もしくはその一部
を含む第２の窓開は領域を形成する工程と、この第２の
窓開は領域上に酸化膜を形成して第２の窓開は領域の端
部に段差を形成する工程とを導入したものである。

（作　用） 乙の発明は、半導体素子の製造方法において、以上のよ
うな工程を導入しｔこので、第１の窓開は領域の端部の
段差と、第２の窓開は領域の端部の段差との２段の段差
を有するオートアライメントマークがエビタキレヤル成
長工程前に形成される。

このため、一方の段差面がパターンだれにより段差パタ
ーンが消失しても、２段の段差があるｔコめ、他方の段
差面に二つの段差を認識することができる。これにより
、２本１組の段差信号を取り出して、ノイズを判別でき
る。したがって、前記問題点を除去できる。

（実施例） 以下、この発明の半導体素子の製造方法の実施例につい
て図面に基づき説明する。第１図（，１〜第１図［ｔ３
はその工程断面図であり、乙の第１図（ａｌ〜第１図＋
ｆｌにより極性の異なる２種類の埋込層を有するバイポ
ーラトランジスタの製造方法を例に説明する。図では、
ＮＰＮトランジスタ形成領域とオートアライメントマー
ク形成領域を示す。

まず、第１図（ａ）に示すように、最初に、Ｐ型シリコ
ン基板２００に既知の酸化、ホトリソ、エツチング工程
を施し、予定Ｎ＋埋込層形成予定領域（以下、オートア
ライメント形成領域という）２０１ａの表面酸化膜２０
２を除去して窓開けを行う。これにＮ型不純物の拡散ソ
ースとなる前述のｓｈシリカフィルム２０３を２０００
〜３０００人の厚さでコーティングする。２０１ｂはＮ
ＰＮ）ランジスタ形成領域である。

次に、第１図［ｂ）に示すように、この半導体基板に１
２５０℃、４時間程度の熱処理を行ない、同時に酸化を
行なってＮ＋不純物層２０４を形成する。ここで−旦、
表面酸化膜２０２を除去する。

次に、第１図（Ｃ１に示すように、再度、酸化膜２０５
を形成し、ホトリソエツチング工程を施し、予定アイソ
レーション領域の窓開けを行なう。乙のとき、前記Ｓｂ
拡散工程で形成したオートアライメントマーク形成領域
２０１ａの内側の一領域も同時に窓開けを行なう。

次に、第１図（ｄｌに示すように、この半導体基板をＰ
＋不純物を含む雰囲気内にて、１０００℃程度の熱処理
を行ない、ビ不純物層２０６をＰ型シリコン基板２００
に形成する。この場合、たとえば、ＢＣｊ３ガス１．２
５１７Ｍ、　０２０．２　ｅ　７Ｍ。

Ｎ２１．０５ｊ／Ｍを流入して、１０００℃３０分の熱
処理を行なって、１０〜２０Ω１０のビ不純物層２０６
を形成する。その後、表面の酸化膜２０５を除去する。

次に、第１図（ｅ）に示すように、Ｎ型不純物を含むエ
ピタキシャル層２０７を形成する。エピタキシャル成長
方法は多くの公知の技術があるが、どれを用いても良い
。

たとえば、５ｉｃ１４．　！（２，ＰＨ３の混合ガスを
用いて、１２００℃程度の温度で反応させることで、エ
ピタキシャル層２０７を形成させることができる。

このとき、前述のように、半導体基板表面の段差を形成
する対向する斜面の一方は、段差がだれる。この段差の
形状は酸化して表面に酸化膜２０８を形成してもそのま
ま残る。

この状態でのオートアライメントマーク領域の散乱光の
信号は第１図（ｇ）のようになる。すなわち、「だれ」
た方の段差にははっきりした信号３０１゜３０２が発生
していないが、「だれ」た段差に対向する段差の方には
、はっきりした信号３０３゜３０４が発生する。

したがって、２本１組の段差信号を取り出すことができ
、前述のようにノイズ信号を無視した正常のオートアラ
イメントが行なえる。

このとき、１組の段差信号の信号の間隔は、このオート
アライメントの合せ精度能力の範囲内でその値が変化す
る。

したがって、あらかじめ定められた対向距離にこの精度
能力の増減を考慮した範囲内に他信号がある場合を１組
と認知するように、装置を調整しておく。

この調整方法は、回路によるもの、機械的構造によるも
の、または、コントローラに読み込ませるプログラムの
変更によるものなど様々あるが、この発明に直接関わら
ないので省略する。

以降は、第１図＋ｆ＋に示すように、従来のバイポーラ
型トランジスタ回路の製造方法を適用する。

この第１図（ｆｌにおいて、ヒアイソレーシ欝ン層２０
９、ベース層２１０．エミツタ層２１１およびコレクタ
コンタクト層２１１ａを形成し、表面酸化膜２１２に開
孔されたコンタクト孔を通して、ペース２１３．エミッ
タ２１３ａ、コレクタ２１３ｂの各電極を形成して、バ
イポーラトランジスタが得られる。

なお、上記実施例では、−例として、２種類の埋込み層
を有するバイポーラトランジスタの形成工程を取り上げ
たが、要はエピタキシャル成長の工程前に２段の段差を
有する工程を導入すればよ（、形成する素子や極性には
関係がない。

また、上記実施例では、オートアライメントマークの形
成において、２回目のパターンを１回目のパターンの内
側に形成したが、１回目のパターンと２回目のパターン
の位置関係を逆にして、２回目のパターンを１回目のパ
ターンが内側となるように形成してもよい。

（発明の効果） 以上、詳細に説明したように、この発明によれば、半導
体基板上に段差による被アライメントマークを形成し、
次いでエピタキシャル層を形成してアライメントマーク
と被アライメントマークとを用いてアライメントを行う
半導体素子の製造方法において、エピタキシャル層の工
程前に２段の段差を有するオートアライメントを形成す
るようにしたので、従来技術ではパターンの段差信号が
１本しか得られず、オートアライメントが行なえなかっ
たのに対し、２段の段差による二つの段差信号が得られ
て、オートアライメントが行なえる。

したがって、従来エピタキシャル工程直後のホトリソの
みアライメントを手動で行なわなければならなかったの
に対し、このホトリソを含む全ホトリソ工程でアライメ
ントの自動化が可能となる。

【図面の簡単な説明】

第１図１８）ないし第１図（ｆｌはこの発明の半導体素
子の製造方法の一実施例の工程断面図、第１図（ｇｌは
同上実施例を説明するためのエピタキシャル層成長後の
段差の散乱光の信号を示す波形図、第２図は従来のオー
トアライメントマークを示す平面図、第３図は従来の段
差の表面反射を示す説明図、第４図は第３図の表面反射
の散乱光による信号波形図、第５図は従来の段差のオー
トアライメントの説明図、第６図は第５図の段差のオー
トアライメントによる光信号の波形図、第７図は従来の
ウェハ上のオートアライメントマークの位置を示す平面
図、第８図（ａ）ないし、第８図（ｆｌは従来の半導体
素子の製造方法の工程断面図、第９図は第８図（ａｌな
いし第８図ｆｆ）の半導体素子の製造方法によりエピタ
キシャル層成長後における段差の表面反射の説明図、第
１０図は第９図の段差の表面反射光による信号を示す波
形図、第１１図は第８図［ａｌないし第８図（ｆ）によ
る半導体素子の製造方法によるエピタキシャル層成長後
の段差のオートアライメント光信号の波形図である。 ２００・・Ｐ型シリコン基板、２０１　ａ−オートアラ
イメントマーク形成領域、２０２，２０５゜２０８　・
Ｒ化膜、２０３・・ｓｂシリカフィルム、２０４・・・
Ｎ゛不純物層、２０６　Ｐ＋不純物層、２０７・・・エ
ピタキシャル層。 第 凶 ｚｏ４：／Ｊ’ＪｆｋｊＪｙ層 第 図 第 図 第 図 １１竹の段差のオー旨うイメント光角号２示り頒腎ガ２
第６図 オートアライメントマークイ立１しと示も千１わ２第７
図 第 図

Claims (1)

1. 【特許請求の範囲】 （ａ）半導体基板上に酸化膜を形成して被アライメント
   マークとなる場所に酸化膜を除去して第１の窓開け領域
   を形成する工程と、 （ｂ）上記第１の窓開け領域上に酸化膜を形成するとと
   もにこの第１の窓開け領域端部に段差を形成する工程と
   、 （ｃ）上記第１の窓開け領域の一部または上記第１の窓
   開け領域をその一部として含む第２の窓開け領域を形成
   する工程と、 （ｄ）上記第２の窓開け領域上に酸化膜を形成するとと
   もにこの第２の窓開け領域の端部に段差を形成する工程
   と、 （ｅ）アライメントマークを含む領域上の酸化膜を除去
   したのちエピタキシャル層を形成する工程と、よりなる
   半導体素子の製造方法。