JPH0287514A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子の製造方法に関し、特にホトリソ用
のオートアライメントマークの形成方法に関するもので
ある。

（従来の技術） 第２図に従来のウェーハ側アライメントマークの一例を
示す。１はＬ字形のシェブロン型パターンで、幅５〜２
０ｕであり、４５°傾けて使用する。

２３は、シェブロン型パターンＩにそれぞれ平行で、そ
れから５０〜１５０μ離れた位置に形成されている線状
パターンである。これらシェブロン型パターン１とパタ
ーン２．３は１組として同一工程でウェーハ面に２組以
上が形成される。

第３図及び第４図を用いてアライメントマークのパター
ン認識について説明する。第３図は通常のマークの段差
の表面反射を示し、同図において、４は通常のパターン
段差４ａ、４ｂを有するつ工−ハ、５はウェーハ４の表
面上に塗布形成されたレジスト膜、６は落下照明光であ
り、ウェーハ４の表面にある段差４ａ、４ｂで散乱され
る。ウェーハ４の表面にある段差４ａ、４ｂによる散乱
光のみを検出するとパターンを明瞭に識別できる。

この方法は一般に暗視野と呼ばれ、オートアライメント
において広く用いられている。第４図は通常の段差４ａ
、４ｂによる散乱光の信号であり、この散乱光をレンズ
でホトダイオードアレイに結像させた時の光強度信号で
ある。第４図Ｔａｌは上記ホトダイオードアレイに合焦
して結像が正常な場合の信号で、２つの段差４ａ、４ｂ
から各パルス状の信号ｐ、、ｐ、が得られている。第４
図山）は上記ホトダイオードアレイへの焦点がずれて結
像不良の場合の信号で、２つの段差４ａ、４ｂからの散
乱光が交わり、１つの幅広の信号となってしまい、アラ
イメントマークとして再現性良く認識できない。このた
め、一般のオートアライメント装置では、１つの段差か
ら１つのパルス状信号が得られるように、散乱光を集光
するレンズの位置調整を可能にし、第４図ｆａｔに示す
ように２つの段差から確実に２つの信号が得られるよう
に構成されている。

しかし、このようなオートアライメント装置を利用して
も以下に述べるような問題がある。第４図（Ｃ）はウェ
ーハ４のオートアライメントマーク近傍に“塵埃”や“
凸起”がある場合の光強度信号である。上記塵埃や凸起
があると落下照明光６が散乱され、アライメントマーク
の信号Ｐ、、Ｐ２　と同様なノイズ信号Ｐｚ、Ｐｓ　が
実際のオートアライメント時に混在する。そこで、信号
のＳ／Ｎ比を改善するために一般にオートアライメント
装置では、第２図に示したシェブロン型パターンｌとバ
タン２．３を予め同じ幅に設計し、アライメントマーク
の信号Ｐ、、Ｐ、の信号間隔Ｔ、のみを選別する信号処
理回路が設けられている。これにより、ノイズ信号Ｐ３
とアライメントマークの信号Ｐ、が形成する信号間隔Ｔ
２やアライメントマークの信号Ｐｌとノイズ信号Ｐ４が
形成する信号間隔Ｔ、はＴ、＜Ｔ、＜Ｔ２であり、ノイ
ズ信号Ｐ３．Ｐ４　は除去され、第４図（ａｌのように
アライメントマークの信号Ｐ＋、Ｐｔのみを検出できる
。以上のように、オートアライメントマークのパターン
認識は、形成した２つの段差から得られる信号の一定の
信号間隔を利用している。

次に、第５図及び第６図を参照してオートアライメント
の動作について説明する。第５図において、ウェーハ側
アライメントマークとして第２図と同様なシェブロン型
パターン１とパターン２３が形成されている。又、マス
ク側のアライメントマーク７はシェブロン型パターン１
とパターン２との間に平行に入る様に構成された２本の
細いスリット　（２〜ａ　ｔｒｙｓ幅）状のパターンで
、上記スリット間の間隔はウェーハ側アライメントマー
クの幅と同じである。又、パターン７と同様にしてマス
ク側のアライメントマーク８がシェブロン型パターンｌ
とパターン３との間に平行に入る様に構成されている。

上記シェブロン型パターンｌとパターン２の斜め直角方
向の位置にそれらからの散乱光を検出するホトダイオー
ドアレーを配置し、アライメントマーク７の透過光をホ
トダイオードアレイにより検出させると第６図のような
上記ホトダイオードアレイ上の光強度信号が得られる。

第６図において、信号ＰＳ＋Ｐ６　はシェブロン型パタ
ーンｌの信号であり、信号Ｐ、、Ｐ８　はマスク側のア
ライメントマーク７の信号であり、信号Ｐ９．ＰＩ。

はパターン２の信号である。オートアライメント装置は
、信号Ｐｔ、Ｐａ　をマスク側のアライメントマーク７
の信号であることを認識し、又、信号Ｐ６と信号Ｐ７の
信号間隔Ｔ４と信号ｐＨと信号Ｐ、との信号間ｈｓ　Ｔ
　Ｓからマスク側のアライメントマーク７の位置を算出
する。Ｔ４〜Ｔ、であるのでアライメント出来ていない
ことが認識でき、又、それらの差からずれ方向及び量を
認識できる。第６図（ｂｌはその後マスク側アライメン
トマーク７の位置を移動し、信号Ｐ６と信号Ｐ７との信
号間隔Ｔ６と信号Ｐ８と信号Ｐ、との信号間隔Ｔ、とが
等しくなり、シェブロン型バタン１とパターン２の中央
部にマスク側アライメントマーク７が位置し、ウェーハ
側アライメントマークとマスク側アライメントマークが
合致したことを意味する。

そして、シェブロン型パターン１とパターン３及びマス
ク側アライメントマーク８も同様に位置調整することで
Ｘ−Ｙ２次元座標上の一点しかないウェーハとマスクと
のアライメント位置が検出される。

第７図に示すように、ウェーハ４に第２図に示したオー
トアライメントマークＬ、Ｌを２組準備すれば、ウェー
ハパターンとマスクパターンを上記のようにして完全に
合致させることができる。

次に、ウェーハ側アライメントマークのパターン段差の
形成方法について一般的なバイポーラ集積回路の製造工
程を追って説明する。まず、第８図［ａｌに示すように
、Ｐ型シリコン基板１０に１０４０℃、ウェツト０□雰
囲気中３時間の処理で膜厚１ｐａ程度のシリコン酸化膜
１１を形成し、周知のホトリソグラフィ技術によりシリ
コン酸化膜１１を選択的に除去してＮ°型型数散層形成
予定領域上に窓１２を形成する。

次に、第８図ｆｂｌに示すように、Ｐ型シリコン基板ｌ
Ｏ上にＮ゛型不純物拡散を行なうための拡散ソースとな
るｓｂシリカフィルム（ｔｘ東京応用化学製商品番号：
５ｂ−２０２２０（ＳＧ）　）　　１３をスピンコード
法により２，０００〜３，０００人厚に塗布形成する。

次に、第８図ｆｃｌに示すように、ウェーハを１２５０
℃の例えばＮ２の不活性ガス雰囲気中で４時間の熱処理
を行なうと、窓１２に対応したＰ型シリコン基板１０に
拡散深さ５　／Ｉ１１．層抵抗２０Ω１０のＮ゛型埋込
み層１４が形成できる。この熱処理時に少量の０．ガス
を添加するか又は不活性ガス雰囲気の処理後に０２雰囲
気中で酸化処理を行なうことによりＮ゛型埋込み層１４
の上側縁部に段差１５．１６を形成する。この段差１５
．１６は、窓１２部の領域とシリコン酸化膜１１で覆わ
れていた領域との酸化速度の差で生しるが、この詳細に
ついては周知の事実なのでその説明を省略する。又、酸
化は酸素のシリコン面への等方拡散で行なわれるために
段差１５．１６はそれぞれ線対称の（頃きをもつ。この
傾きは温度、０！ガス濃度などの拡散条件に依存するが
通常６°程度となる。

次に、第８図ｆｄｌに示すように、エピタキシャル成長
するためにシリコン基板１０面を含む全面上のシリコン
酸化膜１１をＨＦ系のエツチング液により全てエツチン
グ除去する。この除去後でも段差１５．１６はそのまま
まの形状で残される。

次に、第８図（ｅｌに示すように、エピタキシャル成長
を行なって比抵抗２Ω・口、厚さｌ０ＪＩｌのＮ型のエ
ピタキシャル層１７を得る。これにより、段差１５．１
６は段差１８．１９となってエピタキシャル層１７表面
に転写される。

次に、第８図（ｆｌに示すように、エピタキシャル層１
７上に次の分離拡散のマスク酸化膜となるべきシリコン
酸化膜２０を成長させ、分離領域を得るためのホトリソ
工程を行なうべくホトレジスト１１ｕ２１をシリコン酸
化Ｍ２０上にスピンコードする。この後、分離領域用の
ホトマスクのアライメントマークとウェーハの埋込み拡
散時に形成された段差による被アライメントマーク（ウ
ェーハ側アライメントマーク）をオートアライメントに
より位置出しを行なう。

ところで、Ｐ型シリコン基板ｌＯとしては一般に（１０
０）又は（１１１）面より数度頭いた結晶表面を存する
基板を用いるのが一般的である。その第１の理由は、熱
酸化によりシリコン酸化膜１１直下のＰ型シリコン基板
１０の結晶主表面に発生する面状欠陥の分布密度数を軽
減するためである。この欠陥の発生機構については未だ
充分に解明されておらず、この技術内容については特公
昭５０−１８２号公報等に開示されている。

第２の理由は、段差１５．１６のある基板上にエピタキ
シャル成長させると、エピタキシャル成長後の表面パタ
ーンが下地基板のそれとは位置も形状も多少変化してい
るパターンのダレ・ズレが生し、このダレ・ズレがある
と次のりソゲラフイ工程でパターンの正確な合せが難か
しくなるためにこのパターンのダレ・ズレを小さくする
ためであり、この技術内容については文献（「シリコン
結晶とドーピング」、８７頁、丸善発行）等に開示され
ている。

このような理由で、Ｐ型シリコン基板ｌＯとして例えば
（１００）面から数度傾いた結晶表面を有するシリコン
基板を用いているために第８図（ｅ）に於ては、形状的
に線対称となっている段差１５．１６は結晶学上では全
く異なる結晶表面を存している。

このような異なる結晶表面のパターン上にエピタキシャ
ル層Ｉ７を成長させると段差１５．１６は、エピタキシ
ャル層１７の表面に段差１８．１９となって転写される
が、しかし、段差１５に対して段差１８はなだらかな傾
斜を有する形状となり、又、段差１６に対して段差１９
はほぼ同角度の傾斜形状となる。このように段差１５．
１６の異なる結晶表面により転写された段差１８．１９
の段差形状が異なってしまう原因については未だ解明さ
れていない部分が多い。しかし、ソリッドステートテク
ノロジー（Ｓｏｌｉｄ　５ｔａｔｅ　ｔｅｃｈｎｏｌｏ
ｇｙ）　／日本版／　１９８２年１月、　６６〜６７頁
／Ｓ、Ｐ、Ｗｅｅｋｓ著等の文献によると転写による段
差形状の違いは、ガスの種類、クロルの量、温度等のエ
ピタキシャル成長条件に依存するものの、段差部のファ
セット成長即ち段差部の結晶表面の面方位による成長速
度の違いによるものであると考えられている。

第９図は第８図の半導体素子の製造方法により形成した
段差の表面反射を示す図である。第９図において、ウェ
ーハ４にはエピタキシャル成長によってゆるい傾斜状と
なった段差４ａ、　　と形状がほとんど変化しなかった
段差４ｂ＋　　とが形成され、つ工−ハ４表面上にはレ
ジスト膜５が塗布形成され、落下照明光６により照明さ
れる。この落下照明光６が段差４ａ、により散乱されて
発生した散乱光６ａは垂直成分が多く、レンズにより集
光されても光強度が極めて弱い。同じく段差４ｂ＋　か
らの散乱光６ｂは、通常の段差による散乱光と大差なく
、集光されると通常の光強度となる。

第１０図は上記散乱光の光強度信号を示し、同図におい
て、段差４ａｌ　の散乱光６ａの光強度信号Ｐ、は波高
が低く、幅広の波形となっているが、段差４ｂｌの散乱
光６ｂの光強度信号ｐ、□はパルス状の光強度信号とな
る。

第１１図は第５図に示すオートアライメントを行なった
際に得られた光強度信号を示す。同図において、信号Ｐ
ｓ、Ｐｑ　はシェブロン型パターンｌとパターン２又は
３の各信号であるが、波高が他の信号Ｐ、〜Ｐａ、Ｐ＋
ｏより過度に低いためにオートアライメント装置により
認識困難である。このため、オートアライメント装置は
、パターン信号を正しく認識できず、誤動作してしまう
。

（発明が解決しようとする課題） しかし、以上述べた方法であっても面状欠陥の分布密度
数を軽減することとエピタキシャル成長後のパターンの
ダレ・ズレを防止するために（１００）又は（ＩＩＩ）
結晶面から政変ずれた結晶表面を有するシリコン基板を
用いるとエピタキシャル成長後ζこ転写された段差が下
地基板のそれと異なってしまう。このため、転写された
なだらかな１頃斜の段差からの散乱光を集光して得た光
強度信号が微弱になり、ノイズ信号との識別が困難で、
被合せマーク　（ウェーハ側アライメントマーク）をマ
スク側のアライメントマークに合せようとする場合、パ
ターン信号の識別が困難となり、誤動作してしまい、オ
ートアライメントが出来なくなる課題があった。そこで
、エピタキシャル成長後のホトリソのみのアライメント
を手動で行なっても良いが、全自動化の障害となり、生
産効率上好ましくないなどの課題がある。

本発明は、エピタキシャル成長により転写されたパター
ンにその段差の傾きに比べて大きなダレが発生する課題
を除去し、エピタキシャル成長後のアライメントマーク
を自動化出来るようにした半導体素子の製造方法を提供
することを目的とする。

（課題を解決するための手段） 本発明の半導体素子の製造方法は、半導体基（反に形成
された埋込み拡散層の露出面を所定深さ工、７チングし
て段差を形成し、このエツチング面を含む全面上にエピ
タキシャル成長させて上記段差をその表面に転写する。

（作　用） 本発明の半導体素子の製造方法によれば、工、２チング
により埋込み拡散層の段差の傾きを大きくすることがで
き、その後のエピタキシャル成長による上記段差の転写
に際しても、その傾きに比べてその転写された段差のダ
レが小さくなり、オートアライメント時にその段差から
の大きな光強度信号が得られる。

（実施例） 以下、本発明の一実施例を図面に基づいて詳細に説明す
る。第１図はこの発明の一実施例を示す工程図であり、
第８図と同工程については簡略に説明する。

まず、第１図（ａｌに示すように、例えば（１００）面
から政変傾むいた結晶表面を有するＰ型シリコン基板３
１にシリコン酸化膜３２を約１−成長させ、周知のホト
リソグラフィ技術を用いてシリコン酸化膜３２を選択的
にエツチング除去し、Ｎ゛型型数散層形成予定部分上に
窓３３を形成する。

次に、第１図（ｂｌに示すように、Ｐ型シリコン基板３
１の露出面を含む全面上にＮ゛゛不純物拡散を行なうた
めの拡散ソースとなるｓｂシリカフィルム（東京応用化
学社製、Ｓｂ　−２０２２０ＳＧ）　３４をスピンコー
ド法により２，０００人〜３，０００人厚に塗布形成す
る。

次に、第１図ｆｃ）に示すように、このウェーハを１２
５０℃の例えばＮ２の不活性ガス雰囲気中で４時間の熱
処理を行なうと上記Ｎ゛型型数散層形成予定部分に拡散
深さ５ｎ程度、層抵抗２０Ω／口のＮ゛゛埋込み層３５
が形成できる。

次に、第１図（ｄｌに示すように、前工程でＮ゛゛埋込
み層３５上に形成されたシリコン酸化膜を弗酸でエツチ
ング除去する。

次に、第１図ｆｉｌｌに示すように上記エツチングによ
り露出したシリコン面を例えば弗硝酸等のシリコンエツ
チング液で２，０００　　人エツチングしてＮ“型埋込
み層３５の上面縁部にシリコン段差３６３７を形成する
。このエツチングはシリコン面への等方エツチングで行
なわれるためにシリコン段差３６．３７はそれぞれ線対
称の傾きをもつ。又、この傾きは、エツチング条件にも
よるが、４５゛程度の傾きが実験で得られた。

次に、第１図（［１に示すように、シリコン酸化膜３２
をＨＦ系のエツチング液でエツチング除去する。この除
去後も、シリコン段差３６．３７の傾きはそのままの角
度で残されている。

次に、第１図ｆｇ）に示すように、Ｎ゛゛埋込み層３５
の露出面を含む全面上にエピタキシャル成長により比抵
抗２Ω・ｃｍ、１（ｌｓ厚のエピタキシャル層３８を形
成する。この時にシリコン段差３６３７はエピタキシャ
ル層３８の表面に段差３９゜４０で示すように転写され
る。シリコン段差３６に対してエピタキシャル層３８の
表面の段差３９は若干なだらかとなり、シリコン段差３
７に対して段差４０は同一角度となる。この角度は実験
によれば、１１５０℃、　５ｉＨ２（Ｊ２．常圧バレル
形エピタキシャル装置を用いてエピタキシャル成長を行
なった場合、段差３９の傾き角は４０°、段差４０の傾
き角は４５゛であった。

次に、第１図（ｈｌに示すように、エビタキンヤル層３
８表面上に次の分離拡散のマスク酸化膜となるシリコン
酸化膜４１を成長させ、さらにホトリソ工程を行なうべ
くホトレジスト膜４２をスピンコード法によりシリコン
酸化膜４１上に形成する。

この後、分離領域用のホトマスクのアライメントマーク
と段差３９．４０による被アライメントマーク　（ウェ
ーハ側アライメントマークンをオートアライメントによ
り位置出しする。この時に用いるオートアライメントマ
ークの段差は、段差３９で４０゛、段差４０で４５°の
ようにどの段差も急峻である。このために、エピタキシ
ャル成長後の段差３９．４０の散乱光をレンズで集光し
た時の光強度信号がどちらも・パルス状となり、しかも
波高も通常の段差と同じとなる。よって、段差３９４０
の各散乱光の光強度信号はオートアライメント装置によ
り認識可能となり、ノイズ信号と区別され、オートアラ
イメントが可能となる。

（発明の効果） 以上のように、本発明によれば埋込み拡散層の露出面を
所定深さエツチングして段差を形成し、このエツチング
面を含む全面上にエピタキシャル成長を行なってエピタ
キシャル層表面に上記段差を転写するようにしたので、
転写された段差のブレが小さく、オートアライメントに
より位置出しを行なうとき、上記転写された段差からの
散乱光の光強度信号がパルス状となり、又、その信号の
波高も通常の高さとなるためそのパターンをオートアラ
イメント装置により確実に認識できるものが得られる効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体素子の製造方法
を示す工程図、第２図はウェーハ側アライメントマーク
の説明図、第３図は通常の段差による表面反射の説明図
、第４図は通常の段差による散乱光の光強度信号の波形
図、第５図はオートアライメントの説明図、第６図は通
常の段差によるオートアライメント時の光強度信号の波
形図、第７図はオートアライメントマークの位置を示す
図、第８図は従来の半導体素子の製造方法を示す１程図
、第９図は従来の段差による表面反射の説明図、第１０
図は従来の段差による散乱光の光強度信号の波形図、第
１１図は従来の段差によるオートアライメント時の光強
度信号の波形図である。 １・・・シェブロン型パターン、２．３・・・パターン
、７．８・・・マスク側アライメントマーク、３１・・
・Ｐ型シリコン基板、３２・・・シリコン酸化膜、３３
・・・窓、３４・・・ｓｂシリカフィルム、３５・・・
埋込み層、３６．３７・・・シリコン段差、３８・・・
エピタキシャル層、３９ ４０・・・段差、 ４２・・・レジスト膜。 ・・・シリ ン酸化膜、 ３６：シリコン段差 ３３：窓 本発明の半導体素子の工程図 第１図 本発明の半導体素子の工程図 第１図 ウェーハ側アライメントマータの説明図第２図 武 通常段差の表面反射の図 第３　図 通常段差のオートアライメントの光信号波形図第６図 アライメントマークの位置を示す図 第７図 従来の半導体素子の工程図 第８図 従来の段差の表面反射の図 第９図 従来の段差の散乱光の信号波形図 第１０ ズ 従来の段差（こよるオートアライメント時の信号波形図
筒」」 図

Claims (1)

1. 【特許請求の範囲】 半導体基板上にマスク膜を形成し、該マスク膜を選択的
   に除去して窓を形成する第１工程と、上記窓下の半導体
   基板領域を不純物の熱拡散により埋込み拡散層にする第
   ２工程と、 該第２工程により形成された上記埋込み拡散層上の薄い
   酸化膜を除去する第３工程と、 上記埋込み拡散層の露出面を所定深さエッチングして段
   差を形成する第４工程と、 上記半導体基板上のマスク膜を除去する第５工程と、 上記埋込み拡散層の露出面を含む全面上にエピタキシャ
   ル成長を行なってエピタキシャル層表面に上記段差を転
   写する第６工程と、 を備えたことを特徴とする半導体素子の製造方法