JPH02266512A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子の製造方法に関し、特にホトリソ用
のオートアライメントマークの形成方法に関するもので
ある。

（従来の技術） 第３図に従来のウェーハ側アライメントマークの一例を
示す、ｌはＬ字型のシェブロン型パターンで、幅５〜２
０−であり、ウェーハのオリフラ方向に対して４５°傾
けて使用する。２．３はシェブロン型パターン１にそれ
ぞれ平行で、シェブロン型パターン１の各辺から５０〜
１５０ｎ離れた位置に形成されている線状パターンであ
る。これらのシェブロン型パターン１と線状パターン２
゜３は１組として同一工程でウェーハ面に２＆１１以上
が形成される。

次に、第４図及び第５図を用いてアライメントマークの
パターン認識について説明する。第４図は通常のマーク
の段差部の表面反射を示し、同図において、４は通常の
パターン段差部４ａ、４ｂを有するウェーハ、５はウェ
ーハ４の表面上に塗布形成されたレジスト膜、６は落下
照明光であり、ウェーハ４の表面にある段差部４ａ、４
ｂで散乱される。ウェーハ４の表面にある段差部４ａ、
　　４ｂによる散乱光のみを検出するとパターンを明瞭
に識別できる。

この方法は一般に暗視野と呼ばれ、オートアライメント
において広く用いられている。第５図は通常の段差部４
ａ、４ｂによる散乱光の信号であり、この散乱光をレン
ズでホトダイオードアレイに結像させた時の光強度信号
の波形である。第５図（ａ）は上記ホトダイオードアレ
イに合焦して結像が正常な場合の信号で、２つの段差部
４ａ、４ｂから各パルス状の信号Ｐ、、Ｐ！が得られて
いる。

第５図（ｂ）は上記ホトダイオードアレイへの焦点がず
れて結像不良の場合の信号で、２つの段差部４ａ、４ｂ
からの散乱光が交わり、１つの幅広の信号となってしま
い、アライメントマークとして再現性良く認識できない
波形となる。このため、一般のオートアライメント装置
では、１つの段差部から１つのパルス状信号が得られる
ように、散乱光を集光するレンズの位置調整を可能にし
、第５図（ａ）に示すように２つの段差部４ａ、４ｂか
ら確実に２つのパルス状信号が得られるように構成され
ている。

しかし、このようなオートアライメント装置を利用して
も以下に述べるような問題がある。第５図（Ｃ）はウェ
ーハ４のオートアライメント近傍に°°塵埃”や“凸起
”がある場合の光強度信号の波形である。上記塵埃や凸
起があると落下照明光６が散乱され、アライメントマー
クからの信号ＰＩ＋Ｐ！と同様なノイズ信号Ｐ、、Ｐ、
が実際のオートアライメント時に混在する。そこで、信
号のＳ／Ｎ比を改善するために一般にオートアライメン
ト装置では、第３図に示したシェブロン型パターンエと
線状パターン２，３を予め同じ幅に設計し、アライメン
トマークの信号Ｐ、、Ｐ、の信号間隔Ｔ。

のみを選別する信号処理回路が設けられている。

これにより、ノイズ信号Ｐ、Ｉとアライメントマークか
らの信号Ｐ、が形成する信号間隔Ｔｔやアライメントマ
ークからの信号ＰＩとノイズ信号Ｐ４が形成する信号間
隔Ｔ、はＴ　３　＜　Ｔ　＋　＜　Ｔ　ｔ　となる。

このため、ノイズ信号Ｐｓ、Ｐｓは除去され、第５図（
ａ）のようにアライメントマークからの信号Ｐ１゜Ｐ、
のみを検出できる。

以上のように、オートアライメントマークのパターンｌ
！　ｒｊａは、形成した２つの段差から得られる信号の
一定の信号間隔を利用している。

次に、第６図及び第７図を参照してオートアライメント
の動作について説明する。第６図において、ウェーハ側
アライメントマークとして第３図と同様なシェブロン型
パターン１と線状パターン２．３が形成されている。又
、マスク側のアライメントマーク７はシェブロン型パタ
ーン１と一方の線状パターン２との間に平行に入る様に
構成された２本の細いスリット（２〜３−幅）状のパタ
ーンで、上記スリット間の間隔はウェーハ側アライメン
トマークの寸法幅と同じである。又、パターン７と同様
にしてマスク側のアライメントマーク８がシェブロン型
パターン１と他方の線状パターン３との間に平行に入る
様に構成されている。

上記シェブロン型パターン１と一方の線状パターン２の
斜め直角方向の位置にそれらからの散乱光を検出するホ
トダイオードアレイを配置し、アライメントマーク７の
透過光をホトダイオードアレイにより検出させると第７
図のような上記ホトダイオードアレイ上の光強度信号が
得られる。

第７図において、信号Ｐｓ、Ｐｈはシェブロン型パター
ン１からの信号であり、信号Ｐｙ、Ｐｇはマスク側のア
ライメントマーク７からの信号であり、信号Ｐｖ　　Ｐ
ｉ。は一方の線状パターン２からの信号である。第７図
（ａ）において、オートアライメント装置は、信号Ｐｔ
、Ｐ、をマスク側のオートアライメントマーク７からの
信号であることを１ｍし、又、信号Ｐｈと信号Ｐ、の信
号間隔Ｔ４と信号Ｐ１と信号Ｐ、との信号間隔Ｔ、から
マスク側のアライメントマーク７の位置を算出する。Ｔ
４≠Ｔ、であるのでアライメント出来ていないことがｔ
′ｙ２ｍでき、又、それらの差からずれの方向及び量を
認識できる。

第７図ら）は、その後、マスク側アライメントマーク７
の位置を移動し、信号Ｐ、と信号Ｐ、との信号間隔Ｔｈ
と、信号Ｐ、と信号Ｐ、との信号間隔Ｔ。

とが等しくなり、シェブロン型パターン１と一方の線状
パターン２の中央部にマスク側アライメントマーク７が
位置し、ウェーハ側アライメントマ−クとマスク側アラ
イメントマークが合致した事を意味する。

そして、シェブロン型パターン１と他方の線状パターン
３及びマスク側アライメントマーク８も同様に位置調整
することでχ−Ｙの２次元座標上の一点しかないウェー
ハとマスクとのアライメント位置が検出される。

第８図に示すように、ウェーハ４に第３図に示したオー
トアライメントマークＭ　＋　、　Ｍ　！を２組準備す
れば、ウェーハパターンとマスクパターンを上記のよう
にして完全に合致させる事ができる。

次に、ウェーハ側アライメントマークのパターン段差の
形成方法について一般的なバイポーラ型集積回路の製造
工程を追って説明する。まず、第９図（ａ）に示すよう
に、Ｐ型シリコン基板ｌＯに１０４０°Ｃ、ウェット酸
素ガ囲気中３時間の処理で膜１１　ｎ程度のシリコン酸
化膜１１を形成し、周知のホトリソグラフィ技術により
シリコン酸化１！ｉｌｌを選択的に除去してＮ゛型型数
散層形成予定領域上に窓１２を形成する。

次に、第９図（ｂ）に示すように、Ｐ型シリコン基板１
０上にＮ°型不純物拡散を行なうための拡散ソースとな
るｓｂ　シリカフィルム［ａｘ東東京応用化調製商品番
号：　５ｂ−２０２２０（ＳＧ）　］　１３をスピンコ
ード法により２０００〜３０００人厚に全面に塗布形成
する。

次に、第９図（Ｃ）に示すように、ウェーハを１２５０
°Ｃの例えばＮｔの不活性ガス雰囲気中で４時間の熱処
理を行なうと、窓１２に対応したＰ型シリコン基Ｆｉ１
０に拡散深さ５−２層抵抗２０Ω１０のＮ°型埋込み層
Ｉ４が形成できる。この熱処理時に少量の酸素ガスを添
加するか又は不活性ガス雰囲気の処理後に酸素ガス雰囲
気中で酸化処理を行なう事によりＮ゛゛埋込み層１４の
上側縁部に段差部１５．１６を形成する。この段差部１
５．　１６は窓１２部の領域とシリコン酸化膜１１で覆
われていた領域との酸化速度の差で生じるが、この詳細
については周知の事実なのでその説明を省略する。又、
酸化は酸素のシリコン面への等方拡散で行なわれるため
に段差部１５．１６はそれぞれ線対称の傾きをもつはず
である。この傾きは、温度、酸素ガス濃度などの拡散条
件に依存するが通常３＠〜】０′″程亥である事が知ら
れている。

次に、第９図（イ）に示すように、エピタキシャル成長
するためにＰ型シリコン基板１０面を含む全面上のシリ
コン酸化膜１１をＨＦ系のエツチング液により全てエツ
チング除去する。この除去後でも段差部１５．１６はそ
のままの形状で残される。

次に、第９図（ｅ）に示すように、エピタキシャル成長
を行なって比抵抗２Ω・１．厚さ１０ｎのＮ−型のエピ
タキシャル層１７を得る。これにより、段差部１５．１
６は段差部１８．１９となってエピタキシャル層１７の
表面に転写される。

次に、第９図（ｆ）に示すように、エピタキシャル［１
７上に次の分離拡散のマスク酸化膜となるべきシリコ、
ン酸化膜２０を成長させ、分離領域を得るためのホトリ
ソ工程を行なうべくホトレジスト膜２１をシリコン酸化
膜２０上にスピンコードする。この後、分離領域用のホ
トマスクのアライメントマークとウェーハの埋込み拡散
時に形成された段差部による被アライメントマーク（ウ
ェーハ側アライメントマーク）をオートアライメントに
より位置出しする。

ところで、Ｐ型シリコン基板１０としては一般にｃｉ　
００）又は（１１１）面より数度傾いた結晶主表面を有
する基板を用いるのが一般的である。その第１の理由は
、熱酸化によりシリコン酸化膜１１直下のＰ型シリコン
基板１０の結晶主表面に発生する面状欠陥の分布密度数
を軽減するためである。

この欠陥の発生機構については未だ充分に解明されてお
らず、この技術内容については特公昭５〇−１８２号公
報等に開示されている。

第２の理由は、段差部１５．１６のある基板上にエピタ
キシャル成長させると、エピタキシャル成長後の表面パ
ターンが下地基板のそれとは位置も形状も多少変化して
いるパターンのダレ・ズレが生じる。このダレ・ズレが
あると次のりソゲラフイエ程でパターンの正確な合せが
難かしくなるためにこのパターンのダレ・ズレを小さく
するためであり、この技術内容については文献（「シリ
コン結晶とドーピング」、８７頁、丸善発行）等に開示
されている。

このような理由で、Ｐ型シリコン基板１０として例えば
（１００）面から数度傾いた結晶表面を有するシリコン
基板を用いているために第９図（ｅ）に於いては、形状
的に線対称となっている段差部１５１６は結晶学上では
全く異なる結晶表面を有している。このような異なる結
晶表面のパターン上に第９図（ｅ）に示すようにエピタ
キシャル層１７を成長させると段差部１５．１６は、エ
ピタキシャル層１７の表面に段差部１８．１９となって
転写される。しかし、段差部１５に対して段差部１８は
なだらかな傾斜を有する形状となり、又、段差部１６に
対して段差部１９はほぼ同角度の傾斜形状となる。この
ように段差部１５．１６の異なる結晶表面により転写さ
れた段差部１８．１９の段差傾斜形状が異なってしまう
原因については、未だ解明されていない部分が多い、し
かし、ソリッドステートテクノロジー（Ｓｏｌｉｄ　５
ｔａｔｅ　ｔｅｃｈｎｏｌｏｇｙ）／日本版／　１９８
２年１月、６６〜６７頁／Ｓ、ＰＪｅｅｋｓ著等の文献
によると転写による段差形状の違いは、ガスの種類、ク
ロルの量、温度等のエピタキシャル成長条件に依存する
ものの、段差部のファセット成長即ち段差部の結晶表面
の面方位による成長速度の違いによるものであると考え
られている。

第１０図は第９図に示した半導体素子の製造方法により
形成した段差部の表面反射を示す図である。第１０図に
おいて、ウェーハ４にはエピタキシャル成長によってゆ
るい傾斜状となった段差部４ａＩと形状がほとんど変化
しなかった段差部４ｂ＋とが形成され、ウェーハ４表面
上にはレジスト膜５が塗布形成され、落下照明光６によ
り照明される。この落下照明光６が段差部４ａ＋により
散乱されて発生した散乱光６ａは垂直成分が多く、レン
ズにより集光されても光強度が極めて弱い、同じく、段
差部４ｂｌからの散乱光６ｂは、通常の段差部による散
乱光と大差なく、集光されると通常の光強度となる。

第１１図は上記散乱光の光強度信号を示し、同図におい
て、段差部４ａ、の散乱光６ａの光強度信号Ｐ、は波高
が低く、幅広の波形となっているが、段差部４ｂ＋の散
乱光６ｂの光強度信号ｐ＋ｚはパルス状の光強度信号と
なる。

第１２図は第６図に示すオートアライメントを行なった
際に得られた光強度信号の波形を示す。

同図において、信号Ｐｓ、Ｐｖはシェブロン型パターン
１と線状パターン２又は３からの各信号であるが、波高
が他の信号Ｐ、〜Ｐｇ、Ｐ＋。より過度に低いためにオ
ートアライメント装置により認識困難である。このため
、オートアライメント装置は、パターン信号を正しく認
識できず、誤動作してしまう。

（発明が解決しようとする課題） しかし、以上述べた方法であっても面状欠陥の分布密度
を軽減することとエピタキシャル成長後のパターンのダ
レ・ズレを防止するために（ｉ　ｏ　ｏ）又は（］、　
１１）結晶面から数度傾いた結晶主表面を有するシリコ
ン基板を用いるとエピタキシャル成長により転写された
段差部が下地基板の段差部と異なってしまう、このため
、転写されたなだらかな傾斜の段差部からの散乱光を集
光して得た光強度信号が微弱になり、ノイズ信号との識
別が困難で、被合せマーク（ウェーハ側アライメントマ
ーク）をマスク側のアライメントマークに整合させよう
とする場合、パターン信号の識別が困難となり、誤動作
してしまい、オートアライメントが出来なくなる課題が
あった。

そこで、エピタキシャル成長後のホトリソのみのアライ
メントを手動で行なっても良いが、全自動化の障害とな
り、生産効率上好ましくないなどの課題があった。

本発明は、エピタキシャル成長により転写されたパター
ンに被転写の段差の傾きに比べて大きなダレが発生する
課題を除去し、エピタキシャル成長後のアライメントマ
ークをオートアライメント化出来るようにした半導体素
子の製造方法を提供することを目的とする。

（！Ｉ！題を解決するための手段） 本発明の半導体素子の製造方法は、半導体基板上にアラ
イメントマーク形状に非酸化性膜を形成し、次に半導体
基板を酸化した後に非酸化性膜と酸化膜を除去し、更に
半導体基板表面上にエピタキシャル層を形成する。

（作　用） 本発明における半導体素子の製造方法は、非酸化性ｍの
外周囲下側に酸化膜のバーズビーク部が形成され、この
酸化膜を除去するとバーズビーク部の下側の傾斜面に沿
った半導体基板の急峻な傾斜角の基板側段差部が露出さ
れ、この基板側段差部をエピタキシャル層表面に転写す
る。

（実施例） 以下、本発明の一実施例を図面に基づいて詳細に説明す
る。第１図は本発明の一実施例に係る半導体素子の工程
図である。

まず、第１図（ａ）に示すように、例えば（１００）結
晶面から数度傾むいた結晶主表面を有するＰ型のシリコ
ン基板１０１上に窒化シリコン膜１０２をＣＶＤ法など
により約３０００Ａ４に形成する。そして、既知のホト
リソグラフィ技術により窒化シリコン膜１０２をバター
ニングして窒化シリコン膜１０２をウェーハ側アライメ
ントマーク形状に残存させる。第１図では、理解し昌す
くするために簡略的に描いている。

次に、第１図（ｂ）に示すように窒化シリコン膜１０２
をマスクにして１０００°Ｃ，４００分、ウニ・ント酸
素雰囲気中でＬＯＧＯ５（ｌｏｃａｌｉｚｅｄ　ｏｘｉ
ｄａｔｉｏｎ　ｏｆｓｉｌｊｃｏｎ）酸化を行い、シリ
コン基板１０１上に約１ｎ厚のＬＯＣＯ３ｍ化膜１０３
を選択的に形成する。

このＬＯＣＯ５酸化膜１０３は窒化シリコン膜１０２の
外周囲部の下側でバーズビーク状に形成される。

次に、第１図（Ｃ）に示すように、窒化シリコン膜１０
２を１７０℃程度に加熱した燐酸系のエツチング溶液中
にて除去した後に、ＬＯＧＯ５酸化膜１０３をＨＦ系の
エツチング溶液にて除去する。すると、シリコン基板１
０１にメサ状の凸部が形成され、この凸部側面である外
側に傾斜した線対称な基板側段差部１０１ａ、　１０１
ｂが露出・形成される。この基板側段差部１０１ａ、　
１０１ｂは、ＬＯＣＯ５酸化膜１０３のバーズビーク部
の下側傾斜面に沿った形状となる。

基板側段差部１０１ａ、　１０１ｂとシリコン基板１０
１の凸部上面（水平面）とのなす傾斜角は、ＬＯＧＯ５
条件によるが、上記のＬＯＧＯＳ条件だと後述するよう
に約３１１となる。

次に、第１図（ロ）に示すように、シリコン基板１０１
にエピタキシャル層１０４を形成すると、基板側段差部
１０１ａ、　１０１ｂが段差部１０４ａ、　１０４ｂと
なってエピタキシャルＮ１０４の表面に転写される。

この段差ｍｘｏ４ａ、　ｘｏ４ｂはエピタキシャル層１
０４の成長条件（温度１時間、ガスの種類等）やエピタ
キシャルＮ１０４の膜厚によってもその傾斜角が異なる
が、例えば５ｉｌｈＣ１ｚガスを用い、１０８０°Ｃ１
３０分間のデポジションを行って１０μ厚のエピタキシ
ャル層１０４を形成した場合、その傾斜角が２５°〜３
０°程度になる。従来では、段差部の傾斜角が３°〜１
０”であるために本発明ではより急峻な傾斜角を有する
段差部１０４ａ、　１０４ｂを形成することが出来る。

第２図は第１図（ｂ）のＬＯＧＯＳ酸化膜のバーズビー
ク部等を拡大して示し、基板側段差部の傾斜角の説明図
である。第２図において、Ａは窒化シリコン８１０２の
端面がＬＯＧＯ５酸化前に位置した部分を通る垂直線、
ＢはＬＯＣＯ５酸化膜１０３形成後のアクティブ領域と
なる部分のはしく　ＬＯＣＯ５酸化膜１０３のバーズビ
ーク先端部）を通る垂直線、ラインＤ−Ｄ’はシリコン
基板１０１の元の上面（界面）である、第１図で説明し
たＬＯＧＯ３条件では、垂直線Ａ、Ｂ間の寸法Ｌａｗ”
”０．７５　ｇｔｍとなる。又、Ｌｏｃｏｓ酸化膜１０
３のＤ−Ｄ’より上側のＩｆ９厚をＬｌ、Ｄ−Ｄ’より
下側の膜厚をり、とすると、Ｌｔ：Ｌｒ−５，４：４．
５の比率となる。従って、ＬＯＣＯ５酸化膜１０３を１
μ程度に形成すると、Ｌ、、０．４５ｇｍとなる。よっ
て基板側段差部１−０１ａ　（又は１０１ｂ）の傾斜角
θは、 となる。

実際にオートアライメントを行う場合には、第１図（ハ
）に示したエピタキシャル層１０４表面を酸化し、その
上にスピンコード法によりホトレジスト膜を形成して行
うが、酸化しても段差部１０４ａ。

１０４ｂの傾斜角はほとんど変化せず、落下照明光によ
る段差部１０４ａ、　１０４ｂからの散乱光により象、
峻なパルス状の同強度程度の光強度信号を得ることがで
きる。

（発明の効果） 以上のように、本発明の製造方法によれば半導体基板を
酸化してアライメントマーク形状の非酸化性膜の外周囲
部の下側にバーズビーク状となる酸化膜を形成し、非酸
化性膜と酸化膜を除去して基板側段差部を露出させ、更
にエピタキシャル層を形成してその表面に転写した段差
部を形成するようにしたので、段差部の傾斜角が急峻と
なるために段差部から同強度程度のパルス状の光強度信
号を得ることができ、オートアライメントによるマスク
合せが容易に可能となる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る半導体素子の製造方法
を示す工程図、第２図は基板側段差部の傾斜角を示す説
明図、第３図はウェーハ側アライメントマークの説明図
、第４図は通常の段差部による表面反射の説明図、第５
図は通常の段差部による光強度信号の波形図、第６図は
オートアライメントの説明図、第７図は通常の段差部に
よるオートアライメント時の光強度信号の波形図、第８
図はオートアライメントマークのウェーハ上の位置を示
す図、第９図は従来の半導体素子の製造方法を示す工程
図、第１０図は従来の段差部による表面反射の説明図、
第１１図は従来の段差部による散乱光による光強度信号
の波形図、第１２図は従来の段差部によるオートアライ
メント時の光強度信号の波形図である。 １・・・シェブロン型パターン、２．３・・・線状パタ
ーン、７，８・・・マスク側アライメントマーク、１０
１・・・シリコン基板、１０１ａ、　ＬＯｌｂ・・・基
板側段差部、１０２・・・窒化シリコン膜、１０３・・
・しａｃｏｓ酸化膜、１０４・・・エピタキシャル層、
１０４ａ、　１０４ｂ・・・段差部。 シト４ンシｐとＬり老１ネルイ卯Ｊ＋９！Ｗの介Ｎ＆ｔ
トｎ寥θ月Ｇす第２図 第１図 ウェーハイ＠’］−７丹イメノｌ−クークリ客受、所た
つ第３図 直料謙ぢｐＩｆ）者面池射め図 第４図 ａ＃身萼グぎＰ？ｎ背ブ古し尤によるｆず−ｔｅａカブ
２第５図 ぺ ｌ＆来の予備「◇に整、ｊグエネ？２ 第９図

Claims (1)

1. 【特許請求の範囲】 半導体基板上に非酸化性膜を形成する工程と、ウェーハ
   側アライメントマーク形状に前記非酸化性膜をパターニ
   ングする工程と、 前記半導体基板を選択的に酸化して前記非酸化性膜の外
   周囲部の下側にバーズビーク状となる酸化膜を形成する
   工程と、 前記非酸化性膜、前記酸化膜を除去する工程と、前記半
   導体基板の露出された表面上にエピタキシャル層を形成
   する工程と、 を備えた半導体素子の製造方法。