JPH0250415A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体素子の製造方法に係り、特に半導体素
子の製造方法におけるホトリソのオートアライメントに
関するものである。

［従来の技術］ 一般に、トランジスタ、ＩＣ等の半導体装置には、ウェ
ハと称するシリコンの単結晶体をスクライビリング、ク
ラツシング等の加工により、上記ウェハを分割して得ら
れたチップと称する半導体基板が使用される。

リングラフィ技術工程における露光技術は、シリコンウ
ェハー上にホトレジスト膜を塗布し、集積回路を構成す
る１層分のパターンを描画（露光）現像することにより
、シリコンウェハー上にレジストパターンを形成するも
のである。

この露光技術の本質は、要求される寸法、精度をいかに
シリコンウェハー上に形成し、いかに制御するかにある
。

リソグラフィ技術は、通常、前処理（洗浄）。

塗布、ベーク、加工、除去の順で進む。

そのうち、従来のホトリソのオートアライメントについ
て述べる。

第２図は、従来のオートアライメントマークの説明図で
ある。

第２図において、６１はシェブロン型パターンで、幅ｗ
、が５〜２０−であり、θは９０°の角度を持って形成
され、４５°傾けて使用する。

６２．６３は夫々６１の各月に平行で、５０〜１５〇−
離れた位置に形成したパターンであり、オートアライメ
ントに用いるとき、シェブロン型パターン６１とパター
ン６２．パターン６３は、１組として同一工程で、ウェ
ハ表面に２組以上形成することにより、アライメントに
供される。

次に、第３図及び第４図ａ、ｂ、ｃを用いて、オートア
ライメントマークにおけるパターン認識について説明す
る。

第３図は、通常の段差の表面反射の説明図である。

第３図において、１０は通常の段差を有するウェハーで
あり、１１はウェハーの表面に塗布したホトレジストで
ある。１２は落下照明光であり、１３はウェハー１０の
表面にある段差による散乱光である。

第３図のように、ウェハー１０の表面にある段差は、散
乱光１３のみを取出すと、明瞭なパターンが浮き出す。

この方法は一般に暗視野と言われ、オートアライメント
において多く用いられる。

第４図ａ、ｂ、ｃは、通常の段差の散乱光の信号の説明
図である。これは段差の散乱光をレンズでホトダイオー
ドアレイに結像させた時の光強度信号を示し・たちので
ある。

第４図ａは、ホトダイオードアレイへ焦点が合って、結
像が正常の場合の信号で、２ケの段差から各々パルス状
の信号８１．８２が得られている。

第４図すは、ホトダイオードアレイへ焦点がズして、結
像が不良の場合の信号で、２ケの段差からの各々の信号
は相互に干渉し、１ケのブロードな信号となってしまい
、アライメントマークとして再現性良く認識出来ない。

そこで、一般にオートアライメント装置では、１ケの段
差から１ケのパルス状の信号が得られるように散乱光を
焦光するレンズを調整し、２ケの段差から２ケの信号が
取れるようになっている。

第４図Ｃは、実際のウェハーにおけるオートアライメン
トマーク部の信号説明図である。

第４図Ｃに示す如く、暗視野での散乱光でアライメント
マークを認識しているため、オートアライメントマーク
近傍に、“ゴミ”凸起”があると、散乱光は通常の段差
と同様に発生し、アライメントマークの信号８１．８２
と前記“ゴミ”“凸起“の信号８３．８４　（以後ノイ
ズと呼称す）のいわゆるノイズが実際のオートアライメ
ント使用時には混在する。

そこで、信号のＳ／Ｎ比を改善するため、一般にオート
アライメント装置では、シェブロン型パターン６１とパ
ターン６２．６３を予め同じ幅で設計し、アライメント
マークの信号８１．８２の信号間隔Ｔ１のみ選別する処
理回路が設けられており、ノイズ８３とアライメントマ
ークの信号８１が形成する信号間隔Ｔ２やアライメント
マークの信号８１とノイズ８４が形成する信号間隔Ｔ　
の関係は、Ｔ３くＴ２〈Ｔ１であり、信号ノイズは選別
され、第４図ａに示す如く、アライメントマークの近傍
に“ゴミ”凸起“が存在しても、アライメントマークの
信号のみ検出出来るようになっている。

以上のように、オートアライメントのパターン認識は、
決められた寸法の幅のパターンより形成した２ケの段差
から得られる一定の信号間隔を持つことを利用している
。

次に、第５図及び第６図ａ、ｂに基づいて、オートアラ
イメントの動作について説明する。

第５図は、通常の段差のオートアライメントバターンの
説明図であり、ウエノ１−側アライメントマークは、第
２図と同様であり、シェブロン型ノくターン６１とそれ
と平行なパターン６２と６３から構成されている。

また、マスク側のアライメントマークの９１は、シェブ
ロン型パターン６１とパターン６２の間に入るように構
成され、又パターン６２と９０＠の角度の位置にあるパ
ターン６３とシェブロン型ノ（ターン６１の間にも、同
様にマスク側のアライメントマークの９２が入るように
構成されている。

これらマスク側のアライメントマーク９１及び９２は、
２本の細いスリット（２〜３−）状のノくターンで２本
のスリット間隔ｗ、Ｗ２はウェーハ側アライメントマー
クの幅Ｗｏと同一となっている。

このシェブロン型パターン６１と／くターン６２に直角
に散乱光を検出するホトダイオードアレーを位置させ、
アライメントマーク９１の透過光をホトダイオードアレ
イに検出させると第６図ａの如く信号が得られる。

信号６２ａ、６２ｂは、シェブロン型パターン６２の信
号であり、９１ａ、９１ｂはマスク側アライメントマー
ク９１の信号であり、信号６１ａ。

６１ｂはシェブロン型パターン６１の信号である。

オートアライメント装置は、信号９１ａ、９１ｂをマス
ク側のアライメントマーク９１の信号であることを認識
し、又信号６２ｂと信号９１ａの信号間隔Ｔ４と信号９
１ｂと信号６１ａの信号間隔Ｔ５からマスク側のアライ
メントマーク９１の位置を算出する。

第６図すは、マスク側のアライメントマーク９１の位置
を移動し、パターン６２とマスク側のアライメントマー
ク９１の信号間隔ＴＢとシェブロン型パターン６１とマ
スク側アライメントマーク９１の信号間隔Ｔ７が同一と
なった時の光信号であり、ウェハーアライメントマーク
とマスク側のアライメントマークが合ったことを示すも
のでである。

そして、シェブロン型パターン６１とパターン６３及び
マスク側アライメントマーク９２も同様に位置を移動す
ることで、ＸＹ座標上１点しかないウェハーとマスクの
アライメント位置が検出される。

又、第７図のオートアライメントの位置図に示すように
、ウェハー上に２点オートアライメントマークを準備し
、ウェハーパターンとマスクパターンを完全に一致させ
ることが出来る。

〔発明が解決しようとする課題］ しかしながら、このオートアライメントマークをエピタ
キシャル成長前のシ１ｙコン基板に形成された被合わせ
マーク（ウェハアライメントマーク）にマスク側のアラ
イメントマークを合わせようとする場合、エピタキシャ
ル成長時に生ずるパターンだれという問題のため、オー
トアライメントが使用出来なくなるという問題があった
。

この問題点について、以下第８図（ａ）〜（ｆ）及び第
９図を用いて説明する。

一般に、バイポーラ集積回路は、Ｐ型基板を用いＮ型エ
ピタキシャル層を成長させ、このＮ型エピタキシャル層
をＰ型拡散により素子分離を行つたのちに、バイポーラ
素子を各分離領域内に形成することにより製造されるが
、この理由及び製法については、広く周知のことなので
、ここでは説明を省略し、まずエピタキシャル成長時に
生ずるパターン段差だれについて、第８図（ａ）〜（ｆ
）を用いて説明する。

第８図（ａ）〜（ｆ）は、一般的なバイポーラ集積回路
の製造工程の説明図であり、これら製造工程を、図に従
って順に説明する。

（ａ）第８図（ａ）に示す工程は、Ｐ型シリコン基板（
１００）　１に、酸化膜２を１０４０℃、ウェット０２
雰囲気、３時間の処理で成長させ、周知のホトリソグラ
フィ技術を用い、酸化膜２をエツチング除去し、任意の
Ｎ型拡散層を形成する部分に窓あけ１５を形成したもの
である。

（ｂ）第８図（ｂ）に示す工程は、Ｐ型シリコン基板（
１００）　１に、Ｎ型不純物拡散を行うための拡散ソー
スとなるｓｂシリカフィルム（東京応化製５ｂ−２０２
２０）　３を、スピンコード法で厚み２０００〜３００
０人コーティングする。

（ｃ）第８図（ｃ）に示す如く、この基板１を１２５０
℃の不活性ガス雰囲気（Ｎ２）中で、４時間の熱処理を
行うと、拡散深さ５ＩＬＩａ、層抵抗２０Ω／口のＮ型
埋込み層４が形成出来る≦ この熱処理時に少量の０２を添加するかあるいは不活性
ガス雰囲気の処理後に０２雰囲気で酸化処理を行うこと
により、Ｐ型シリコン基板に段差５．６を形成する。

この段差５，６は、拡散領域１５と酸化膜２で覆われて
いる領域との酸化速度の差で生ずる訳であるが、この理
由については周知の事実であるのでここでは説明を省略
する。

又酸化は、酸素のシリコン基板への等方拡散で行われる
ため、酸化膜とシリコン基板との境界に出来たシリコン
段差５，６は、それぞれ線対称の傾きをもつことは言う
までもない。

又、この傾きは温度、０２ガスなどの拡散条件にもよる
が、３°〜１０°程度であることが知られている。

（ｄ）ついで、第８図（ｄ）に示す如く、この基板は、
エピタキシャル成長に供されるため、基板表面上の酸化
膜２は全てＨＦ系の液でエツチング除去される。この時
前述のシリコン段差５，６はそのままの形状で残される
ことは言うまでもない。

（ｅ）ついで、第８図（ｅ）に示す如く、この基板に、
エピタキシャル成長を行い、比抵抗２Ω、ｃｍ。

厚み１０１Ｊ！ｌのエピタキシャル層７を得る。

ところで、シリコン基板１は一般に（１００）あるいは
（１１１）と称される結晶面を表面にもつ基板をバイポ
ーラ集積回路に用いるのが一般的であるが、この基板は
一般に（１００）あるいは（１１１）面より数度傾けて
用いるのが一般的である。

この理由の１つは、熱酸化により酸化膜真下のシリコン
単結晶体の結晶主表面に発生する面状欠陥の分布密度数
を軽減するためであり、この欠陥の発生機構については
未だ充分には解明されていないが、この技術内容につい
ては、特公昭５〇−１８２号公報に述べられている。

又理由の２つは、エピタキシャル成長後のダレ・ズレを
小さくする為であり、この技術内容については、丸善■
、昭和６１年６月２５日発行の“シリコン結晶とドーピ
ングの第８７頁に述べられている。

この様な理由で、（１００）基板から数度傾けた基板を
用いている為前記（ｅ）工程において、形の上では線対
称となっている段差５．６は、結晶学上は全く異なる結
晶面が表われていることになる。

この様な異なる結晶面を持つくぼみ上に、エピタキシャ
ル層７を成長させると、シリコン段差５゜６はそれぞれ
エピタキシャル表面に８，９に示すように転写され、例
えばシリコン段差５に対してエピタキシャル表面の段差
はなだらかな８の形状に、又シリコン段差６に対しては
、はぼ角度も同一のエピタキシャル表面の段差が９とい
う具合に、エピタキシャル層７が形成される。

この様に、結晶面より段差形状が変化する原因について
は未だ解明されていない部分も多いが、５ｏｌｉｄ　５
ｔａｔｅ　ｔｅｃｈｎｏｌｏｇｙ／日本版／　Ｊａｎ、
１９８２゜Ｐ６Ｂ−６７、Ｓ、Ｐ、Ｗｅｅｋｓ著などに
よると、段差形状の転写は、エピタキシャル成長時の条
件、ガス、クロルの量、温度などによるものの段差部の
ファセット成長により、これは即ち、シリコン結晶面の
面方位による成長速度の違いによるものであると考えら
れている。

（ｆ’）第８図（ｆ）に示す工程においては、前記の様
にエピタキシャル成長された基板に、次の分離拡散のマ
スク酸化膜となる酸化膜１０を成長させ、分離領域を得
るためのホトリソ工程を行うべく、ホトレジスト膜１１
をスピンコードし、分離領域用ホトマスクのアライメン
トマークと、シリコン基板上の埋め込み拡散時に形成さ
れた段差による被アライメントマーク（ウェハアライメ
ントマーク）を、オートアライメントにより位置出しを
行なう。この場合、以下に説明する問題点が発生する。

これを第９図を用いて述べる。

第９図はエピタキシャル後の段差の表面反射説明図であ
る。

第９図に、おいて、１０．１１．１２は第３図と同様に
、夫々ウェハー　ウェハー表面に塗布したホトレジスト
、落下照明光である。８はエビタキシャルによって緩い
スロープ状となった段差であり、９はエピタキシャルを
行ったが殆ど変化しなかった段差である。１３は段差９
により発生した散乱光であり、通常の段差の場合と大差
は無い。

１４は段差８により発生した散乱光で、散乱光１３と比
較し、平面に対し垂直成分が多く、散乱光のみを集光す
ると光強度が極めて弱い。

第１０図はエピタキシャル後の段差の散乱光の信号説明
図である。

第１０図において、段差９の散乱光１３の光強度信号１
１３は、パルス状の信号が得られるが、段差８の散乱光
１４の光強度信号１１４は、波高が低く、ブロードな波
形状である。

第１１図はエピタキシャル後の段差のオートアライメン
ト光信号説明図である。

第１１図において、段差１１５と１１６はパターン６２
の信号であるが、信号１１５と信号１１６の波高が過度
に異なる点等により、オートアライメント装置は認識で
きず、ノイズと分別が不可となり、誤動作が多発し、全
くオードア°ライメントが使用できない問題があった。

そこでエピタキシャル直後のホトリソのみアライメント
も手動で行わなければならないので、これが全自動化へ
の障害となっていた。

この発明は、以上述べた問題点を解消するためになされ
たものである。

即ち、エピタキシャル成長前のシリコン基板に形成され
た被合わせマーク（ウェハアライメントマーク）に、マ
スク側のアライメントマークに合わせる（位置合わせを
する）際に、段差によって形成されるアライメントマー
クが、段差の角度が緩やかであるため、エピタキシャル
成長後にパターンたれという現象により、さらに緩やか
となり、エピタキシャル成長後の第２のアライメントマ
ークの位置合せか、自動で出来なくなるという問題点を
除去し、自動合わせが出来る半導体素子の製造方法を提
供することを目的とするものである。

［課題を解決するための手段］ 本発明は、半導体装置の製造方法において、Ｐ型シリコ
ン基板（１００）に酸化膜約１１ＪＩｌを成長させ、周
知のホトリソグラフィ技術を用い、任意のＮ型拡散層に
窓をあけ、その後、窓のおいているシリコン基板をフッ
硝酸等のシリコンエツチング液でエツチングし、シリコ
ン基板表面に２０００Å以上の段差を設けるようにした
ものである。

即ちこの発明は、 半導体基板上に、段差による第１のアライメントマーク
を形成し、前記半導体基板表面にエピタキシャル層を形
成し、前記エピタキシャル層表面に転写された第１のア
ライメントマークの段差を、被アライメントマークとし
て用いて、第２のアライメント作業を行う半導体素子の
製造方法において、 （ａ）前記半導体基板上に酸化膜を形成し、（ｂ）前記
被アライメントマークとなる場所と、埋込層を形成する
場所の酸化膜を除去し、窓あけ領域を形成し、 （ｅ）前記窓あけ領域と半導体基板表面との段差を不純
物拡散を行うためにシリコンコーティングし、 （ｄ）前記半導体基板を不活性ガス雰囲気中で不純物拡
散を行うことにより前記埋込層に不純物拡散層を形成し
、 （ｅ）次いで前記半導体基板上の酸化膜を除去し、（ｆ
’）次いで前記半導体基板表面上にエピタキシャル層を
形成する、 以上（ａ）〜（ｆ）工程からなることを特徴とする半導
体素子の製造方法である。

［作用］ この発明によれば、シリコン基板上の酸化膜を周知のホ
トリソグラフィ技術を用い、エツチングにより任意のＮ
型拡散層を形成する部分に窓をあけた後に、Ｎ型拡散層
の窓のシリコン基板面をフッ硝酸等のシリコンエツチン
グ液で約２０ｏｏ人エツチングし、急峻なシリコン段差
（４５°）にするような構成にしたことにより、エピタ
キシャル成長後のエピタキシャル表面の段差が従来のも
のより急峻になり、後の分離領域ホトリソ工程用マスク
のアライメントマークとシリコン基板上の埋め込み層拡
散時に形成された段差による被アライメントマーク（ウ
ェハアライメントマーク）をオートアライメントにより
位置出しを行うときの散乱光の信号がパルス状となり、
又信号の波高もほぼ同しくなるためオートアライメント
装置で認識されるようになったこととノイズの区別が可
能となる等の効果が期待出来る。

次に本発明の実施例について述べる。

［実施例］ 本発明の実施例を第１図（ａ）〜（ｒ）を用いて、説明
する。

第１図（ａ）〜（ｆ）は、本発明によるバイポーラ集積
回路の製造工程説明図である。

第１図（ａ）〜（ｆ）において、１はＰ型シリコン基板
（１００）、２は酸化膜、３はｓｂシリカフィルム、４
はＮ型埋め込み層、７はエピタキシャル層、１５はＮ型
拡散領域層の窓、１６．１６ａ。

１７．１７ａはシリコン段差、１８．１９は転写段差で
ある。

（ａ）まず第１図（ａ）に示すように、Ｐ型シリコン基
板（１００）１を１０４０℃、ウェットＯ２雰囲気、３
時間の処理で酸化を行い、基板上に酸化膜２を約ＩＩＪ
１１成長させた後、周知のホトリソグラフィ技術を用い
、酸化膜２をエツチング除去し、任意のＮ型拡散層を形
成する部分に窓あけ１５を形成する。

（ｂ）第１図（ｂ）に示すように、前記（ａ）工程で形
成されたＮ型拡散層の窓１５のシリコン基板１面をフッ
硝酸等のシリコンエツチング液で２０００人程度エフチ
ングすると、シリコン段差１６゜１７が出来る。

このエツチングは、シリコン基板への等方エツチングで
行われるため、シリコン基板に出来たシリコン段差１６
．１７は夫々線対称の傾きを有するものであり、この傾
きは４５°であった。

（ｃ）次いで、第１図（ｃ）に示すように、前記Ｐ型シ
リコン基板１にＮ型不純物拡散を行うため、拡散ソース
となるｓｂシリカフィルム（東京応化製５ｂ−２０２２
０ＳＧ）　３をスピンコード法で２０００〜３０００人
コーティングする。

（ｄ）次いで第１図（ｄ）に示すように、このシリコン
基板１を１２５０℃の不活性ガス雰囲気（Ｎ２）で４時
間の熱処理を行うと、拡散深さ５ｐ。

層抵抗２０Ω／口のＮ型埋込み層４が形成出来る。

このとき先に形成したシリコン段差１６．１７の傾きは
、拡散が不活性雰囲気中で行われるため酸化による変動
などはなく、約４５＠の傾きを保持している。

（ｅ）次いでこのＰ型シリコン基板１は、エピタキシャ
ル成長に供されるため基板表面上の酸化膜２はすべて、
第１図（ｅ）に示すように、ＨＦ系のエツチング液でエ
ツチング除去される。このとき先はどのシリコン段差１
６及び１７は、１６ａ。

１７ａとしてそのままの角度で残される。

（ｆ）次いで、第１図（ｆ’）に示すように、この基板
１にエピタキシャル成長を行い、比抵抗２Ω（至）。

厚み１０−のエピタキシャル層７を得る。

このときシリコン基板表面は先に述べたような理由で（
１００）面から傾けであるので、シリコン段差１６ａ、
１７ａは夫々エピタキシャル表面に１８．１９に示すよ
うに転写され、例えばシリコン段差１６ａに対して、エ
ピタキシャル表面の段差は、なだらかな段差１８の形状
となり、段差１７ａに対しては同一の角度の１９となる
。

この角度は本実施例によると、１１５０℃。

ＳｉＨＣ（１、常圧バレル形エピタキシャル装置を用い
て、エピタキシャル成長を行った場合、なだらかな段差
１８のほうで４０°１又シリコン段差１７ａに対してエ
ピタキシャル表面の段差１９は、角度４５″とエピタキ
シャル成長前の角度と同一であった。

このことより、従来の方法による場合のエピタキシャル
表面での段差３〜１０°に比べ４５°と急峻な段差が得
られる。

以上の結果、従来問題となっていたエピタキシャル成長
後の段差１８．１９の散乱光の信号がどちらもパルス状
の信号となり、又信号の波高もほぼ同じになるためオー
トアライメント装置で認識されるようになり、ノイズ等
の区別が可能となった。

これによりエピタキシャル成長直後のホトリソグラフィ
技術のアライメントの全自動化が可能となった。

［発明の効果コ 以上詳細に説明したように、本発明の半導体素子の製造
方法によれば、シリコン基板上の酸化膜を周知のフォト
リソグラフィ技術を用い、エツチングにより任意のＮ型
拡散層を形成する部分に窓をあけた後に、Ｎ型拡散層の
窓のシリコン基板面をフッ硝酸等のシリコンエツチング
液で約２０００人エツチングし、急峻なシリコン段差（
４５°）にすることにより、エピタキシャル成長後のエ
ピタキシャル表面の段差が、従来のものより急峻になり
、後の分離領域フォトリ工程用マスクのアライメントマ
ークとシリコン基板上の埋め込み層拡散時に形成された
段差による被アライメントマーク（ウェハアライメント
マーク）をオートアライメントにより、位置だしを行う
ときの散乱光の信号がパルス状となり、又信号の波高も
ほぼ同じくなるためオートアライメント装置で認識され
るようになったことと、ノイズの区別が可能となる効果
が期待出来る等の効果を奏するものである。

【図面の簡単な説明】

第１図（ａ）〜（ｆ’）は、本発明によるバイポーラ集
積回路の製造工程説明図、第２図は従来のオートアライ
メントマークの説明図、第３図は通常の段差の表面反射
説明図、第４図ａ、ｂ、ｃは通常の段差の散乱光の信号
説明図、第５図は通常の段差のオートアライメントの説
明図、第６図ａ、　　ｂは通常の段差のオートアライメ
ント光信号の説明図、第７図はオートアライメントマー
クの位置図、第８図（ａ）〜（ｆ’）は一般的なバイポ
ーラ集積回路の製造工程説明図、第９図はエピタキシャ
ル後の段差の表面反射説明図、第１０図はエピタキシャ
ル後の段差の散乱光の信号説明図、第１１図はエピタキ
シャル後の段差のオートアライメント光信号説明図であ
る。 図において、１：Ｐ型シリコン基板（１００）。 ２二酸化膜、３：Ｓｂシリカフィルム、４：Ｎ型埋め込
み層、５．６：段差、７；エピタキシャル層、８，９：
転写段差、１５：Ｎ型拡散領域層の窓、１６，１６ａ、
１７，１７ａ：シリコン段差。 １８．１９：転写段差である。 第 図 第 ア 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 半導体基板上に、段差による第１のアライメントマーク
   を形成し、前記半導体基板表面にエピタキシャル層を形
   成し、前記エピタキシャル層表面に転写された第１のア
   ライメントマークの段差を、被アライメントマークとし
   て用いて、第２のアライメント作業を行う半導体素子の
   製造方法において、 （ａ）前記半導体基板上に酸化膜を形成し、（ｂ）前記
   被アライメントマークとなる場所と、埋込層を形成する
   場所の酸化膜を除去し、窓あけ領域を形成し、 （ｃ）前記窓あけ領域と半導体基板表面との段差を不純
   物拡散を行うためにシリコンコーティングし、 （ｄ）前記半導体基板を不活性ガス雰囲気中で不純物拡
   散を行うことにより前記埋込層に不純物拡散層を形成し
   、 （ｅ）次いで前記半導体基板上の酸化膜を除去し、（ｆ
   ）次いで前記半導体基板表面上にエピタキシャル層を形
   成する、 以上（ａ）〜（ｆ）工程からなることを特徴とする半導
   体素子の製造方法。