JP2007123781A - アライメントマーク付き半導体基板及びアライメントマークの製造方法 - Google Patents
アライメントマーク付き半導体基板及びアライメントマークの製造方法 Download PDFInfo
- Publication number
- JP2007123781A JP2007123781A JP2005317619A JP2005317619A JP2007123781A JP 2007123781 A JP2007123781 A JP 2007123781A JP 2005317619 A JP2005317619 A JP 2005317619A JP 2005317619 A JP2005317619 A JP 2005317619A JP 2007123781 A JP2007123781 A JP 2007123781A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- semiconductor substrate
- engraving
- opening
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】 半導体基板の加工時における位置決めの際に、透明な基板に対しても良好な位
置情報の検出を実現することのできるアライメントマークを設けたアライメントマーク付
き半導体基板及びアライメントマークの製造方法を得る。
【解決手段】 彫りこみ形のアライメントマーク４及び５を構成するそれぞれの彫りこみ
６を、第一段目の彫りこみの底面６１にさらに第二段目の彫りこみ６２を設けた、二段の
階段状に形成し、アライメント光源等を照射したときに散乱による反射を起こしやすくし
て、透明な半導体基板に対しても十分な安定した反射光を得る。
【選択図】 図２
置情報の検出を実現することのできるアライメントマークを設けたアライメントマーク付
き半導体基板及びアライメントマークの製造方法を得る。
【解決手段】 彫りこみ形のアライメントマーク４及び５を構成するそれぞれの彫りこみ
６を、第一段目の彫りこみの底面６１にさらに第二段目の彫りこみ６２を設けた、二段の
階段状に形成し、アライメント光源等を照射したときに散乱による反射を起こしやすくし
て、透明な半導体基板に対しても十分な安定した反射光を得る。
【選択図】 図２
Description
本発明は、アライメントマーク付き半導体基板及びアライメントマークの製造方法に係
り、特に透明な半導体基板上に加工時の位置検出に用いるアライメントマークを設けたア
ライメントマーク付き半導体基板及びアライメントマークの製造方法に関する。
り、特に透明な半導体基板上に加工時の位置検出に用いるアライメントマークを設けたア
ライメントマーク付き半導体基板及びアライメントマークの製造方法に関する。
半導体素子や半導体集積回路等の製造工程においては、いわゆるフォトリソグラフィ技
術により、フォトレジスト等が塗布された半導体基板上に、露光装置を用いてフォトマス
ク等に形成されたパターンを転写してレジストパターンを形成し、このレジストパターン
をマスクとしてドライエッチング等による加工がくり返し行なわれる。
術により、フォトレジスト等が塗布された半導体基板上に、露光装置を用いてフォトマス
ク等に形成されたパターンを転写してレジストパターンを形成し、このレジストパターン
をマスクとしてドライエッチング等による加工がくり返し行なわれる。
特に、近年においては形成されるパターンがますます微細になっているため、所望の性
能を有する半導体素子や半導体集積回路等を製造する際には、加工の位置あわせの精度向
上が要求されている。
能を有する半導体素子や半導体集積回路等を製造する際には、加工の位置あわせの精度向
上が要求されている。
この位置あわせには、例えば、半導体基板上に位置情報検出用のアライメントマークを
形成しておき、露光装置がこのアライメントマークを検出することによって半導体基板の
位置を特定する。そして、その検出結果に基づいて加工工程に必要な所定の位置制御を行
なう手法が多用される。
形成しておき、露光装置がこのアライメントマークを検出することによって半導体基板の
位置を特定する。そして、その検出結果に基づいて加工工程に必要な所定の位置制御を行
なう手法が多用される。
図５に、アライメントマーク付き半導体基板におけるアライメントマークの部位の断面
形状の一例を示す。この図５に示した事例は、いわゆる彫りこみマーカと呼ばれる形状の
ものであり、ベースとなる半導体基板５１上に、凹状の彫りこみ５２が所定の方向に複数
個配列された構成としている。そして、半導体素子を製造する一連の工程中の比較的初期
段階において、例えば、素子形成のためのエッチング等による加工とあわせてあらかじめ
形成される。
形状の一例を示す。この図５に示した事例は、いわゆる彫りこみマーカと呼ばれる形状の
ものであり、ベースとなる半導体基板５１上に、凹状の彫りこみ５２が所定の方向に複数
個配列された構成としている。そして、半導体素子を製造する一連の工程中の比較的初期
段階において、例えば、素子形成のためのエッチング等による加工とあわせてあらかじめ
形成される。
フォトリソグラフィ技術により半導体基板を加工する際は、露光装置において所定の精
度で半導体基板の位置あわせが行なわれる。基板位置を特定するための手法は種々案出さ
れているが、アライメントマーカ付き半導体基板の場合には、例えば、以下に述べるよう
に、アライメントマーカからの反射光を用いる手法がある。
度で半導体基板の位置あわせが行なわれる。基板位置を特定するための手法は種々案出さ
れているが、アライメントマーカ付き半導体基板の場合には、例えば、以下に述べるよう
に、アライメントマーカからの反射光を用いる手法がある。
すなわち、レーザ光等を発する専用のアライメント光源を設け、このアライメント光源
からの照射光を、レンズやビームスプリッタ等を介して半導体基板上に設けられたアライ
メントマークに照射し、その表面からの反射光を、同様にレンズやビームスプリッタ等を
介してアライメント検出器で受光し、アライメントマークの位置を検出する。そして、そ
の検出結果に基づいて、半導体基板が載置されているステージをＸ、Ｙ、Ｚ、及びθ方向
にそれぞれ移動制御して位置調整を行なう。
からの照射光を、レンズやビームスプリッタ等を介して半導体基板上に設けられたアライ
メントマークに照射し、その表面からの反射光を、同様にレンズやビームスプリッタ等を
介してアライメント検出器で受光し、アライメントマークの位置を検出する。そして、そ
の検出結果に基づいて、半導体基板が載置されているステージをＸ、Ｙ、Ｚ、及びθ方向
にそれぞれ移動制御して位置調整を行なう。
なお、上述のような手法により半導体基板の位置あわせを行なう事例は、例えば、特許
文献１に開示されている。
特開２００３−２８９０２９号公報（第８ページ、図７）
文献１に開示されている。
ところで、半導体素子の製造には、ベースとなる半導体基板としてガラス、サファイア
、炭化シリコン等の透明な基板が用いられる。また、特に高周波用の素子を形成する場合
には、この透明な基板上に窒化ガリウムや窒化アルミニウムガリウムといった、同じく透
明な薄膜が積層される。そして、このような積層された薄膜層も含めて透明な半導体基板
上に、図５のようなアライメントマーク５２を形成し、このアライメントマーク５２の位
置を特定しながら、フォトリソグラフィ技術による製造工程を進行させ、所望する半導体
素子を形成する。
、炭化シリコン等の透明な基板が用いられる。また、特に高周波用の素子を形成する場合
には、この透明な基板上に窒化ガリウムや窒化アルミニウムガリウムといった、同じく透
明な薄膜が積層される。そして、このような積層された薄膜層も含めて透明な半導体基板
上に、図５のようなアライメントマーク５２を形成し、このアライメントマーク５２の位
置を特定しながら、フォトリソグラフィ技術による製造工程を進行させ、所望する半導体
素子を形成する。
しかしながら、加工対象の半導体基板が透明の場合、その位置あわせのために図５に例
示したような、凹状の彫りこみ５２を所定の方向に配列した従来の彫りこみ形のアライメ
ントマークでは、アライメント光源から照射されたレーザ光は基板表面での散乱によりわ
ずかに反射するのみで、そのほとんどが半導体基板を透過してしまう。このため、アライ
メント検出器側で十分な反射光を得ることができず、半導体基板の位置、及び基板上の所
定位置を安定に検出し特定することができないという課題があった。
示したような、凹状の彫りこみ５２を所定の方向に配列した従来の彫りこみ形のアライメ
ントマークでは、アライメント光源から照射されたレーザ光は基板表面での散乱によりわ
ずかに反射するのみで、そのほとんどが半導体基板を透過してしまう。このため、アライ
メント検出器側で十分な反射光を得ることができず、半導体基板の位置、及び基板上の所
定位置を安定に検出し特定することができないという課題があった。
また、透明な半導体基板に対しては、上述したような彫りこみマーカではなく、金属膜
で形成した、いわゆるメタルマーカを用いる手法もある。しかし、このためには、金属蒸
着によりメタルマーカを形成するための独自の工程を必要とするため、製造工程数が増加
し複雑化する要因となっていた。
で形成した、いわゆるメタルマーカを用いる手法もある。しかし、このためには、金属蒸
着によりメタルマーカを形成するための独自の工程を必要とするため、製造工程数が増加
し複雑化する要因となっていた。
本発明は、上述の課題を解決するためになされたものであり、半導体基板の加工時にお
ける位置決めの際に、透明な基板に対しても良好な位置検出を実現するアライメントマー
クを設けたアライメントマーク付き半導体基板及びアライメントマークの製造方法を提供
することを目的とする。
ける位置決めの際に、透明な基板に対しても良好な位置検出を実現するアライメントマー
クを設けたアライメントマーク付き半導体基板及びアライメントマークの製造方法を提供
することを目的とする。
上記目的を達成するために、本発明のアライメントマーク付き半導体基板は、表面の所
定の位置に彫りこみ形のアライメントマークを有するアライメントマーク付き半導体基板
であって、前記アライメントマークは、凹状に彫りこまれた第一段目の彫りこみの底面に
さらに第二段目の凹状の彫りこみを設けたことを特徴とする。
定の位置に彫りこみ形のアライメントマークを有するアライメントマーク付き半導体基板
であって、前記アライメントマークは、凹状に彫りこまれた第一段目の彫りこみの底面に
さらに第二段目の凹状の彫りこみを設けたことを特徴とする。
また、本発明のアライメントマークの製造方法は、表面に彫りこみ形のアライメントマ
ークを有するアライメントマーク付き半導体基板のアライメントマークの製造方法であっ
て、半導体基板上に第１のフォトレジストを塗布して第１のフォトレジスト層を形成し、
この第１のフォトレジストよりはく離剤に対する溶解速度の遅い第２のフォトレジストを
前記第１のフォトレジスト層の上に塗布して第２のフォトレジスト層を形成し、これら第
１及び第２のフォトレジスト層を形成した半導体基板に前記アライメントマークのマスク
パターンを露光し、前記マスクパターンを現像処理して前記アライメントマーク形成部位
以外にレジスト膜を形成し、前記アライメントマーク形成部位の前記第１及び第２のフォ
トレジスト層を前記はく離剤により除去し、前記第１のフォトレジスト層の開口が前記第
２のフォトレジスト層の開口よりも大きい形状の開口部を形成し、ＥＣＲエッチングによ
り前記開口部から前記半導体基板をエッチングして第１の凹状の彫りこみを形成するとと
もに、このエッチングの進行とともに前記凹状の彫りこみの周縁を覆うように前記開口部
周縁の前記第２のフォトレジスト層のレジスト膜を変形させることによって前記開口部の
開口を狭め、この狭められた開口部に対しさらに所定の深さまでＥＣＲエッチングを継続
して第２の凹状の彫りこみを形成し、前記ＥＣＲエッチング終了後に前記レジスト膜をは
く離することを特徴とする。
ークを有するアライメントマーク付き半導体基板のアライメントマークの製造方法であっ
て、半導体基板上に第１のフォトレジストを塗布して第１のフォトレジスト層を形成し、
この第１のフォトレジストよりはく離剤に対する溶解速度の遅い第２のフォトレジストを
前記第１のフォトレジスト層の上に塗布して第２のフォトレジスト層を形成し、これら第
１及び第２のフォトレジスト層を形成した半導体基板に前記アライメントマークのマスク
パターンを露光し、前記マスクパターンを現像処理して前記アライメントマーク形成部位
以外にレジスト膜を形成し、前記アライメントマーク形成部位の前記第１及び第２のフォ
トレジスト層を前記はく離剤により除去し、前記第１のフォトレジスト層の開口が前記第
２のフォトレジスト層の開口よりも大きい形状の開口部を形成し、ＥＣＲエッチングによ
り前記開口部から前記半導体基板をエッチングして第１の凹状の彫りこみを形成するとと
もに、このエッチングの進行とともに前記凹状の彫りこみの周縁を覆うように前記開口部
周縁の前記第２のフォトレジスト層のレジスト膜を変形させることによって前記開口部の
開口を狭め、この狭められた開口部に対しさらに所定の深さまでＥＣＲエッチングを継続
して第２の凹状の彫りこみを形成し、前記ＥＣＲエッチング終了後に前記レジスト膜をは
く離することを特徴とする。
本発明によれば、半導体基板の加工時における位置決めの際に、透明な基板に対しても
良好な位置情報の検出を実現することのできるアライメントマークを設けたアライメント
マーク付き半導体基板及びアライメントマークの製造方法を得ることができる。
良好な位置情報の検出を実現することのできるアライメントマークを設けたアライメント
マーク付き半導体基板及びアライメントマークの製造方法を得ることができる。
以下に、本発明に係るアライメントマーク付き半導体基板及びアライメントマークの製
造方法を実施するための最良の形態について、図１乃至図４を参照して説明する。
造方法を実施するための最良の形態について、図１乃至図４を参照して説明する。
図１は、本発明に係るアライメントマーク付き半導体基板の一実施例を示す平面図であ
る。この図１に示した事例では、このアライメントマーク付き半導体基板１上に複数の半
導体素子を形成する場合をモデル化して示している。
る。この図１に示した事例では、このアライメントマーク付き半導体基板１上に複数の半
導体素子を形成する場合をモデル化して示している。
すなわち、図１（ａ）に示すように、アライメントマーク付き半導体基板１のベースと
なる半導体基板２上には、半導体素子を形成するための素子形成領域３が複数設けられて
いる。これら素子形成領域３のそれぞれには、図１（ｂ）に示すように、Ｘ方向の位置情
報を検出するためのアライメントマーク４、及びＹ方向の位置情報を検出するためのアラ
イメントマーク５が形成されている。これらアライメントマーク４、及び５は、いずれも
彫りこみ形に形成されており、方形の彫りこみ６がそれぞれX方向及びY方向に所定の間隔
で複数個配列されている。
なる半導体基板２上には、半導体素子を形成するための素子形成領域３が複数設けられて
いる。これら素子形成領域３のそれぞれには、図１（ｂ）に示すように、Ｘ方向の位置情
報を検出するためのアライメントマーク４、及びＹ方向の位置情報を検出するためのアラ
イメントマーク５が形成されている。これらアライメントマーク４、及び５は、いずれも
彫りこみ形に形成されており、方形の彫りこみ６がそれぞれX方向及びY方向に所定の間隔
で複数個配列されている。
図２は、このアライメントマーク付き半導体基板１上のひとつのアライメントマークで
ある図１（ｂ）におけるアライメントマーク４のＡ−Ａ面に沿った断面をモデル化して示
す断面図である。なお、Y方向のアライメントマーク５も同様の断面を有する。
ある図１（ｂ）におけるアライメントマーク４のＡ−Ａ面に沿った断面をモデル化して示
す断面図である。なお、Y方向のアライメントマーク５も同様の断面を有する。
図２に例示したように、このアライメントマーク４は、ベースとなる半導体基板２を彫
りこんで形成した５個の彫りこみ６が所定の間隔で配列されている。これらの彫りこみ６
のそれぞれは、凹状に彫りこまれた第一段目の彫りこみの底面６１に、さらに凹状の彫り
こみ６２が設けられており、その断面形状は、二段の階段状をなしている。ここに、第一
段目の彫りこみの底面６１までの深さは、１μｍ程度としている。
りこんで形成した５個の彫りこみ６が所定の間隔で配列されている。これらの彫りこみ６
のそれぞれは、凹状に彫りこまれた第一段目の彫りこみの底面６１に、さらに凹状の彫り
こみ６２が設けられており、その断面形状は、二段の階段状をなしている。ここに、第一
段目の彫りこみの底面６１までの深さは、１μｍ程度としている。
また、第一段目の彫りこみの底面６１から第二段目の彫りこみ６２の底面までの距離ｄ
は、あらかじめ次のような値の範囲となるように設定している。すなわち、このアライメ
ントマーク付き半導体基板１上に半導体素子を形成する工程中において、その表面に塗布
される感光材料の屈折率をｎ、照射する露光用光源の波長をλとしたときに、ｄはλ／２
ｎ以上としている。
は、あらかじめ次のような値の範囲となるように設定している。すなわち、このアライメ
ントマーク付き半導体基板１上に半導体素子を形成する工程中において、その表面に塗布
される感光材料の屈折率をｎ、照射する露光用光源の波長をλとしたときに、ｄはλ／２
ｎ以上としている。
次に、上記した構造のアライメントマークを有するアライメントマーク付き半導体基板
１の加工工程中において、例えば、アライメントマーク４に対してアライメント光源から
の照射光を照射し、その反射光によってその位置情報を検出する場合について説明する。
なお、アライメント光源用からの照射光としては、例えば波長６３３ｎｍのレーザ光が用
いられる。
１の加工工程中において、例えば、アライメントマーク４に対してアライメント光源から
の照射光を照射し、その反射光によってその位置情報を検出する場合について説明する。
なお、アライメント光源用からの照射光としては、例えば波長６３３ｎｍのレーザ光が用
いられる。
このアライメントマーク４を構成するそれぞれの彫りこみ６は、図２の断面図に示した
ように二段の階段状に形成されている。このため、図５に例示したような従来のアライメ
ントマークの場合に比較して、アライメント光源を照射したときに散乱による反射を起こ
しやすい。従って、ベースとなる半導体基板２が不透明な場合はもちろん、透明な場合に
おいても従来よりも十分な安定した反射光を得ることができ、良好な位置情報の検出を行
なうことができる。
ように二段の階段状に形成されている。このため、図５に例示したような従来のアライメ
ントマークの場合に比較して、アライメント光源を照射したときに散乱による反射を起こ
しやすい。従って、ベースとなる半導体基板２が不透明な場合はもちろん、透明な場合に
おいても従来よりも十分な安定した反射光を得ることができ、良好な位置情報の検出を行
なうことができる。
また、例えばこのアライメントマーク付き半導体基板１上に半導体素子を形成する加工
工程中においてフォトエッチング等を行なう際は、これらアライメントマークを含む基板
表面に屈折率ｎの感光材料が塗布された上で波長λの照射光が露光用光源から照射される
。この場合には、第一段目の彫りこみの底面６１から第二段目の彫りこみ６２の底面まで
の距離ｄは、λ／２ｎ以上に設定しているので、第一段目の彫りこみの底面６１からの反
射光と第二段目の彫りこみ６２の底面からの反射光との感光材料内での光路差が、照射光
の１波長以上になる。従って、ベースとなる半導体基板２が透明な場合においても、この
光路差により反射光の強度の高まった距離で十分な安定した反射光を検出することができ
、良好な位置情報の検出を行なうことができる。
工程中においてフォトエッチング等を行なう際は、これらアライメントマークを含む基板
表面に屈折率ｎの感光材料が塗布された上で波長λの照射光が露光用光源から照射される
。この場合には、第一段目の彫りこみの底面６１から第二段目の彫りこみ６２の底面まで
の距離ｄは、λ／２ｎ以上に設定しているので、第一段目の彫りこみの底面６１からの反
射光と第二段目の彫りこみ６２の底面からの反射光との感光材料内での光路差が、照射光
の１波長以上になる。従って、ベースとなる半導体基板２が透明な場合においても、この
光路差により反射光の強度の高まった距離で十分な安定した反射光を検出することができ
、良好な位置情報の検出を行なうことができる。
次に、本発明に係るアライメントマーク付き半導体基板１のアライメントマークの製造
方法について、図２乃至図４を参照して説明する。このアライメントマークは、図２の断
面図に例示したように、ベースとなる半導体基板２を彫りこんで二段の階段状に形成した
５個の彫りこみ６が所定の間隔で配列されている。以下の説明では、これら彫りこみ６の
ひとつを取りあげ、その製造方法について説明する。
方法について、図２乃至図４を参照して説明する。このアライメントマークは、図２の断
面図に例示したように、ベースとなる半導体基板２を彫りこんで二段の階段状に形成した
５個の彫りこみ６が所定の間隔で配列されている。以下の説明では、これら彫りこみ６の
ひとつを取りあげ、その製造方法について説明する。
図３及び図４は、この彫りこみ６の製造方法の一実施例を工程順に示す断面図である。
まず、図３（ａ）に示すように、ベースとなる半導体基板２上に第１のフォトレジストを
塗布し、第１のフォトレジスト層７を形成する。さらにその上層に、第１のフォトレジス
トよりはく離剤に対する溶解速度の遅い第２のフォトレジストを塗布し、第２のフォトレ
ジスト層８を形成する。
まず、図３（ａ）に示すように、ベースとなる半導体基板２上に第１のフォトレジストを
塗布し、第１のフォトレジスト層７を形成する。さらにその上層に、第１のフォトレジス
トよりはく離剤に対する溶解速度の遅い第２のフォトレジストを塗布し、第２のフォトレ
ジスト層８を形成する。
次に、これら第１のフォトレジスト層７及び第２のフォトレジスト層８を形成した半導
体基板の上面に、アライメントマークのマスクパターンを露光後、これを現像処理する。
そして、図３（ｂ）に示すように、アライメントマーク形成部位９以外にレジスト膜１０
を形成する。
体基板の上面に、アライメントマークのマスクパターンを露光後、これを現像処理する。
そして、図３（ｂ）に示すように、アライメントマーク形成部位９以外にレジスト膜１０
を形成する。
次に、アライメントマークの形成部位９の２層のフォトレジスト層７及び８を、はく離
剤により除去する。このときに除去を開始した直後は、図３（ｃ）に示すように、第１の
フォトレジスト層７及び第２のフォトレジスト層８は、どちらも同じようにはく離される
。ここで、さらにはく離を継続すると、時間経過とともに、２層のフォトレジストの剥離
剤に対する溶解速度の差によって第１のフォトレジスト層７のはく離が進行し、図３（ｄ
）に示すように、第１のフォトレジスト層７の開口が第２のフォトレジスト層８の開口よ
りも大きな形状の開口部１１が形成される。
剤により除去する。このときに除去を開始した直後は、図３（ｃ）に示すように、第１の
フォトレジスト層７及び第２のフォトレジスト層８は、どちらも同じようにはく離される
。ここで、さらにはく離を継続すると、時間経過とともに、２層のフォトレジストの剥離
剤に対する溶解速度の差によって第１のフォトレジスト層７のはく離が進行し、図３（ｄ
）に示すように、第１のフォトレジスト層７の開口が第２のフォトレジスト層８の開口よ
りも大きな形状の開口部１１が形成される。
これに続けて、ＥＣＲエッチングにより開口部１１からベースとなる半導体基板２をエ
ッチングし、図４（ａ）に示すように彫りこみ１２を形成する。ここで形成された彫りこ
み１２は第一段目の彫りこみとなり、その底面６１までの深さは、例えば１μｍ程度とし
ている。
ッチングし、図４（ａ）に示すように彫りこみ１２を形成する。ここで形成された彫りこ
み１２は第一段目の彫りこみとなり、その底面６１までの深さは、例えば１μｍ程度とし
ている。
また、このＥＣＲエッチング時の加熱によって、開口部１１にオーバーハングしていた
第２のフォトレジスト層８によるレジスト膜をＥＣＲエッチングの進行とともに次第に垂
下させ、図４（ｂ）に示すように、彫りこみ１２の周縁を覆うように変形させて、ＥＣＲ
エッチングの対象となる開口部を狭める。
第２のフォトレジスト層８によるレジスト膜をＥＣＲエッチングの進行とともに次第に垂
下させ、図４（ｂ）に示すように、彫りこみ１２の周縁を覆うように変形させて、ＥＣＲ
エッチングの対象となる開口部を狭める。
そして、この狭められた開口部１３に対して、あらかじめ設定した所定の深さに達する
までＥＣＲエッチングを継続し、図４（ｃ）に示すように、第二段目の彫りこみ６２を形
成する。このときの第二段目の彫りこみ６２の底面までの深さｄは、例えばこのアライメ
ントマーク付き半導体基板１上に半導体素子を形成する工程中において、その表面に塗布
される感光材料の屈折率をｎ、照射する露光用光源の波長をλとしたときに、λ／２ｎ以
上の値としている。
までＥＣＲエッチングを継続し、図４（ｃ）に示すように、第二段目の彫りこみ６２を形
成する。このときの第二段目の彫りこみ６２の底面までの深さｄは、例えばこのアライメ
ントマーク付き半導体基板１上に半導体素子を形成する工程中において、その表面に塗布
される感光材料の屈折率をｎ、照射する露光用光源の波長をλとしたときに、λ／２ｎ以
上の値としている。
この後、図４（ｄ）に示すように、すべてのレジスト膜を有機溶剤等によりはく離して
、所望の彫りこみ６を得る。
、所望の彫りこみ６を得る。
以上説明したように、本実施例に示したアライメントマーク付き半導体基板１において
は、彫りこみ形のアライメントマーク４及び５を構成するそれぞれの彫りこみ６は、第一
段目の彫りこみの底面６１にさらに第二段目の彫りこみ６２を設けた、二段の階段状に形
成されている。これにより、アライメント光源等を照射したときに散乱による反射を発生
しやすく、十分な安定した反射光を得ることができるので、透明な基板に対しても良好な
位置情報の検出を実現することができる。
は、彫りこみ形のアライメントマーク４及び５を構成するそれぞれの彫りこみ６は、第一
段目の彫りこみの底面６１にさらに第二段目の彫りこみ６２を設けた、二段の階段状に形
成されている。これにより、アライメント光源等を照射したときに散乱による反射を発生
しやすく、十分な安定した反射光を得ることができるので、透明な基板に対しても良好な
位置情報の検出を実現することができる。
また、第二段目の彫りこみ６２の深さｄは、このアライメントマーク付き半導体基板１
上に半導体素子等を形成する工程中においてフォトエッチング等を行なう際に使用される
露光用光源及び感光材料の特性値に基づいて、あらかじめλ／２ｎ以上としている。これ
により、露光用光源に対する第一段目の彫りこみの底面からの反射光と第二段目の彫りこ
みの底面からの反射光との光路差を、露光用光源の１波長以上とし、強度の高まった距離
において十分な安定した反射光を得ることができるので、透明な半導体基板に対しても良
好な位置情報の検出を実現することができる。
上に半導体素子等を形成する工程中においてフォトエッチング等を行なう際に使用される
露光用光源及び感光材料の特性値に基づいて、あらかじめλ／２ｎ以上としている。これ
により、露光用光源に対する第一段目の彫りこみの底面からの反射光と第二段目の彫りこ
みの底面からの反射光との光路差を、露光用光源の１波長以上とし、強度の高まった距離
において十分な安定した反射光を得ることができるので、透明な半導体基板に対しても良
好な位置情報の検出を実現することができる。
１ アライメントマーク付き半導体基板
２ ベースとなる半導体基板
３ 素子形成領域
４、５ アライメントマーク
６、１２、６２ 彫りこみ
７ 第１のフォトレジスト層
８ 第２のフォトレジスト層
９ アライメントマークの形成部位
１０ レジスト膜
１１、１３ 開口部
６１ 第一段目の彫りこみの底面
２ ベースとなる半導体基板
３ 素子形成領域
４、５ アライメントマーク
６、１２、６２ 彫りこみ
７ 第１のフォトレジスト層
８ 第２のフォトレジスト層
９ アライメントマークの形成部位
１０ レジスト膜
１１、１３ 開口部
６１ 第一段目の彫りこみの底面
Claims (4)
- 表面の所定の位置に彫りこみ形のアライメントマークを有するアライメントマーク付き
半導体基板であって、
前記アライメントマークは、凹状に彫りこまれた第一段目の彫りこみの底面にさらに第二
段目の凹状の彫りこみを設けたことを特徴とするアライメントマーク付き半導体基板。 - 前記アライメントマークの第一段目の彫りこみの底面から第二段目の彫りこみの底面ま
での距離は、前記アライメントマークを有する前記アライメントマーク付き半導体基板の
表面に屈折率ｎの感光材料を塗布し波長λの露光用光源を照射して露光するにあたって、
あらかじめλ／２ｎ以上としたことを特徴とする請求項１に記載のアライメントマーク付
き半導体基板。 - 表面に彫りこみ形のアライメントマークを有するアライメントマーク付き半導体基板の
アライメントマークの製造方法であって、
半導体基板上に第１のフォトレジストを塗布して第１のフォトレジスト層を形成し、
この第１のフォトレジストよりはく離剤に対する溶解速度の遅い第２のフォトレジストを
前記第１のフォトレジスト層の上に塗布して第２のフォトレジスト層を形成し、
これら第１及び第２のフォトレジスト層を形成した半導体基板に前記アライメントマーク
のマスクパターンを露光し、
前記マスクパターンを現像処理して前記アライメントマーク形成部位以外にレジスト膜を
形成し、
前記アライメントマーク形成部位の前記第１及び第２のフォトレジスト層を前記はく離剤
により除去し、前記第１のフォトレジスト層の開口が前記第２のフォトレジスト層の開口
よりも大きい形状の開口部を形成し、
ＥＣＲエッチングにより前記開口部から前記半導体基板をエッチングして第１の凹状の彫
りこみを形成するとともに、このエッチングの進行とともに前記凹状の彫りこみの周縁を
覆うように前記開口部周縁の前記第２のフォトレジスト層のレジスト膜を変形させること
によって前記開口部の開口を狭め、
この狭められた開口部に対しさらに所定の深さまでＥＣＲエッチングを継続して第２の凹
状の彫りこみを形成し、
前記ＥＣＲエッチング終了後に前記レジスト膜をはく離する
ことを特徴とするアライメントマークの製造方法。 - 前記狭められた開口部に対するＥＣＲエッチングの深さは、前記アライメントマークを
有するアライメントマーク付き半導体基板の表面に屈折率ｎの感光材料を塗布し波長λの
露光用光源を照射して露光するにあたって、あらかじめλ／２ｎ以上としたことを特徴と
する請求項３に記載のアライメントマークの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317619A JP4761934B2 (ja) | 2005-10-31 | 2005-10-31 | アライメントマーク付き半導体基板及びアライメントマークの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317619A JP4761934B2 (ja) | 2005-10-31 | 2005-10-31 | アライメントマーク付き半導体基板及びアライメントマークの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007123781A true JP2007123781A (ja) | 2007-05-17 |
| JP4761934B2 JP4761934B2 (ja) | 2011-08-31 |
Family
ID=38147252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005317619A Expired - Fee Related JP4761934B2 (ja) | 2005-10-31 | 2005-10-31 | アライメントマーク付き半導体基板及びアライメントマークの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4761934B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273727A (ja) * | 2006-03-31 | 2007-10-18 | Mitsubishi Electric Corp | アライメントマーク及びその形成方法、半導体装置及びその製造方法 |
| US20120012857A1 (en) * | 2010-07-13 | 2012-01-19 | Kabushiki Kaisha Toshiba | Wide-gap semiconductor substrate and method to fabricate wide-gap semiconductor device using the same |
| JP2017168599A (ja) * | 2016-03-15 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
| US9831186B2 (en) | 2014-07-25 | 2017-11-28 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices using alignment marks to align layers |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS602948A (ja) * | 1983-06-20 | 1985-01-09 | Oki Electric Ind Co Ltd | エツチング方法 |
| JPS62128118A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体装置 |
| JPS63240068A (ja) * | 1987-03-27 | 1988-10-05 | Nec Corp | 半導体装置の製造方法 |
| JPH01169963A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH02276231A (ja) * | 1989-04-18 | 1990-11-13 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH04171711A (ja) * | 1990-11-02 | 1992-06-18 | Mitsubishi Electric Corp | レジスト形成方法 |
| JPH10144582A (ja) * | 1996-11-07 | 1998-05-29 | Denso Corp | 半導体装置の製造方法 |
-
2005
- 2005-10-31 JP JP2005317619A patent/JP4761934B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS602948A (ja) * | 1983-06-20 | 1985-01-09 | Oki Electric Ind Co Ltd | エツチング方法 |
| JPS62128118A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体装置 |
| JPS63240068A (ja) * | 1987-03-27 | 1988-10-05 | Nec Corp | 半導体装置の製造方法 |
| JPH01169963A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH02276231A (ja) * | 1989-04-18 | 1990-11-13 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH04171711A (ja) * | 1990-11-02 | 1992-06-18 | Mitsubishi Electric Corp | レジスト形成方法 |
| JPH10144582A (ja) * | 1996-11-07 | 1998-05-29 | Denso Corp | 半導体装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273727A (ja) * | 2006-03-31 | 2007-10-18 | Mitsubishi Electric Corp | アライメントマーク及びその形成方法、半導体装置及びその製造方法 |
| JP4531713B2 (ja) * | 2006-03-31 | 2010-08-25 | 三菱電機株式会社 | アライメントマーク及びその形成方法、半導体装置及びその製造方法 |
| US20120012857A1 (en) * | 2010-07-13 | 2012-01-19 | Kabushiki Kaisha Toshiba | Wide-gap semiconductor substrate and method to fabricate wide-gap semiconductor device using the same |
| JP2012023144A (ja) * | 2010-07-13 | 2012-02-02 | Toshiba Corp | ワイドギャップ半導体基板およびワイドギャップ半導体装置の製造方法 |
| US8841681B2 (en) | 2010-07-13 | 2014-09-23 | Kabushiki Kaisha Toshiba | Wide-gap semiconductor substrate and method to fabricate wide-gap semiconductor device using the same |
| US9831186B2 (en) | 2014-07-25 | 2017-11-28 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices using alignment marks to align layers |
| JP2017168599A (ja) * | 2016-03-15 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4761934B2 (ja) | 2011-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102336560B1 (ko) | 템플릿 및 템플릿 블랭크, 그리고 임프린트용 템플릿 기판의 제조 방법, 임프린트용 템플릿의 제조 방법 및 템플릿 | |
| US7922960B2 (en) | Fine resist pattern forming method and nanoimprint mold structure | |
| TWI625602B (zh) | 使用極紫外光微影技術之基板圖案化方法 | |
| US20100086877A1 (en) | Pattern forming method and pattern form | |
| JP4761934B2 (ja) | アライメントマーク付き半導体基板及びアライメントマークの製造方法 | |
| JPH1124234A (ja) | 位相シフトマスクの製造方法 | |
| JPH0450730B2 (ja) | ||
| JP2002318449A (ja) | 位相シフト・マスク | |
| TWI689987B (zh) | 使用光遮罩基板形貌的ｅｕｖ圖案化 | |
| KR20090099871A (ko) | 반도체 소자의 정렬키 및 그 형성 방법 | |
| US6228661B1 (en) | Method to determine the dark-to-clear exposure dose for the swing curve | |
| KR20090068003A (ko) | 포토마스크의 제조 방법 | |
| JPH0544169B2 (ja) | ||
| US20080160429A1 (en) | Method for manufacturing a photomask | |
| JP2004200577A (ja) | 微細構造体の形成方法 | |
| US7387871B2 (en) | Mask complementary multiple exposure technique | |
| JP2014232809A (ja) | ウェーハ欠陥補正方法、及び半導体製造装置 | |
| JP2017162926A (ja) | パターン形成方法 | |
| KR100985307B1 (ko) | 포토 마스크 및 이를 이용한 반도체 소자의 오버레이버니어 형성 방법 | |
| TW552470B (en) | Method for repairing mask by using multiple phase steps | |
| KR20120126716A (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP2007207780A (ja) | パターン形成方法 | |
| KR100230377B1 (ko) | 요철부가 있는 정렬키를 갖는 포토마스크 | |
| JP2012148447A (ja) | 基板作製方法 | |
| JP2010190935A (ja) | フォトマスク基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |