JP2014232809A - ウェーハ欠陥補正方法、及び半導体製造装置 - Google Patents

Abstract

【課題】 半導体リソグラフィプロセスで生じるレジストパターンの欠陥を通常のプロセスフローの中で簡便に修正する。【解決手段】 ウェーハ欠陥補正方法は、設計データに基づいてウェーハ上に形成されたレジストパターンの欠陥を検出し、前記検出結果に基づいて、前記欠陥が検出された箇所を含む一定の領域をデータ抽出領域として決定し、前記データ抽出領域に対応する領域の前記設計データを露光用の補正データとして取得し、前記欠陥検出後に、前記ウェーハの全面に第２レジストを塗布し、前記補正データを用いて前記第２レジストを露光、現像することによって前記レジストパターンを補正する。【選択図】図３

Description

本発明は、半導体リソグラフィ工程におけるウェーハ欠陥補正方法と、半導体製造装置に関する。

半導体製造プロセスでは、一般にリソグラフィ技術を用いてウェーハ上に回路パターンを形成している。半導体デバイスの微細化の要請によりパターンの微細化が進み、レジストパターンの欠陥を減らすことは、どのようなリソグラフィ手法においても重要な課題となっている。

リソグラフィ手法のうち、ナノインプリントリソグラフィ（ＮＩＬ）と呼ばれるリソグラフィでは、モールドと呼ばれる原版を直接レジストに接触させるため、レジストパターン中の欠陥数を減らすことが困難である。

図１に、典型的なナノインプリントのレジストパターン形成方法を示す。図１（Ａ）のように、基板１０１上に光硬化性のレジスト１０２を塗布し、図１（Ｂ）で表面にパターンが形成されたモールド１０３をレジスト１０２に押し付ける。図１（Ｃ）で、モールド１０３を介して紫外光をレジスト１０２に照射する。図１（Ｄ）で、レジスト１０２の硬化後にモールド１０３を引き離す。その結果、図１（Ｅ）のように、基板１０１上にレジストパターン１０５が形成される。

ナノインプリントではなく、遮光パターンが形成されたフォトマスクを用いる投影露光方法では、マスク上の複数のチップ領域のうち欠陥のあるチップ領域をマスキングブレードで覆った状態で通常より少ない光量で多重露光することによって、欠陥がウェーハ上に転写されないようにする方法が提案されている（たとえば、特許文献１参照）。この文献では、多重露光の後にウェーハ上でショート不良に至らない程度のパターン変形をＦＩＢ（Focused Ion Beam）等のエネルギービームで修正する。

特開２００２−１８４６６９号公報

モールド１０３を用いたナノインプリントリソグラフィでは、モールド１０３の表面に形成されたパターンが直接レジストに押し付けられ、転写される。この場合、次のような問題が生じる。一つの問題は、図２（Ａ）に示すようにモールド１０３のパターンの隙間Ａにレジスト１０２が入らないという問題である。また、図２（Ｂ）に示すように、モールド１０３を引き離す際に、硬化したレジスト１０５のパターンの一部Ｂが欠けることがある。いずれの場合も、基板１０１上の最終的なレジストパターン１０５に欠損Ｃが生じる。

また、ＡｒＦリソグラフィ、ＫｒＦリソグラフィといった短波長のレーザ光によるフォトリソグラフィでも、微細化に起因して同様のパターン欠損が生じ得る。

そこで、半導体リソグラフィプロセスで生じるレジストパターンの欠陥を通常のプロセスフローの中で簡便に修正する手法を提供する。

ひとつの態様では、ウェーハ欠陥補正方法は、
設計データに基づいてウェーハ上に形成されたレジストパターンの欠陥を検出し、
前記検出結果に基づいて、前記欠陥が検出された箇所を含む一定の領域をデータ抽出領域として決定し、
前記データ抽出領域に対応する領域の前記設計データを露光用の補正データとして取得し、
前記欠陥検出後に、前記ウェーハの全面に第２レジストを塗布し、
前記補正データを用いて前記第２レジストを露光、現像することによって前記レジストパターンを補正する
ことを特徴とする。

半導体リソグラフィで生じるレジストパターンの欠陥を通常のプロセスフローの中で簡便に修正することができる。

ナノインプリントリソグラフィの原理を示す図である。 ナノインプリントリソグラフィで生じるパターン欠陥を示す図である。 実施形態のウェーハ欠陥補正方法のフローチャートである。 第１実施形態のウェーハ欠陥補正方法を示す図である。 第１実施形態の欠陥補正方法を示す図であり、図４（Ｄ）に引き続く工程を示す図である。 第１実施形態の欠陥修正方法を示す図であり、図５（Ｄ）に引き続く工程を示す図である。 第１実施形態の欠陥修正方法を示す図であり、図６（Ｃ）に続く工程を示す図である。 第２実施形態の欠陥修正方法を示す図である。 第２実施形態の欠陥修正方法を示す図であり、図８（Ｅ）に引き続く工程を示す図である。 第２実施形態の欠陥修正方法を示す図であり、図９（Ｃ）に引き続く工程を示す図である。 実施形態で用いられる半導体製造装置の概略構成図である。

実施形態では、フォトレジストのパターニングで生じたレジスト欠陥を、通常の欠陥検査で欠陥検出を行った後、検出された欠陥箇所およびその周辺領域の設計データを第２レジスト露光用のデータとして用いる。第２レジスト露光では、レジストパターンの欠陥検査後にウェーハ全面に第２レジスト（たとえばＥＢレジスト）を塗布し、第２レジストを露光ビームで直接描画をしてレジストパターンの欠陥を修正する。第２レジストの露光は、電子線（ＥＢ）露光、紫外線ＬＤ露光、ＦＩＢ露光など、直接描画に適した任意の光線を用いることができる。

図３は、実施形態のウェーハ欠陥補正方法がフローチャートである。まず、ウェーハ上に塗布された第１レジストのパターニングを行う（Ｓ１０１）。第１レジストのパターニングは、モールドを用いたナノインプリントリソグラフィにより行ってもよいし、透過型もしくは反射型等のフォトマスク（レチクル）を介した露光および現像により行ってもよい。

ウェーハ上に形成された第１レジストのパターンを欠陥検査して、欠陥箇所を検出する（Ｓ１０３）。欠陥検査は任意の手法で行う。たとえば、第１レジストのパターンが形成されたウェーハ上に特定の光を照射し、回折光の強度変化に基づいて欠陥を検出する光学式の検査方法を用いる。あるいは、電子線を用いた走査型電子顕微鏡（ＳＥＭ）方式の検査や、参照光との干渉によるホログラム像に基づく検出など、任意の手法を用いることができる。

次に、欠陥が検出された箇所から、ウェーハ上の補正領域に対応するデータ抽出領域を決定する（Ｓ１０５）。欠陥の検出箇所を含む一定領域を補正用のデータ抽出領域とすることで、後述するように、欠陥箇所の正確な座標値や大きさ、範囲等を取得しなくてもレジストパターンの欠陥を補正することができる。したがって、高価だがスループットの低い高性能の欠陥検出装置を用いる必要はない。

次に、決定されたデータ抽出領域に対応する設計データを取得する。抽出した設計データを欠陥補正用の露光データ（たとえばＥＢ露光データ）として用いる（Ｓ１０７）。

次に、ウェーハ上に第２レジスト、たとえば、ＥＢ露光用レジストを塗布し、ＥＢ露光データを用いて描画する（Ｓ１０９）。これにより、最初のパターニングにおける欠陥を、同じ露光プロセス内で簡便に修正することができる。

欠陥が検出された箇所の周辺領域全体をＥＢ描画するので、欠陥箇所だけを修正する場合と比較して、装置の精度誤差に起因する修正パターンのずれなどの問題を回避することができる。また、欠陥の位置と形状を正確に捉える必要がないので、スループットの低い高価な欠陥検査装置を用いる必要がない。通常の光学方式の欠陥検査装置を用いて欠陥検出できるため、スループットの点でも有利である。

以下で、具体的な実施形態を説明する。

＜第１実施形態＞
図４〜図７は、第１実施形態のウェーハ欠陥補正方法を示す図である。第１実施形態では、ウェーハ欠陥補正方法をナノインプリントリソグラフィ（ＮＩＬ）により生じたレジストパターンの欠陥修正に適用する。

図４（Ａ）に示すように、形成すべき回路パターンの設計データ３１を取得する。この設計データ３１は、モールド作製に用いられるとともに、矢印(1)で示すように、図５（Ｄ）の補正用の露光データの生成にも用いられる。

図４（Ｂ）で、ＮＩＬ用のモールド１０を作製する。モールド１０には、設計された回路パターンに対応する転写用パターン１１が形成されている。モールド１０は、たとえば石英基板（Ｓｉ基板）上にＳＯＧ（Spin On Glass）を塗布して焼成し、設計データ３１に基づいてＳＯＧを電子線で露光、現像して、そのまま原版金型として用いる。あるいは、石英基板上に塗布したレジストを描画してレジストパターンを形成し、パターン形成されたレジストをマスクとして石英基板をドライエッチングして原版金型としてもよい。

図４（Ｃ）で、ウェーハ２１上に加工対象となる下地層２２を形成し、下地層２２上にＮＩＬレジスト２３を塗布する。

図４（Ｄ）で、ＮＩＬレジスト２３上にモールド１０を押し付け、モールド１０の上方から紫外線を照射してＮＩＬレジスト２３を硬化させる。ＮＩＬレジスト２３に対するモールド１０の押し付けは、モールド１０をウェーハ２１に対して相対的に移動できればよいので、モールド１０を下降させる構成でもウェーハ２１を上昇させる構成でも、どちらでもよい。モールド１０に形成されたパターン自体が非常に微細であり、モールド１０のパターンの内部にＮＩＬレジスト２３が完全に侵入しないときがある。この場合、ＮＩＬレジスト２３にプリント欠陥Ａが発生する。

図５（Ａ）で、モールド１０を剥離してレジストパターン２５を得る。レジストパターン２５には、プリント欠陥Ａに起因するパターン欠陥２７が生じる。あるいは、モールド１０の剥離時に、図２（Ｂ）のような剥離欠陥が生じる可能性もある。いずれにしても、レジストパターン２５に欠陥が生じ得る。

図５（Ｂ）で、レジストパターン２５の形成後にウェーハ２１の欠陥検査を行う。欠陥検査により、パターン欠陥２７が存在する箇所を欠陥認識箇所４１として検出する。欠陥認識箇所４１の大きさや精度は、使用する欠陥検査装置によって異なる。光学式の検査装置では欠陥認識箇所４１の範囲は比較的大きくなり、電子線を使用する検査装置では欠陥そのものをある程度認識することが可能である。

図５（Ｃ）で、欠陥検査で検出された欠陥認識箇所４１を中心に、設計データを抽出するデータ抽出領域４２を決定する。データ抽出領域４２の大きさは、欠陥認識箇所４１の大きさ情報から決めてもよい。データ抽出領域４２の範囲は、ウェーハ欠陥検査装置のステージ位置と露光装置のステージ位置の誤差や、欠陥検査装置の精度等によるばらつきもあるが、通常は数十ｎｍスクエア〜数μｍスクエアの範囲である。この例では、データ抽出領域４２には、欠陥２７が検出されたレジストパターン２５ａと、レジストパターン２５ａに隣接する複数のレジストパターン２５ｂが含まれていてもよい。この際、ウェーハ欠陥検査装置の位置情報データを利用し、チップ内すなわち設計データ内での該当データ抽出領域４２の位置情報（コーナの座標等）を決定することで、設計データとデータ抽出領域４２は共通の座標系で取り扱うことができる。

図５（Ｄ）で、図５（Ｃ）で定めたデータ抽出領域４２に対応する範囲の設計データを抽出して、ＥＢ露光データ３５に変換する。ここで、ＥＢ露光データ３５の作成方法として、データ抽出領域４２と設計データ３１の間で論理処理（ＡＮＤ処理）を行い、両者にかかるデータ部分を抽出し、そのデータを所定の変換プログラムによりＥＢ露光データ３５に変換してもよい。設計データを抽出する際に、図５(Ｃ)で定めたデータ抽出領域４２を、その後のプロセスに適合するように微小な範囲で変更してもよい。たとえば、データ抽出領域４２の境界が既存のレジストパターン２５上に位置しないように、設計データの無い部分を境界とするように再定義する。これにより、余剰のＥＢ露光データの発生を防止して、より精度の高い補正パターンを得ることができる。

次に、図６（Ａ）で、レジストパターン２５が形成されたウェーハ２１の全面に、ネガタイプのＥＢレジスト２８を塗布する。

図６（Ｂ）で、ＥＢ露光データ３５を用いて、ＥＢレジスト２８上にＥＢ描画を行う。これにより、ＥＢレジスト２８上の必要な箇所３６だけがＥＢ露光される。ＥＢ露光される箇所３６は、データ抽出領域４２内に含まれるレジストパターン２５に対応する箇所である。第２レジストとしてのＥＢレジスト２８の塗布膜厚は、ＮＩＬによりあらかじめ形成されているレジストパターン２５の高さ、その後のエッチングによる膜厚の減少等を考慮して最適値を求める。一般的には、ＮＩＬで形成されたレジストパターン２５の高さの１〜２倍程度の塗布膜厚である。

図６（Ｃ）で、ＥＢレジスト２８を現像する。ナノインプリントリソグラフィでは、図４（Ｄ）のパターン転写時にＵＶキュア（熱サイクル方式で硬化する場合は熱架橋）を行っている。したがって、その後にＥＢレジスト２８の塗布やアルカリ現像を行っても、先に形成されたレジストパターン２５に影響しない。この現像工程で、パターン欠陥２７が検出されたレジストパターン２５ａの上に、ＥＢレジストパターン３９ａが形成され、隣接するレジストパターン２５ｂの上に、ＥＢレジストパターン３９ｂが形成される。パターン欠陥２７のない部分は二重にパターニングされることになるが、正常なレジストパターン２５ｂが存在する箇所ではＥＢレジスト２８の塗布膜厚も比較的薄くなっており、トータルのレジスト膜厚では、パターン欠陥２７がある箇所と無い箇所とで大きな差は生じない。

図７（Ａ）で、アッシングにより不要なＮＩＬレジスト２３を除去する。ナノインプリントリソグラフィでは、モールド１０の押し付けによってレジストパターン２５を形成するため、レジストパターン２５にとって本来は必要のない部分にもＮＩＬレジスト２３が残っている。そこで、不必要なＮＩＬレジスト２３を除去するためにアッシングを行う。アッシング後、レジストパターン２５と、抽出領域内４１のレジストパターン２５ａ、２５ｂ上に位置するＥＢレジスト３９ａ、３９ｂを合わせて、レジストマスク２６として用いる。

図７（Ｂ）で、レジストマスク２６を用いて、下地層２２のエッチングを行う。このエッチングにより、レジストマスク２６の厚さも若干低減する。第２レジスト２８を用いたことにより生じるレジストマスク２６の膜厚差は、下地層２２のエッチング工程に影響しない。なお、図７（Ａ）のアッシング工程と、図７（Ｂ）の下地層２２のエッチングは、エッチング装置の構成によっては、１つのステップで行うことも可能である。

最後に、図７（Ｃ）でレジストマスク２６を除去して、下地層２２のパターン２９が完成する。

＜第２実施形態＞
第１実施形態では、ウェーハ欠陥補正方法をＮＩＬに適用した。第２実施形態では、ウェーハ欠陥補正方法を、ＡｒＦリソグラフィやＫｒＦリソグラフィなどの短波長フォトリソグラフィにおける欠陥修正に適用する。ＡｒＦレジストやＫｒＦレジストのように、ＮＩＬレジストと同種のレジストを用いる場合は、ＵＶキュアや熱架橋で硬化させることによって、第１実施形態と同様の手法を用いることができる。

図８（Ａ）で、形成すべき回路パターンの設計データ３１を取得する。

図８（Ｂ）で、ＡｒＦリソグラフィにより、ウェーハ２１上の下地層２２上にレジストパターン５５を形成する。具体的には、下地層２２の全面にＡｒＦレジストを塗布し、ＡｒＦ光源からの光を、レチクル（不図示）を介してウェーハ２１上に照射し現像することで、レジストパターン５５を形成することができる。このとき、レチクル上のパターン自体に存在する欠陥や、露光時の微細なばらつき、変動により、レジストパターン５５にパターン欠陥５７が生じ得る。

図８（Ｃ）で、レジストパターン５５の形成後にウェーハ２１の欠陥検査を行う。欠陥検査により、パターン欠陥５７の存在する箇所が欠陥認識箇所５１として検出される。欠陥認識箇所５１の大きさや精度は、使用する欠陥検査装置によって異なる。光学式の検査装置では欠陥認識箇所５１の範囲は比較的大きくなり、電子線を使用する検査装置では欠陥そのものをある程度認識することが可能である。

図８（Ｄ）で、欠陥検査で検出された欠陥認識箇所５１を中心に、設計データを抽出するデータ抽出領域５２を決定する。データ抽出領域５２の大きさは、欠陥認識箇所５１の大きさ情報から決めてもよい。データ抽出領域５２の範囲は、ウェーハ欠陥検査装置のステージ位置と露光装置のステージ位置の誤差や、欠陥検査装置の精度等によってばらつくが、通常は数十ｎｍスクエア〜数μｍスクエアの範囲である。データ抽出領域５２には、欠陥５７が検出されたレジストパターン５５ａと、レジストパターン５５ａに隣接する複数のレジストパターン５５ｂが含まれていてもよい。

図８（Ｅ）で、図８（Ｄ）で定めたデータ抽出領域５２に対応する範囲の設計データを抽出し、ＥＢ露光データ３５に変換する。設計データを抽出する際に、図８(Ｄ)で定めたデータ抽出領域５２をその後のプロセスに適合するように微小な範囲で変更してもよい。
たとえば、データ抽出領域５２の境界がレジストパターン５５上に位置しないように、設計データが無い部分を境界とするように再定義する。これにより、余剰のＥＢ露光データの発生を防止して、より精度の良い補正パターンを得ることができる。

次に、図９（Ａ）で、レジストパターン５５をキュアする。レジストパターン５５のキュアは、ＵＶ光やＥＢの照射により行なってもよいし、熱キュアでもよい。また、両者を併用するキュアでもよい。後続のプロセスで用いるレジスト溶媒や現像液による変形、溶解を防止できる方法であれば、任意のキュア方法を用いることができる。

図９（Ｂ）で、レジストパターン５５が形成されたウェーハ２１の全面に、ネガタイプのＥＢレジスト２８を塗布する。

図９（Ｃ）で、ＥＢ露光データ３５を用いて、ＥＢレジスト２８上にＥＢ描画を行う。これにより、ＥＢレジスト２８上の必要な箇所３６がＥＢ露光される。ＥＢ露光される箇所３６は、抽出領域５２内に含まれるレジストパターン５５上に位置する。第２レジストとしてのＥＢレジスト２８の塗布膜厚は、ＡｒＦリソグラフィにより形成されたＡｒＦレジストパターン５５の高さ、その後のエッチングによる膜厚の減少等を考慮して最適値を求める。一般的には、ＡｒＦリソグラフィで形成されたＡｒＦレジストパターン５５の高さの１〜２倍程度の塗布膜厚である。

図１０（Ａ）で、ＥＢレジスト２８を現像する。現像により、ＥＢ露光された箇所３６だけにＥＢレジスト７９が残る。具体的には、パターン欠陥５７を有するレジストパターン５５ａ上に、ＥＢレジストパターン７９ａが形成され、抽出領域５２内の隣接レジストパターン５５ｂ上に、ＥＢレジストパターン７９ｂが形成される。パターン欠陥５７のない部分は二重にパターニングされることになるが、正常なレジストパターン５５ｂが存在する箇所ではＥＢレジスト２８の塗布膜厚も比較的薄くなっており、トータルのレジスト膜厚では、パターン欠陥５７がある箇所と無い箇所とで大きな差は生じない。レジストパターン５５と、ＥＢレジストパターン７９ａ、７９ｂを合わせてレジストマスク５６とする。

図１０（Ｂ）で、レジストマスク５６を用いて下地層２２のエッチングを行う。第２レジスト２８を用いたことにより生じるレジストマスク５６の膜厚差は、下地層２２のエッチング工程に影響しない。

最後に、図１０（Ｃ）でレジストマスク５６を除去して、下地層２２のパターン２９が完成する。

＜装置構成＞
図１１は、第１実施形態および第２実施形態の方法を実施する半導体製造装置６０の概略構成図である。半導体製造装置６０は、ウェーハ検査装置６１と、制御部６３と、露光装置６５を含む。ウェーハ検査装置６１は、レジストパターンが形成されたウェーハの欠陥検査を行い、検出結果を欠陥検査データ６２として出力する。ウェーハ検査装置６１は必ずしも半導体製造装置６０の構成要素でなくてもよい。外部の検査装置でウェーハ上のレジストパターンの欠陥を検出して欠陥検査データ６２を取得してもよい。ウェーハ上のレジストパターンは、ナノインプリントリソグラフィにより形成されたパターンであってもよいし、短波長レーザを用いたフォトリソグラフィにより形成されたパターンであってもよい。欠陥検査後のウェーハは露光装置６５に設置される。

制御部６３は、欠陥検査データ６２と設計データ３１を入力とする。制御部６３の補正領域抽出部６６は、欠陥検査データ６２から欠陥認識箇所を特定し、欠陥認識箇所を含む所定のデータ抽出領域を決定し、設計データ３１からデータ抽出領域に対応する領域の設計データを抽出する。ＥＢ露光データ生成部５７は、抽出した設計データをＥＢ露光データに変換して補正データ３５として出力する。

補正データ３５は、露光装置６５に供給される。露光装置６５はＥＢ露光部６５ａと、現像部６５ｂと塗布部６５ｃを含む。ウェーハ欠陥検査後のウェーハは、露光装置６５の塗布部６５ｃで、全面にＥＢレジストが塗布される。ＥＢレジストが塗布されたウェーハに対して、補正データ３５に基づくＥＢ露光が行われる。これにより、ＥＢレジスト上の一定領域内にだけ回路パターンが露光される。この露光により、先のウェーハ欠陥検査で検出されたパターンの欠陥が補正される。

半導体製造装置６０では、ウェーハ検査装置６１の精度に依存せずに、レジストパターンに生じた欠陥を補正することができる。なお、露光装置６５は必ずしもＥＢ露光装置である必要はなく、ＦＩＢ露光装置や、紫外線レーザ露光装置など、直接描画に適した任意の露光装置を用いることができる。

上述した方法および装置を用いることで、ウェーハ中の欠陥数を所望のレベル以下に低減することができる。従来は欠陥数が多くて研究、開発の用途にしか使えなかったリソグラフィ手法でも、半導体デバイスの量産に適用することが可能になる。

以下の説明に対し、以下の付記を提示する。
（付記１）
設計データに基づいてウェーハ上に形成されたレジストパターンの欠陥を検出し、
前記検出結果に基づいて、前記欠陥が検出された箇所を含む一定の領域をデータ抽出領域として決定し、
前記データ抽出領域に対応する領域の前記設計データを露光用の補正データとして取得し、
前記欠陥検出後に、前記ウェーハの全面に第２レジストを塗布し、
前記補正データを用いて前記第２レジストを露光、現像することによって前記レジストパターンを補正する
ことを特徴とするウェーハ欠陥補正方法。
（付記２）
前記データ抽出領域は、当該データ抽出領域の境界線が前記レジストパターンの存在しない箇所に位置するように抽出されることを特徴とする付記１に記載のウェーハ欠陥補正方法。
（付記３）
前記データ抽出領域は、前記欠陥が検出された第１パターン要素と、前記第１パターン要素に隣接する複数の第２パターン要素を含むことを特徴とする付記１に記載のウェーハ欠陥補正方法。
（付記４）
前記第２レジストの露光、現像により、前記第１パターン要素上と前記第２パターン要素上に前記第２レジストが積層されて、レジストマスクの一部となることを特徴とする付記３に記載のウェーハ欠陥補正方法。
（付記５）
前記レジストパターンは、ナノインプリントリソグラフィにより形成されていることを特徴とする付記１に記載のウェーハ欠陥補正方法。
（付記６）
前記レジストパターンは、ＡｒＦフォトリソグラフィまたはＫｒＦフォトリソグラフィにより形成されていることを特徴とする付記１に記載のウェーハ欠陥補正方法。
（付記７）
前記第２レジストは、ネガ型レジストであることを特徴とする付記１に記載のウェーハ欠陥方法。
（付記８）
設計データに基づいてウェーハ上に形成されたレジストパターンの欠陥検査結果を入力とし、前記欠陥検査結果に基づいて、パターン欠陥が検出された箇所を含む一定のデータ抽出領域を決定する補正領域抽出部と、
前記設計データから、前記データ抽出領域に対応する領域のデータを取得して露光用の補正データを生成する補正データ生成部と、
前記欠陥検査後の前記ウェーハ上に第２レジストを塗布する塗布装置と、
前記補正データに基づいて前記第２レジストを露光、現像する露光現像装置と、
を含む半導体製造装置。
（付記９）
前記補正領域抽出部は、前記データ抽出領域の境界線が前記レジストパターンの存在しない箇所に位置するように、前記データ抽出領域を決定することを特徴とする付記８に記載の半導体製造装置。
（付記１０）
前記補正領域抽出部は、前記検出された欠陥を含む第１パターン要素と、前記第１パターン要素に隣接する複数の第２パターン要素を含む領域を、前記データ抽出領域として決定することを特徴とする付記８に記載の半導体製造装置。
（付記１１）
前記露光装置は、前記第２レジストを露光、現像することにより、前記第１パターン要素上と前記第２パターン要素上に前記第２レジストが積層されたレジストマスクを形成することを特徴とする付記１０に記載の半導体製造装置。

１０ ＮＩＬ用のモールド
２１ ウェーハ
２２ 下地
２５、５５ レジストパターン
２８ 第２レジスト
２６、５６ レジストマスク
２７、５７ パターン欠陥
３１ 設計データ
３５ ＥＢ露光データ（補正データ）
４１、５１ 欠陥認識箇所
４２、５２ データ抽出領域
６０ 半導体製造装置
６１ ウェーハ検査装置
６３ 制御部
６５ 露光装置
６５ａ ＥＢ露光部
６５ｂ 現像部
６５ｃ 塗布部
６６ 補正領域抽出部
６７ ＥＢ露光データ（補正データ）生成部

Claims (8)

1. 設計データに基づいてウェーハ上に形成されたレジストパターンの欠陥を検出し、
   前記検出結果に基づいて、前記欠陥が検出された箇所を含む一定の領域をデータ抽出領域として決定し、
   前記データ抽出領域に対応する領域の前記設計データを露光用の補正データとして取得し、
   前記欠陥検出後に、前記ウェーハの全面に第２レジストを塗布し、
   前記補正データを用いて前記第２レジストを露光、現像することによって前記レジストパターンを補正する
   ことを特徴とするウェーハ欠陥補正方法。
2. 前記データ抽出領域は、当該データ抽出領域の境界線が前記レジストパターンの存在しない箇所に位置するように抽出されることを特徴とする請求項１に記載のウェーハ欠陥補正方法。
3. 前記データ抽出領域は、前記欠陥が検出された第１パターン要素と、前記第１パターン要素に隣接する複数の第２パターン要素を含むことを特徴とする請求項１に記載のウェーハ欠陥補正方法。
4. 前記第２レジストの露光、現像により、前記第１パターン要素上と前記第２パターン要素上に前記第２レジストが積層されて、レジストマスクの一部となることを特徴とする請求項３に記載のウェーハ欠陥補正方法。
5. 設計データに基づいてウェーハ上に形成されたレジストパターンの欠陥検査結果を入力とし、前記欠陥検査結果に基づいて、パターン欠陥が検出された箇所を含む一定のデータ抽出領域を決定する補正領域抽出部と、
   前記設計データから、前記データ抽出領域に対応する領域のデータを取得して露光用の補正データを生成する補正データ生成部と、
   前記欠陥検査後の前記ウェーハ上に第２レジストを塗布する塗布装置と、
   前記補正データに基づいて前記第２レジストを露光、現像する露光現像装置と、
   を含む半導体製造装置。
6. 前記補正領域抽出部は、前記データ抽出領域の境界線が前記レジストパターンの存在しない箇所に位置するように、前記データ抽出領域を決定することを特徴とする請求項５に記載の半導体製造装置。
7. 前記補正領域抽出部は、前記検出された欠陥を含む第１パターン要素と、前記第１パターン要素に隣接する複数の第２パターン要素を含む領域を、前記データ抽出領域として決定することを特徴とする請求項５に記載の半導体製造装置。
8. 前記露光装置は、前記第２レジストを露光、現像することにより、前記第１パターン要素上と前記第２パターン要素上に前記第２レジストが積層されたレジストマスクを形成することを特徴とする請求項７に記載の半導体製造装置。

Images