JP4674105B2 - 回路パターン転写装置及び方法 - Google Patents

回路パターン転写装置及び方法 Download PDF

Info

Publication number
JP4674105B2
JP4674105B2 JP2005088861A JP2005088861A JP4674105B2 JP 4674105 B2 JP4674105 B2 JP 4674105B2 JP 2005088861 A JP2005088861 A JP 2005088861A JP 2005088861 A JP2005088861 A JP 2005088861A JP 4674105 B2 JP4674105 B2 JP 4674105B2
Authority
JP
Japan
Prior art keywords
circuit pattern
substrate
transfer
resist film
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005088861A
Other languages
English (en)
Other versions
JP2006269936A (ja
Inventor
元一 大津
忠 川添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2005088861A priority Critical patent/JP4674105B2/ja
Publication of JP2006269936A publication Critical patent/JP2006269936A/ja
Application granted granted Critical
Publication of JP4674105B2 publication Critical patent/JP4674105B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、基板表面に塗布されたレジスト膜上に回路パターンを転写する回路パターン転写装置及び方法につき、特にナノメータサイズのパターニングを実現することに好適な回路パターン転写装置及び方法に関する。
近年において、集積回路(IC)の出現から、大規模集積回路(LSI)へと集積度の向上が進み、回路パターンにおける設計寸法につき更なる制約が課され、半導体製造プロセスにおける微細加工の研究が盛んに行われている。
光リソグラフィは、かかる微細加工の一手段であり、シリコン酸化膜等の基板表面にレジスト膜を形成し、集積回路パターンの描かれたマスクを介して露光することにより当該パターンを転写し、さらにこれを現像して得られたレジストパターンに基づき基板にエッチング等の加工を行う方法である(例えば、非特許文献1参照。)。
図5は、光リソグラフィの概略を説明するための図である。先ずステップS51において、被加工膜72を形成した基板71上にレジスト等の有機感光樹脂をスピンナーを用いて塗布し、均一なレジスト膜73を形成する。このレジスト膜73を加熱乾燥させた後に、ステップS52へ移行し、集積回路パターンが描かれたマスク74を基板71に重ね合わせる。
次にステップS53へ移行し、後述する露光装置を用いて、上記フォトマスク74に描かれた集積回路パターンを基板71上のレジスト膜73へ転写する。すなわち、集積回路パターンの描かれたマスクを介して露光することにより、レジスト膜73に対して光化学反応を起こさせる。
次に、ステップS54へ移行し、レジスト膜73を現像液を用いて現像することにより、レジストパターンを形成する。上記レジスト膜73が、アルカリ水溶液からなる現像液に対して感光部が可溶化するポジ型のレジスト膜である場合には、かかる感光部につき現像液を用いて取り除くことができる。
このようにして形成したレジストパターンを、次のステップS55において、いわゆるエッチングマスクとして被加工膜72をエッチングし、さらにステップS56においてレジスト膜73を剥離することにより、一連のリソグラフィ工程が終了することになる。
また図6は、集積回路パターンの転写に用いる露光装置の原理的な構成図である。
この露光装置8は、光を出射する光源81と、光源81から出射された光を集光する照明光学系82と、集積回路パターンが描かれたフォトマスク83と、フォトマスク83を透過した光を基板71に結像させる投影光学系84とを備えている。
フォトマスク83に描かれた集積回路パターンは、照明光学系82を介して照明され、その透過光のみが投影光学系84により結像される。その結果、基板71上に形成されているレジスト膜73は、かかる集積回路パターンの像に対応して感光することになる。
特開2004−235574号公報 N.Shiraishi,et al.:Proc. SPIE, Vol.1674,p.741(1992)
ところで、近年進んでいる光情報通信の大容量化に伴い、半導体デバイスの更なる高集積化、高密度化を図るべく、ナノメータサイズの集積回路パターンを形成する必要がある。通常、このような超微細なパターニングを実現するためには、上述した光源81の代替として真空紫外光源やX線光源を用いることにより、短波長の光をレジスト膜73上に照射する必要がある。
しかしながら、真空紫外光源やX線光源を用いる場合には、既存の光リソグラフィに用いる露光装置に新たな光源や光部品を付加する必要があるため、ユーザの労力の負担が増大し、またシステム全体のコストを抑えることができないという問題点があった。
このため、特に近年において、近接場光を利用したレジストパターンの形成方法が提案されている(例えば、特許文献1参照。)
この特許文献1における開示技術では、例えば図7に示すステップS61において、基板121上にレジスト膜122を塗布し、かかるレジスト膜122を構成する分子間の共鳴エネルギーに相当する光の波長よりも長いいわゆる非共鳴光をフォトマスク113に対して上から照射する。例えば幅10μmのCr薄膜が形成されたフォトマスク113に非共鳴光を照射すると、かかるCr薄膜のエッジ部分においてそれぞれ近接場光が発生することになる。その発生させた近接場光によりレジスト膜122を感光させることにより、回路パターンをレジスト膜122上に転写してステップS62に示すようなレジストパターンを形成する。
このようにして形成したレジストパターンを、次のステップS63において、いわゆるエッチングマスクとして基板121をエッチングし、さらにステップS64においてレジスト膜122を剥離すると、最終的に、幅約30〜50nm、深さ約50nm程度の溝125を基板121上に形成することが可能となる。即ち,発生させた近接場光に応じてナノメータサイズのレジストパターンを形成することができ、基板の超微細加工も可能となる。
しかしながら、かかる特許文献1における開示技術では、あくまでフォトマスク113を用いて回路パターンを転写する構成であるところ、上述したパターニング動作を繰返し実行するとフォトマスク113が劣化してしまう。また、この特許文献1における開示技術では、1枚のフォトマスク113から1枚の基板121のみに対して回路パターンを転写する構成であるところ、デバイスの大量生産時において対応が困難になるという問題点もあった。さらに、特許文献1の開示技術では、あくまでフォトマスク113における回路パターンのエッジ部において近接場光を発生させるものであるため、これにより形成されるレジストパターンもその回路パターンのエッジ部に沿って形成される。このため、回路パターン全体につきエッチングしたい場合であっても、そのエッジ部のみにしかエッチングされないため、所望のパターニングを実現することができないという問題点もあった。
そこで、本発明は、上述した問題点に鑑みて案出されたものであり、その目的とするところは、マスクパターンを不要とすることでその劣化に関する問題をクリアしつつ、大量生産時にも容易に対応することができ、さらには回路パターンを忠実に転写することが可能な回路パターン転写装置及び方法を提供することにある。
上述した課題を解決するために、本発明者は、転写元の基板における、凸部上面が平面状とされた凹凸で表現される回路パターンが予め形成されたパターニング面に転写先の基板表面に形成されたレジスト膜を互いに近接させつつ各基板を配置し、転写先の基板を透過可能であるとともに上記レジスト膜に感光しない波長の光を転写先の基板裏面から照射し、その照射されて転写先の基板を透過した光に基づき、転写元の基板のパターニング面に形成された回路パターンに応じた局所領域に近接場光を発生させ、その発生させた近接場光により当該パターニング面に近接されたレジスト膜を感光させる回路パターン転写装置及び方法を発明した。
即ち、本発明を適用した回路パターン転写装置は、転写元の基板に予め形成された回路パターンを転写先の基板表面に塗布されたレジスト膜上に転写する回路パターン転写装置において、上記転写元の基板における、凸部上面が平面状とされた凹凸で表現される上記回路パターンが予め形成されたパターニング面に、上記転写先の基板表面に形成されたレジスト膜を互いに近接させつつ、上記各基板を配置する基板配置手段と、上記基板配置手段により配置された上記転写先の基板裏面から、当該転写先の基板を透過可能であるとともに上記レジスト膜に感光しない波長の光を照射する光照射手段とを備え、上記光照射手段により照射されて上記転写先の基板を透過した光に基づき、上記転写元の基板の上記パターニング面に形成された上記回路パターンに応じた局所領域に近接場光を発生させ、その発生させた近接場光により当該パターニング面に近接された上記レジスト膜を感光させることを特徴とする。
また、本発明を適用した回路パターン転写方法は、転写元の基板に予め形成された回路パターンを転写先の基板表面に塗布されたレジスト膜上に転写する回路パターン転写方法において、上記転写元の基板における、凸部上面が平面状とされた凹凸で表現される上記回路パターンが予め形成されたパターニング面に、上記転写先の基板表面に形成されたレジスト膜を互いに近接させつつ、上記各基板を配置し、上記転写先の基板を透過可能であるとともに上記レジスト膜に感光しない波長の光を、上記転写先の基板裏面から照射し、上記照射されて上記転写先の基板を透過した光に基づき、上記転写元の基板の上記パターニング面に形成された上記回路パターンに応じた局所領域に近接場光を発生させ、その発生させた近接場光により当該パターニング面に近接された上記レジスト膜を感光させることを特徴とする。
本発明では、従来技術の如くフォトマスクを用いることなく、光リソグラフィを行うことが可能となることから、フォトマスクの劣化に関する問題を解消することが可能となる。また、本発明では、従来技術の如く回路パターンのエッジ部のみに近接場光を発生させるのではなく、あくまで回路パターン全体に亘って近接場光を発生させるものである。このため、回路パターンにつきエッジ部分に限定されるものではなく、全体に亘ってレジスト膜上に忠実に再現することが可能となり、所望のパターニングを実現することが可能となる。
特に、このパターニングに関しては、ナノオーダまで微細化させて実行することも可能となることから、転写先の基板における超微細加工も可能となる。また、レジスト膜は、光源から出射される光には感光することなく、この発生された近接場光のみに反応することになるため、転写されるパターンをより高精細に仕上げることが可能となる。
特に本発明では、既存の光リソグラフィに用いる露光装置を、光源の波長を変えることでそのまま適用することができるため、他光源と交換する必要もなく、ユーザの労力の負担を解消することができ、システム全体のコストを大幅に削減することができる。
以下、本発明を実施するための最良の形態として、ナノメータサイズのパターニングを実現する回路パターン転写装置につき、図面を参照しながら詳細に説明する。
図1は、回路パターン転写装置1の断面構成図を示している。この回路パターン転写装置1は、転写元の基板13に予め形成された回路パターン15を転写先の基板21表面に塗布されたレジスト膜22上に転写するものであって、光を出射するための光源11と、光源11から出射された光を集光する照明光学系12と、これら転写元の基板13並びに転写先の基板21をそれぞれ配置するための基板配置部17とを備えている。
光源11は、図示しない駆動電源による制御に基づき、例えばG線としての約435nmの波長の光を出射するパルス光源である。この光源11は、基板設置部17により設置された転写先の基板21における裏面21aから光を照射する。ちなみに、この光の波長は、転写先の基板21を透過可能であるとともにレジスト膜22に感光しない波長であれば、いかなるものであってもよい。仮に、上述の如く435nmの波長の光を出射する場合には、これに対する透過性を確保すべく、転写先基板21の材質につきサファイアを適用するようにしてもよい。また、1μm程度の波長の赤外光をこの光源11から出射する場合には、これに対する透過性を確保すべく、転写先基板21につきシリコン基板を適用するようにしてもよい。
照明光学系12は、偏光レンズを有し、光源11から出射された光の偏光方向を、集積回路パターンの座標や方向に基づき制御する。また、この照明光学系12は、焦束レンズを有し、基板21上に照射するビーム径やビーム形状を制御する。また照明光学系12は、光源11から出射される光の基板21に対する入射角度を制御する。
基板配置部17は、転写元の基板13における回路パターン15が予め形成されたパターニング面15aに、転写先の基板21の表面21bに形成されたレジスト膜22を互いに近接させつつ、各基板13,21を配置する。このパターニング面15aとレジスト膜22表面との間隔は、光源から出射された光の波長の数分の一程度としてもよい。この基板配置部17には、このパターニング面15aとレジスト膜22表面との間隔を高精度に調整するための高精度ステージの機能が付加されていてもよい。
レジスト膜22は、近接場光に感応して化学反応を起こす有機感光樹脂である。以下、この近接場光に関しては、エバネセント光をも含む趣旨である。このレジスト膜22として、光の照射された領域につき、重合,架橋して現像液に不溶になるネガ型、又は、光の照射された領域につき分解して現像液に対して可溶になるポジ型のいずれを適用してもよい。ちなみに、このレジスト膜22は、上述の如く、光源11からの光に対して感光しないことが条件となることから、例えば光源11から波長435nmのG線を出射する場合には、感光性の小さい水銀I線(365nm)用レジスト(TDMR−AR87)等を用いるようにしてもよい。
次に本発明を適用したレジストパターン形成方法を含む光リソグラフィ工程につき図2を用いて詳細に説明をする。
先ずステップS11において、予め前処理が施された基板21上にレジスト膜22を形成する。このレジスト膜22の形成には、例えばスピンナー法を採用してもよい。このスピンナー法では、レジストの粘度、固形分含有量及び溶剤の蒸発速度を参照しつつ、スピンナーの回転数を制御することにより、所望の膜厚を得ることができる。ちなみに、レジスト膜22の形成後、膜中に含まれている溶剤を除去すべくプリベークを行う。
次にステップS12に移行し、転写先の基板21に対する転写元の基板13の重ね合わせを実行する。このステップS12において、レジスト膜22が塗布された転写先の基板21と転写元の基板13とが近接するように基板配置部17を制御する。なお、このステップS12において、パターニング面15aとレジスト膜22表面との間隔につき、照射するの波長に基づき決定してもよい。
次にステップS13へ移行し、光源11から光を発生する。この光源から発生された光は、照明光学系12を介して転写先の基板21の裏面21aから入射される。そして、この転写先の基板21の裏面21aへ入射した光は基板21を透過し、レジスト膜22を介して転写元の基板13へ照射されることになる。ちなみに、この基板21を透過した光はレジスト膜22に感光することはない。その結果、かかる転写元の基板13に照射された光に基づき、その表面に形成された回路パターン15におけるパターニング面15aから近接場光が発生することになる。そして、この近接場光にレジスト膜22が感応する結果、当該回路パターン15に応じた局所領域において化学反応が進行することになる。
図3は、転写元の基板13における回路パターン15と、転写先の基板21に塗布されたレジスト膜22との界面を拡大した図である。この図3に示すように転写元の基板13表面には、回路パターン15に応じた凹凸が形成されている。このため、発生する近接場光は、その回路パターン15に応じた凹凸に応じて互いに異なる高さに発生することになる。例えば高さDにおいては、この回路パターン15が形成されている凸部分において発生した近接場光が滲出しているが、回路パターン15が形成されていない凹部分に関しては近接場光が滲出することはない。このような状態においてこの高さD付近に至るまでレジスト膜22表面を近接させると、この凸部分に発生された近接場光にのみによって感光することになる。その結果、この凹凸を形成している回路パターン15に応じた局所領域のみレジスト膜22上において感光させることが可能となる。ちなみに、この近接場光の発生領域や強度は、この回路パターン15を構成する材質の差異によって変化する。かかる現象に基づき、所望のパターニングを行う際において、予め回路パターン15を構成する材質を異ならせておくようにしてもよい。また、回路パターン15については、凹凸で形成される場合に限定されるものではなく、回路パターン15に応じて材質のみを異ならせ、表面は平滑な状態で仕上げるようにしてもよい。
次にステップS14へ移行し、レジスト膜22を現像液を用いて現像することにより、レジストパターンを形成する。レジスト膜22が、仮にポジ型である場合には、かかる近接場光に感応した領域につき現像液を用いて取り除くことができる。ちなみに、現像を終了させた後に、レジスト膜22と基板21との密着性を向上させるべく、ポストベークを行うようにしてもよい。ちなみに図4は、このステップS14において形成したレジストパターンを示している。この図4に示すように転写元の基板13表面に予め形成しておいたLSIの回路パターン15が、ナノメータサイズに至るまでレジスト膜上に忠実に再現されていることを確認することができる。
このようにして形成したレジストパターンを、次のステップS15において、いわゆるエッチングマスクとして基板21をエッチングし、さらにステップS16においてレジスト膜22を剥離することにより、一連の光リソグラフィ工程が終了することになる。
このように、本発明を適用した回路パターン転写装置1では、従来技術の如くフォトマスクを用いることなく、光リソグラフィを行うことが可能となることから、フォトマスクの劣化に関する問題を解消することが可能となる。また、この回路パターン転写装置1では、従来技術の如く回路パターンのエッジ部のみに近接場光を発生させるのではなく、あくまで回路パターン15に応じた凸部分全体に亘って近接場光を発生させるものである。このため、回路パターン15につきエッジ部分に限定されるものではなく、全体に亘ってレジスト膜22上に忠実に再現することが可能となり、所望のパターニングを実現することが可能となる。
特に、このパターニングに関しては、ナノオーダまで微細化させて実行することも可能となることから、転写先の基板21における超微細加工も可能となる。また、レジスト膜22は、光源11から出射される光には感光することなく、この発生された近接場光のみに反応することになるため、転写されるパターンをより高精細に仕上げることが可能となる。
特に本発明では、既存の光リソグラフィに用いる露光装置を、光源の波長を変えることでそのまま適用することができるため、他光源と交換する必要もなく、ユーザの労力の負担を解消することができ、システム全体のコストを大幅に削減することができる。
なお、上述した転写元の基板13において、上記パターニング面15aに金属製薄膜を積層させるようにしてもよい。これにより、このパターニング面15aに発生された近接場光によるレジスト膜22上への感光効率を向上させることが可能となる。
また、本発明では、この転写先の基板21に回路パターンを形成させた後、これを転写元の基板13とすることができ、次の基板21におけるパターン形成に利用することが可能となる。即ち、この転写元の基板13として、以前パターニングした転写先の基板21を使い回しすることにより、フォトマスクを利用する場合と比較して、デバイスの量産化に対して柔軟に対応することも可能となる。
本発明を適用した回路パターン転写装置における構成につき説明するための図である。 本発明を適用した回路パターン転写方法を示すフローチャートである。 転写元の基板における回路パターンと、転写先の基板に塗布されたレジスト膜との界面を拡大した図である。 ステップS14において形成したレジストパターンを示す図である。 光リソグラフィの概略を説明するための図である。 集積回路パターンの転写に用いる露光装置の原理的な構成図である。 従来における近接場光を利用したレジストパターンの形成方法を示すフローチャートである。
符号の説明
1 回路パターン転写装置
11 光源
12 照明光学系
13 転写元の基板
15 回路パターン
17 基板配置部
21 転写先の基板

Claims (4)

  1. 転写元の基板に予め形成された回路パターンを転写先の基板表面に塗布されたレジスト膜上に転写する回路パターン転写装置において、
    上記転写元の基板における、凸部上面が平面状とされた凹凸で表現される上記回路パターンが予め形成されたパターニング面に、上記転写先の基板表面に形成されたレジスト膜を互いに近接させつつ、上記各基板を配置する基板配置手段と、
    上記基板配置手段により配置された上記転写先の基板裏面から、当該転写先の基板を透過可能であるとともに上記レジスト膜に感光しない波長の光を照射する光照射手段とを備え、
    上記光照射手段により照射されて上記転写先の基板を透過した光に基づき、上記転写元の基板の上記パターニング面に形成された上記回路パターンに応じた局所領域に近接場光を発生させ、その発生させた近接場光により当該パターニング面に近接された上記レジスト膜を感光させること
    を特徴とする回路パターン転写装置。
  2. 上記基板配置手段は、上記パターニング面に積層された金属製薄膜で構成される回路パターンが予め形成された上記転写元の基板を配置すること
    を特徴とする請求項1記載の回路パターン転写装置。
  3. 転写元の基板に予め形成された回路パターンを転写先の基板表面に塗布されたレジスト膜上に転写する回路パターン転写方法において、
    上記転写元の基板における、凸部上面が平面状とされた凹凸で表現される上記回路パターンが予め形成されたパターニング面に、上記転写先の基板表面に形成されたレジスト膜を互いに近接させつつ、上記各基板を配置し、
    上記転写先の基板を透過可能であるとともに上記レジスト膜に感光しない波長の光を、上記転写先の基板裏面から照射し、
    上記照射されて上記転写先の基板を透過した光に基づき、上記転写元の基板の上記パターニング面に形成された上記回路パターンに応じた局所領域に近接場光を発生させ、その発生させた近接場光により当該パターニング面に近接された上記レジスト膜を感光させること
    を特徴とする回路パターン転写方法。
  4. 上記パターニング面に積層された金属製薄膜で構成される回路パターンが予め形成された上記転写元の基板を配置すること
    を特徴とする請求項3記載の回路パターン転写方法。
JP2005088861A 2005-03-25 2005-03-25 回路パターン転写装置及び方法 Expired - Fee Related JP4674105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005088861A JP4674105B2 (ja) 2005-03-25 2005-03-25 回路パターン転写装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005088861A JP4674105B2 (ja) 2005-03-25 2005-03-25 回路パターン転写装置及び方法

Publications (2)

Publication Number Publication Date
JP2006269936A JP2006269936A (ja) 2006-10-05
JP4674105B2 true JP4674105B2 (ja) 2011-04-20

Family

ID=37205537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005088861A Expired - Fee Related JP4674105B2 (ja) 2005-03-25 2005-03-25 回路パターン転写装置及び方法

Country Status (1)

Country Link
JP (1) JP4674105B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131024A (ja) * 2006-11-27 2008-06-05 Canon Inc 近接場露光によるレジストパターンの形成方法
JP5570688B2 (ja) * 2007-06-28 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 微細レジストパターン形成方法及びナノインプリントモールド構造
WO2009094009A1 (en) * 2008-01-22 2009-07-30 Rolith, Inc. Large area nanopatterning method and apparatus
US8518633B2 (en) 2008-01-22 2013-08-27 Rolith Inc. Large area nanopatterning method and apparatus
NL1036787A1 (nl) * 2008-05-14 2009-11-17 Asml Holding Nv Lithographic method.
WO2012027050A2 (en) 2010-08-23 2012-03-01 Rolith, Inc. Mask for near-field lithography and fabrication the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06137847A (ja) * 1992-10-23 1994-05-20 Senri Oyo Keisoku Kenkyusho:Kk 走査型光学顕微装置
JPH0820072A (ja) * 1994-07-06 1996-01-23 Nikon Corp 微小領域感光方法、それを用いた光造形方法および感光性物質加工装置
JPH11204405A (ja) * 1998-01-14 1999-07-30 Nikon Corp 露光体およびこの露光体を用いた露光装置
JPH11317346A (ja) * 1998-04-30 1999-11-16 Ebara Corp 微細パターンの形成のための装置及び方法
JP2003007599A (ja) * 2001-06-25 2003-01-10 Japan Science & Technology Corp 近接場光によるパターン形成方法およびその装置
JP2004235574A (ja) * 2003-01-31 2004-08-19 Japan Science & Technology Agency レジストパターン形成方法、デバイスの作製方法
JP2005260178A (ja) * 2004-03-15 2005-09-22 Sharp Corp パターン形成方法、近接場光発生素子および露光装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06137847A (ja) * 1992-10-23 1994-05-20 Senri Oyo Keisoku Kenkyusho:Kk 走査型光学顕微装置
JPH0820072A (ja) * 1994-07-06 1996-01-23 Nikon Corp 微小領域感光方法、それを用いた光造形方法および感光性物質加工装置
JPH11204405A (ja) * 1998-01-14 1999-07-30 Nikon Corp 露光体およびこの露光体を用いた露光装置
JPH11317346A (ja) * 1998-04-30 1999-11-16 Ebara Corp 微細パターンの形成のための装置及び方法
JP2003007599A (ja) * 2001-06-25 2003-01-10 Japan Science & Technology Corp 近接場光によるパターン形成方法およびその装置
JP2004235574A (ja) * 2003-01-31 2004-08-19 Japan Science & Technology Agency レジストパターン形成方法、デバイスの作製方法
JP2005260178A (ja) * 2004-03-15 2005-09-22 Sharp Corp パターン形成方法、近接場光発生素子および露光装置

Also Published As

Publication number Publication date
JP2006269936A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
US7922960B2 (en) Fine resist pattern forming method and nanoimprint mold structure
US8283111B2 (en) Method for creating gray-scale features for dual tone development processes
TWI261732B (en) Composite optical lithography method for patterning lines of significantly different widths
US8912103B2 (en) Method of fabricating and correcting nanoimprint lithography templates
JP2011199321A (ja) リソグラフ方法
JP4674105B2 (ja) 回路パターン転写装置及び方法
JP4717623B2 (ja) パターン形成体の製造方法
JP4939994B2 (ja) パターン形成方法及び半導体装置の製造方法
JP3903149B2 (ja) レジストパターン形成方法、デバイスの作製方法
US20060134559A1 (en) Method for forming patterns on a semiconductor device
US8257911B2 (en) Method of process optimization for dual tone development
US7695872B2 (en) Continuous sloped phase edge architecture fabrication technique using electron or optical beam blur for single phase shift mask ret
JP2007095859A (ja) リソグラフィ方法
KR20060083507A (ko) 반도체기판의 패턴 형성방법 및 이를 이용한 반도체기판의패턴 형성장치
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
JP3977093B2 (ja) マスク多重露光による近接場光露光方法
TWI771111B (zh) 用於半導體微影製程的光罩、製造光罩的方法、以及半導體微影方法
TWI741348B (zh) 光罩、產生光罩之方法及產生積體電路之方法
KR100515368B1 (ko) 쉬프트 패터닝에 의하여 반도체 소자의 미세패턴을형성하는 노광장치 및 그 방법
JP2008131024A (ja) 近接場露光によるレジストパターンの形成方法
KR100658886B1 (ko) 광 경로 변경부가 구비된 광학 마스크 및 이를 이용한사진 식각 공정
JP2014232809A (ja) ウェーハ欠陥補正方法、及び半導体製造装置
KR100712982B1 (ko) 반도체 소자의 노광 장치
KR101052923B1 (ko) 더블 패터닝을 위한 포토마스크 및 이를 이용한 노광방법과그 제조방법
KR100943132B1 (ko) 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees