JP2009212471A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】縮小投影露光装置とナノインプリント装置の混合使用によりホトリソグラフィ工程の設備投資を抑制し、半導体装置の原価の低減を図ることが課題である。
【解決手段】第１パターンの形成にナノインプリント装置を使用し、後続の工程は縮小投影露光装置を使用してパターンを形成する。この方法をとることによりショット間ディストーションの低減が図れる。また最終保護膜開口やバンプ電極用マスク形成にもナノインプリント装置を使用し縮小投影露光装置の使用台数を減らし半導体装置の原価低減を図る。
【選択図】図５

Description

本発明は、半導体装置の製造方法に関し、特に、微細パターンの形成技術に関するものである。

高密度メモリー、高機能、高密度化されたシステムＬＳＩ等への要求は留まるところを知らず、半導体製造プロセスの微細化や半導体基板の大口径化の推進力になっている。その中でもホトリソグラフィ技術の進展はその中核をなすもので光露光リソグラフィの光源もｇ線からｉ線を経由しＫｒＦレーザー、ＡｒＦレーザー、さらにＡｒＦ液浸リソグラフィへと進み、現在最少線幅４５ｎｍの製品の時代が始まっている。今後もＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａ Ｖｉｏｌｅｔ）等が視野に入っているがこの技術力を伴った露光装置の価格は莫大なものとなっている。

一方で、全く新しい技術としてのナノインプリント装置による微細パターンの形成も開始されている。なお、この件については特許文献１に記載されている。
特開２００６−５０２３号公報

莫大な価格の縮小投影露光装置による工程の１部を比較的低価格のナノインプリント装置による工程に置き換えることにより、半導体装置全体のコスト低減を図る製造方法の確立と、並びにナノインプリント装置の技術的進展を図ることを課題とする。

本発明の半導体装置の製造方法は、縮小投影露光装置とナノインプリント装置との混合使用によりホトリソグラフィパターンを形成することを特徴とする。

本発明によれば、ホトリソグラフィ工程に対する設備投資額の削減が図れ、半導体装置の原価低減が図れるとともに、将来的にナノインプリント装置の担当工程の拡大を図り、より微細化されたプロセスを、縮小投影露光装置のみによる製造方法より低価格で実現することができる。

特に、最初のレイヤーである第１パターンの転写にナノインプリント装置を使用しているので、ナノインプリントの固有ショット格子に、スキャナー、ステッパーによる第２パターンを補正をかけて精度良く合わせ込むことができる。更には製造工程全体を通しての合わせ精度の向上も図れる。

本発明の実施形態について詳述する前に、ナノインプリント装置について縮小投影露光装置と比較して簡単に説明する。縮小型投影露光装置において前述のＥＵＶ等による微細化パターンの形成の先には電子線描画露光装置による半導体基板への直接描画も考慮されている。しかし、単位時間当たりの処理能力が小さくその実用化は難しい。その一方、縮小投影露光装置のマスクであるレチクル作製への電子線描画によるパターン形成には長い歴史がある。

縮小投影露光装置においては、図１（Ａ）に示す如く、ガラス板１上に付着しているクロム系の膜に電子ビームにより直接描画しＣｒ系膜パターン３が形成されたレチクル２を縮小投影露光装置にセットし、上部からレーザー光４を照射しその下にセットされた縮小レンズ５により１/４または１/５に縮小されたレチクルパターンを半導体基板６上に塗布されたレジスト７に露光部レジスト８、未露光部レジスト９として形成している。

その後、図１（Ｂ）に示すように、シャワー状の現像液１０を半導体基板６に浴びせることにより露光部レジスト８を取り除き、レジストパターン１１を半導体基板６上に形成している。最後に、図１（Ｃ）に示す如く、不図示のレジストパターン１１をマスクに半導体基板をプラズマでエッチングし、不図示のレジストを除去することにより半導体基板６に半導体基板パターン１２が形成される。

これに対して、ナノインプリント装置によるパターン形成は上述のレチクルに相当するものの代わりとして石英基板に直接電子ビームにより描画され、凸凹が形成された型枠（以下スタンパー１３）を用いて行われる。

図２に、ナノインプリント装置によるパターン形成について示す。まず図２（Ａ）に示すようにナノインプリント装置にスタンパー１３を上方に、半導体基板６を下方にセットする。そして半導体基板６上にはレジスト樹脂１４を塗付する。

次に、図２（Ｂ）に示す如くスタンパー１３と半導体基板６を密着し、間に存在するレジスト樹脂１４でスタンパー１３の窪みパターンを埋め込む。レジスト樹脂１４として紫外線硬化樹脂を使用している場合は、この後石英からなるスタンパー１３上部から紫外線１９を照射してレジスト樹脂１４を硬化させることができる。

その後、図２（Ｃ）に示す如くスタンパー１３を半導体基板６から取り外すことにより、半導体基板６上にスタンパー１３のパターンがレジスト樹脂パターン１５として転写されナノインプリント装置による処理は終了する。

最後に図２（Ｄ）に示す如く不図示のレジスト樹脂パターン１５をマスクとして半導体基板６をプラズマでエッチングし、不図示のレジスト樹脂１４を除去することにより半導体基板６上に半導体基板パターン１６が形成される。

ナノインプリント装置による作業は、縮小投影露光装置による露光作業とその後に行われる現像作業とに対応するが、いずれの作業においても被加工半導体基板６上のレジスト７またはレジスト樹脂１４にレジストパターン１１またはレジスト樹脂パターン１５を形成する点では変わらない。ナノインプリント装置を使用したパターン転写は、最先端の電子線描画と、それにより製作された型枠であるスタンパー１３によって型枠取りをするという古い知識とを組み合わせた比較的低価格で超微細パターンが形成できる特徴的パターン形成技術である。

それでは、本発明の実施形態についてＭＯＳ型ＬＳＩの製造プロセスを例にとり以下に示す。ナノインプリント装置として縮小投影露光装置の露光フィールドと同じフィールドサイズのスタンパーで１ショット毎にパターンを転写する方法を採用した製品が米国モレキュラーインプリント社から販売されているのでこの装置を縮小投影露光装置と併用する場合について検討する。

縮小投影露光装置においては、複数台の装置により各工程のパターンが形成されるが、図３に示す如く、装置ごとに形成されるショット格子１７に特有のディストーションが生じる。図３（Ａ）に第１露光装置のディストーション、図３（Ｂ）に第２露光装置のディストーションを示す。この場合装置間のディストーション具合が異なり、このままではうまくマスク合わせができない。

しかし、このような場合でも縮小投影露光装置はディストーション補正機能を働かせることにより図３（Ｃ）に示す如く、第２露光装置のディストーションを第１露光装置のそれに合わせるようディストーション補正を行い、第１露光パターンに第２露光パターンを合わせ込むことが可能であり、全体としての合わせ精度の向上が図られている。

それに対して、ナノインプリント装置にはそのようなディストーション補正機能が無く、スタンパー１３それぞれが固有ショット格子１８を有しているのみである。図４に第１パターンが縮小投影装置でディストーションがある状態で形成されたとして、ナノインプリント装置で第２パターンを形成する場合について問題点を示す。

図４（Ａ）に縮小投影露光装置による第１パターンを示すが、ショット格子１７が歪んでいるのが分かる。それに対して、図４（Ｂ）に示す如くナノインプリント装置による第２パターンはきれいな固有ショット格子１８を形成している。そうすると図４（Ｃ）に示す如くディストーション補正機能の無いナノインプリント装置では充分に第１パターンに対して第２パターンを合わせ込むことができない。

そこで本実施形態では図５において、ナノインプリント装置と縮小投影露光装置のそれぞれのメリットを最大限に引き出すべく、第１パターンである素子分離パターンをナノインプリント装置で形成しその後の工程であるゲートパターンを縮小投影露光装置で形成する方法を示している。

図５（Ａ）は、ナノインプリント装置による固有ショット格子１８を有している第１パターンを示している。図５（Ｂ）は、縮小投影露光装置によるディストーション補正後のショット格子１７からなる第２パターンを示している。この場合、縮小投影露光装置はディストーション補正機能を有しているため、第１パターンであるナノインプリント装置による固有ショット格子１８に合わせ込むようにショット補正を行なっていることから、図５（Ｂ）の如く、ディストーションの少ないショット格子１７を形成している。その結果縮小投影露光装置のショットディストーションを最小限にまで改善することができ、図５（Ｃ）に示すように精度の高い合わせ込みが可能になる。

また、第１パターンを縮小投影露光装置でディストーションの大きなパターンを形成した場合に比して、理想格子に近いナノインプリント装置の固有ショット格子１８に合わせ込むため後続のパターンのディストーションも少なくなりプロセス全体の合わせ精度の向上が図られる。

本実施形態においては、ナノインプリント装置のスタンパー１３に形成されるパターンとして、実際のデバイスパターンを含まず、工程間の合わせマークのみからなるパターンだけとしてもよい。合わせマークのみからなるショット格子も固有ショット格子１８となるため、その後の工程を縮小露光装置で作業する場合、上述同様の理由によりプロセス全体の合わせ精度の向上が図れるからである。

本発明の他の実施形態を以下に述べる。これは、半導体基板の最終保護膜への外部端子との接続を図るための開口の形成に、ナノインプリント装置を採用したものである。そのような開口の形成工程は、その前の工程に比し、その合わせ精度は緩いため充分な重ね合わせができなかった場合でも大きな問題となる可能性が低いからである。同様の理由から外部端子としてのバンプ電極形成用マスクの形成にもナノインプリント装置の採用が可能である。

尚、上記実施形態においては、ナノインプリント装置は縮小投影露光装置の露光フィールドと同じフィールドサイズのスタンパーで１ショット毎にパターンを転写する場合について述べたが、これに限られるものではなく、半導体基板全面に一括で、スタンパーでパターン転写を行う場合にもさらに拡張して適用できる。第１パターンやキー工程のパターン形成にナノインプリント装置を使用することにより、その後の縮小投影露光装置のショットディストーション差を最小にした合わせ作業が可能となる。

縮小投影露光装置による半導体基板パターン形成を示すブロック図である。 ナノインプリント装置による半導体基板パターン形成を示すブロック図である。 縮小投影露光装置間のショット間ディストーションとその調整を示す図面である。 第１パターンを縮小投影露光装置で形成し、第２パターンをナノインプリント装置で形成した場合のショット格子間の重ね合わせの不具合を示す参考図である。 本発明の実施形態におけるショット格子間の重ね合わせの様子を示す図面である。

符号の説明

１ ガラス板 ２ レチクル ３ Ｃｒ系膜パターン ４ レーザー光
５ 縮小レンズ ６ 半導体基板 ７ レジスト ８ 露光部レジスト
９ 未露光部レジスト １０ 現像液 １１ レジストパターン
１２ 半導体基板パターン １３ スタンパー １４ レジスト樹脂
１５ レジスト樹脂パターン １６ 半導体基板パターン １７ ショット格子
１８ 固有ショット格子

Claims (5)

1. 縮小投影露光装置とナノインプリント装置との混合使用によりホトリソグラフィパターンを形成することを特徴とする半導体装置の製造方法。
2. 第１パターンのホトリソグラフィパターンをナノインプリント装置が形成し、その後第２パターンのホトリソグラフィパターンを縮小投影露光装置で形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 第１パターンが素子分離パターンであり、第２パターンがゲートパターンであることを特徴とする請求項２に記載の半導体装置の製造方法。
4. 最終保護膜の開口パターンをナノインプリント装置で形成することを特徴とする請求項１に記載の半導体装置の製造方法。
5. バンプ電極形成用保護膜をナノインプリント装置で形成することを特徴とする請求項１に記載の半導体装置の製造方法。

Images