TWI553705B - 利用無光罩製程形成半導體結構之方法 - Google Patents

利用無光罩製程形成半導體結構之方法 Download PDF

Info

Publication number
TWI553705B
TWI553705B TW103127227A TW103127227A TWI553705B TW I553705 B TWI553705 B TW I553705B TW 103127227 A TW103127227 A TW 103127227A TW 103127227 A TW103127227 A TW 103127227A TW I553705 B TWI553705 B TW I553705B
Authority
TW
Taiwan
Prior art keywords
layer
pattern
metal layer
polymer
semiconductor substrate
Prior art date
Application number
TW103127227A
Other languages
English (en)
Other versions
TW201606851A (zh
Inventor
王孟菊
陳永欽
黃彥翔
Original Assignee
國立臺灣科技大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立臺灣科技大學 filed Critical 國立臺灣科技大學
Priority to TW103127227A priority Critical patent/TWI553705B/zh
Publication of TW201606851A publication Critical patent/TW201606851A/zh
Application granted granted Critical
Publication of TWI553705B publication Critical patent/TWI553705B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

利用無光罩製程形成半導體結構之方法
本發明係有關於一種半導體製程方法,特別的是一種利用無光罩製程形成半導體結構之方法。
一般包括電晶體、微處理器、動態記憶體、靜態記億體等各式屬於半導體領域的電子元件,多半仰賴半導體領域中精密複雜的積體電路(Integrated Circuit)製造技術所製成。而積體電路的製造技術中則使用了包括晶片氧化層成長技術、微影技術、蝕刻技術、清洗技術、雜質擴散技術、離子植入技術以及薄膜沉積等技術,當進行製造程序時,其所須製程步驟更可能多達數百個步驟,才得以產生出前述的電子元件。
又隨著電子資訊產品朝輕、薄、短小化方向的發展,已積極影響了積體電路製造技術的發展趨勢,大致朝著增加晶圓的直徑尺寸,縮小元件線幅,製程步驟特殊化以產生更好的產品。而積體電路極小化尺寸,亦是在製程上不斷努力的目標,惟不同的製程限制,增加了積體電路製程的困難度。而在積體電路製造領域中,光學微影步驟(photolithography)亦為重要的應用技術之一。
而於積體電路製造領域中所大量使用的光學微影製程技術,光學 微影的重要成份係為光罩(Mask),該光罩包含了積體電路布局圖案,而該積體電路布局圖案係根據積體電路設計的圖案特徵所形成。光罩一般包含了透明的玻璃板且可覆蓋積體電路布局圖案的明亮區塊材料,例如鉻(Cr,chromium)。然而,對於高階晶片而言,積體電路布局圖案設計的複雜性以及光罩的檔案大小,都會快速的增加。例如,對於檔案大小為50億位元(GBytes)的檔案來說,光罩寫入的時間需要花上很長的時間。而且在寫入之後,若是對於光罩上的積體電路布局圖案及半導體結構之間需要進行對準,若兩者之間有所誤差,在後續步驟中所形成的積體電路布局圖案亦會有所差異,則該光罩步驟需要重新進行,其製程步驟相當繁瑣也耗時,而且無異增加製程成本。
故而為了能進行更有效率的光罩寫入製程(亦或是替代的積體電路圖案轉移製程),需要研發新式的光罩寫入製程,藉以提高光罩寫入效能且能降低整體製造成本。
根據習知技術中,傳統半導體製程的缺點,本發明的主要目的是在於提供一種無光罩製程形成半導體結構之方法,係將已列印完成的積體電路圖案(或是印刷電路板圖案)直接形成在半導體結構上,而不需要利用光罩製程以達到節省製程步驟及成本。
本發明的再一目的在於,先將光阻塗佈於基材上,再將不同解析度的積體電路圖案或印刷電路板圖案以低光敏感度的高分子材料列印於半導體基板上,進行圖案轉移製程,以減少光罩製程,並且增加圖案的準確 度。
根據前述之目的,本發明揭露一種無光罩製程形成半導體結構之方法,其方法步驟包括:提供半導體基板,金屬層以濺鍍的方式(或是化學電鍍製程)形成在半導體基板上,光阻層以旋塗方式形成在金屬層上、將具有圖案之高分子層形成在光阻層上,利用紫外光照射具有圖案的高分子層,使得在高分子層上的圖案轉移到金屬層上,以及利用沖提的方式移除在半導體基板上未被高分子層所覆蓋的部分光阻層。接著,以高分子層及光阻層作為蝕刻遮罩,利用蝕刻的方式移除部分金屬層,且曝露出半導體基板之部分表面,以及利用舉離(strip)的方式將具有圖案之高分子層及光阻層移除,以形成具有圖案之金屬層在半導體基板上。
根據上述目的,本發明還揭露一種利用無光罩製程形成半導體結構之方法,其方法步驟包括:提供半導體基板,金屬層以濺鍍(或是化學電鍍製程)的方式形成在半導體基板上,以及光阻層以旋塗的方式形成在金屬層上。接著,列印欲形成在金屬層上之圖案的高分子層。利用紫外光照射具有圖案的高分子層,使得在高分子層上的圖案轉移到金屬層上。接著,利用沖提的方式移除具有圖案的高分子層以及部份的光阻層,並且曝露出部分的金屬層。利用蝕刻的方式移除部分所曝露的金屬層,且曝露出半導體基板之部分表面。最後,利用舉離(strip)的方式將金屬層上之光阻層移除,以形成具有圖案之金屬層在半導體基板上。
據上述目的,本發明還揭露一種利用無光罩製程形成半導體結構之方法,其方法包括,提供半導體基版,金屬層形成在半導體基板上以及具有圖案之高分子層形成在金屬層上。接著,利用紫外光照射具有圖案的 高分子層,使得圖案可以轉移到金屬層上。接著,根據圖案利用蝕刻的方式移除部分的金屬層。最後,利用舉離(strip)的方式將具有圖案之高分子層移除,而在半導體基板上形成具有圖案的金屬層。
本發明可以簡化積體電路(或印刷電路板)的製程,可以直接列印圖案,且無需製備光罩,降低製造成本。
本發明亦可以直接列印圖案作為光罩,所直接印出的光罩具製備價格低廉,且可以重覆使用的優點,成為極佳的環保製程。
10、20、30‧‧‧半導體基板
12、22、32‧‧‧金屬層
122‧‧‧具有圖案之金屬層
222‧‧‧不具有圖案之金屬層
322‧‧‧金屬層
14、24‧‧‧光阻層
142‧‧‧光阻層
242‧‧‧光阻層
16、26、36‧‧‧高分子層
18‧‧‧紫外光
第1A圖至第1F圖係根據本發明所揭露之技術,表示本發明利用無光罩製程形成半導體結構之方法之步驟流程示意圖。
第2A圖至第2F圖係根據本發明所揭露之技術,表示本發明利用無光罩製程形成半導體結構之方法之另一實施例之步驟流程示意圖。
第3A圖至第3D圖係根據本發明所揭露之技術,表示本發明利用無光罩製程形成半導體結構之方法之再一實施例之步驟流程示意圖。
本發明係為一種利用無光罩製程形成半導體結構的方法,係將欲形成的積體電路圖案或是印刷電路板的圖案,以直接列印的方式形成在半導體結構上,而無需使用到光罩製程,以節省半導體製程步驟及製程成本。為了能徹底地瞭解本發明,將在下列的描述中提出詳盡的步驟及其組成。然而,對於本發明的較佳實施例,則會詳細描述如下,然而除了這些詳細 描述之外,本發明還可以廣泛地施行在其他的實施例中,且本發明的範圍不受限定,其以之後的專利範圍為準。
首先請參考第1A圖至第1F圖,該第1A圖至第1F圖係表示本發明所揭露之利用無光罩製程,形成半導體結構之步驟流程示意圖。於第1A圖中,係先提供半導體基板10,且金屬層(metal layer)12以濺鍍(sputtering)的方式(或是化學電鍍製程)形成在半導體基板10上。其中,半導體基板10可以是矽基板(silicon substrate),以及金屬層12可以是銅(Cu)或是金(Au),然於本發明的實施例中係以金(Au)作為金屬層12。
接著,請參考第1B圖,該第1B圖係在金屬層12上形成光阻層14,其形成的方式可以是利用旋轉塗佈(spin coating)的方式,將光阻層14形成在金屬層12上。於本發明中,光阻層14可以是負光阻層(negative photoresist layer)或是正光阻層(positive photoresist layer),於本實施例中所揭露之光阻層12係為正光阻層。要說明的是,所選擇的光阻型態可決定列印的圖案將被保留或是移除。如本實施例中,選擇正光阻時,於正光阻上列印圖案,進行黃光製程時,移除未交聯的光阻後,再進行蝕刻,可保留被列印圖案所覆蓋的區域。反之,若選擇負光阻,於負光阻上列印圖案,進行黃光製程,移除未交聯的光阻層後,進行蝕刻,可保留未被列印圖案所覆蓋的區域。
接著,於第1C圖中,將高分子層16形成在光阻層14上,然後再將所需要的圖案以列印(print)的方式,形成高分子層16。另外,在本發明中,此高分子層16可以視為光罩,因此於此製程中不需要如傳統的半導體光罩,必需再進行程序繁雜的微影製程及顯影製程,本發明可以因此減少製程程序以及降低製程成本。
接著,同樣請參考第1C圖。其係利用紫外光18照射高分子層16,使得高分子層16的圖案可轉移到金屬層12上。要說明的是,由於高分子層16係為低光敏感度之高分子材料,因此在紫外光照射的步驟中,高分子層16不會受到紫外光的照射後產生交聯反應,而改變在高分子層16上的圖案的輪廓。因此經由紫外光照射之後轉移到金屬層12上的圖案的準確度以及對準(alignment)的精確度可以提高,可以減少在後續步驟中,由於圖案的差異,需要進行圖案修飾或是重工的步驟。
接著,接著請參考第1D圖,於紫外光18照射之後,係利用沖提(elution)的方式,將未被具有圖案之高分子層16所覆蓋的光阻層14移除,以保留部分被具有圖案之高分子層16所覆蓋之光阻層142,並同時將部分的金屬層12曝露出來。
接著請參考第1E圖,將具有圖案之高分子層16及部分的光阻層142做為蝕刻遮罩,以蝕刻的方式(乾式及濕式製程都可進行),蝕刻以移除沒有圖案之金屬層12,而保留具有圖案之高分子層16及部分的光阻層142所覆蓋之金屬層122。
緊接著請參考第1F圖,係利用舉離(strip)的方式,依序將具有圖案之高分子層16及部分的光阻層122移除,而將具有圖案之金屬層122形成在半導體基板10上,以完成利用無光罩製程將圖案形成在半導體結構上之製程。
接著,請參考第2A圖至第2F圖,該第2A圖至第2F圖係表示本發明所揭露之利用無光罩製程形成半導體結構之另一實施例之步驟流程示意圖。與前一實施例相同,於第2A圖中,係先提供半導體基板20,且金屬層(metal layer)22,以濺鍍(sputtering)或是化學電鍍製程的方式形成在半導體基 板20上。其中,半導體基板202以及金屬層22的材料特性及功能與前一實施例相同,在此不再加以陳述。
接著請參考第2B圖,該第2B圖與前一實施例(第1A圖至第1F圖)之間的區別技術在於,於第2B圖中,形成於金屬層22上的光阻層24為正光阻層(positive photoresist layer),而於前一實施例中係利用負光阻。因此,如前所述,於正光阻上列印圖案之後,進行黃光製程,移除未交聯的光阻層後,再進行蝕刻,可保留被列印圖案所覆蓋的區域。
接著,於第2C圖中,將高分子層26形成在光阻層24上,然後再將所需要的圖案以列印(print)的方式,形成高分子層26。同樣的,於本發明的另一實施例中,可以先以高分子圖案列印成薄片層26,然後將具有圖案的高分子薄片層26再置於光阻層24上。接著,利用紫外光18照射高分子層26,使得高分子圖案薄片層26的圖案可轉移到金屬層22上。同樣的,對於高分子圖案薄片層26的材料以及經由紫外光18照射之後的特性及功能與前述相同,在此不再加以陳述。
接著請參考第2D圖,於紫外光18照射之後,係利用沖提(elution)的方式,移除具有圖案之高分子圖案薄片層26(以保留不具有圖案之光阻層24),且將部分的金屬層22曝露出來。
接著請參考第2E圖,以蝕刻的方式(乾式及濕式製程都可進行),蝕刻以移除具有圖案之金屬層22,以保留不具有圖案之光阻層242及金屬層222,並且曝露出半導體基板20的部分表面。
緊接著請參考第2F圖,同樣利用舉離(strip)的方式,將部分的光阻層242移除,而將不具有圖案之金屬層222形成在半導體基板20上,以完成利 用無光罩製程將圖案形成在半導體結構上之製程。
另外,請參考第3A圖至第3D圖,係為本發明所揭露之利用無光罩製程形成半導體結構之再一實施例之步驟流程示意圖。於本實施例中,第3A圖之金屬層32於半導體基板30上之形成步驟,以及半導體基板30與金屬層32的功能係與前述實施例相同,在此不再加以陳述。
接著。請參考第3B圖,同樣的,以旋轉塗布的方式,將具有圖案高分子層36形成在金屬層32上。於此實施例中,係先以高分子列印圖案製成圖案薄片層36,然後將具有圖案的高分子薄片層36再形成於金屬層32上,其優點在此高分子薄片層36可以視為光罩,以便於重複使用,因此,於此實施例中不需要再額外製備光罩,可以簡化製程並且降低製程成本。
接著請參考第3C圖。將具有圖案之高分子薄片層36做為蝕刻遮罩,以蝕刻的方式(乾式及濕式製程都可以進行),蝕刻以移除沒有圖案之金屬層32(參考第3B圖),而保留具有圖案之高分子薄片層36及被高分子薄片層36所覆蓋之金屬層322(即轉移該列印圖案該金屬層,且使用蝕刻方法將未被該高分子層所覆蓋之該金屬層移除)。
最後著請參考第3D圖,係利用舉離(strip)的方式,將具有圖案之高分子層36由部分的金屬層322上移除,將部分金屬層322形成在半導體基板10上,以完成利用無光罩無光阻層製程將圖案形成在半導體結構上之製程。
根據以上所述,直接將所需要的圖案列印成高分子層,其圖案的解析度可以由奈米級到微米級,可以增加圖案轉移的準確度以及精確度。另外,將所需要的圖案可以直接列印成高分子層或薄片層,再將具有圖案的高分子層形成於光阻層上,也可以先形成高分子層再置於光阻層上。
對於圖案的列印製程來說較有彈性,若有圖案需要修正也可以在蝕刻步驟之前進行,可以大幅地降低在進行蝕刻之後,發現圖案上的差異或是需要修正所須要進行重製的繁瑣步驟。此外,由於視為光罩的高分子薄片層可以重複使用,不需要再額外製備光罩,其可以簡化積體電路或是印刷電路板的製程步驟及節省製程成本。
本發明可以簡化積體電路(或印刷電路板)的製程,可以直接列印圖案,且無需製備光罩,降低製造成本,且本發明亦可以直接列印圖案作為光罩,所直接印出的光罩具製備價格低廉,且可以重覆使用的優點,成為極佳的環保製程。
以上所述僅為本發明之較佳實施例而已,並非用以限定本發明之申請專利範圍;凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾,均應包含在下述之申請專利範圍內。
10‧‧‧半導體基板
12‧‧‧金屬層
14‧‧‧光阻層
16‧‧‧高分子層
18‧‧‧紫外光

Claims (5)

  1. 一種以列印高分子層作為無光罩製程之形成半導體結構的方法,包括:提供一半導體基板;以一濺鍍(sputtering)方式形成一金屬層於該半導體基板上;以一旋轉塗佈(spin coating)方式形成一光阻層於該金屬層上;以一列印(print)方式形成具有一列印圖案之一高分子層於該光阻層上,其中該高分子層作為一光罩;轉移該高分子層的該列印圖案至該金屬層上,係利用一紫外光照射具有該列印圖案之該高分子層,使得該列印圖案轉移到該金屬層上;以沖提(elution)方式移除未被該高分子層所覆蓋之該光阻層,以保留具有該列印圖案之該高分子層及部分該光阻層;以具有該列印圖案之該高分子層及部分該光阻層作為一蝕刻遮罩,以蝕刻方式移除部分沒有圖案之該金屬層,且曝露出該半導體基板之部分表面,保留具有該列印圖案之該高分子層以及部分該光阻層所覆蓋之該金屬層;以及以舉離(strip)方式移除具有該列印圖案之該高分子層及該部分該光阻層,以形成具有該列印圖案之該金屬層於該半導體基板上。
  2. 一種以列印高分子層作為無光罩製程之形成半導體結構的方法,包括:提供一半導體基板;以一濺鍍(sputtering)方式形成一金屬層於該半導體基板上;以一旋轉塗佈(spin coating)方式形成一正光阻層於該金屬層上; 以一列印(print)方式形成具有一列印圖案之高分子層於該正光阻層上,其中該高分子層作為一光罩;轉移該高分子層的該列印圖案至該金屬層,係利用一紫外光照射具有該列印圖案之該高分子層,使得該列印圖案轉移到該金屬層上,其中該高分子層作為一光罩;以沖提(elution)方式移除具有該列印圖案之該高分子層及部分該正光阻層,並曝露部份該金屬層,以保留不具有該列印圖案之該正光阻層;以一蝕刻方式移除具有列印圖案之該金屬層,以保留不具有列印圖案之該光阻層及不具有列印圖案之該金屬層,曝露該半導體基板之部分表面;以及以舉離(strip)方式移除該部份光阻層,該不具有該列印圖案之該金屬層形成於該半導體基板上。
  3. 一種以列印高分子層作為無光罩製程之形成半導體結構之方法,包括:提供一半導體基板;以一濺鍍(sputtering)方式形成一金屬層於該半導體基板上;以一列印圖案製成一高分子圖案薄片層,將該高分子圖案薄片層形成於該金屬層上,其中該高分子圖案薄片層作為一光罩;以蝕刻方法移除未被該高分子圖案薄片層所覆蓋之該金屬層,其中係根據該列印圖案移除未被該列印圖案所覆蓋之該金屬層;以及以舉離方式移除該高分子圖案薄片層,以形成具有該列印圖案之該金屬層於該半導體基板上。
  4. 如申請專利範圍第3項所述之方法,其中係根據該列印圖案移除未被該 列印圖案所覆蓋之該金屬層之步驟,更包含係根據該列印圖案移除被該列印圖案所覆蓋之該金屬層,保留未被該高分子圖案薄片層上之該列印圖案所覆蓋之該金屬層。
  5. 如申請專利範圍第1項、第2項以及第3項中所述形成該金屬層之方法,更包含化學電鍍製程。
TW103127227A 2014-08-08 2014-08-08 利用無光罩製程形成半導體結構之方法 TWI553705B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103127227A TWI553705B (zh) 2014-08-08 2014-08-08 利用無光罩製程形成半導體結構之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103127227A TWI553705B (zh) 2014-08-08 2014-08-08 利用無光罩製程形成半導體結構之方法

Publications (2)

Publication Number Publication Date
TW201606851A TW201606851A (zh) 2016-02-16
TWI553705B true TWI553705B (zh) 2016-10-11

Family

ID=55810136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127227A TWI553705B (zh) 2014-08-08 2014-08-08 利用無光罩製程形成半導體結構之方法

Country Status (1)

Country Link
TW (1) TWI553705B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112584623A (zh) * 2019-09-27 2021-03-30 恒煦电子材料股份有限公司 电镀金属导线的制作方法
CN113851577B (zh) * 2021-09-23 2024-02-20 业成光电(深圳)有限公司 压电传感器的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234793A (en) * 1989-04-24 1993-08-10 Siemens Aktiengesellschaft Method for dimensionally accurate structure transfer in bilayer technique wherein a treating step with a bulging agent is employed after development
US6541360B1 (en) * 2001-04-30 2003-04-01 Advanced Micro Devices, Inc. Bi-layer trim etch process to form integrated circuit gate structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234793A (en) * 1989-04-24 1993-08-10 Siemens Aktiengesellschaft Method for dimensionally accurate structure transfer in bilayer technique wherein a treating step with a bulging agent is employed after development
US6541360B1 (en) * 2001-04-30 2003-04-01 Advanced Micro Devices, Inc. Bi-layer trim etch process to form integrated circuit gate structures

Also Published As

Publication number Publication date
TW201606851A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
US20100311244A1 (en) Double-exposure method
JP2001230186A5 (zh)
JP2009218574A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
CN102236247A (zh) 光掩膜的制作方法
TWI553705B (zh) 利用無光罩製程形成半導體結構之方法
JP2008244259A (ja) パターン形成方法及び半導体装置の製造方法
JP2002196470A (ja) フォトマスクの製造方法および半導体集積回路装置の製造方法
US8470515B2 (en) Method of forming an etch mask
WO2015043321A1 (zh) 一种纳米压印光刻装置及其方法
US7914951B2 (en) Method of correcting pattern critical dimension of photomask
CN113632213A (zh) 对半导体器件进行裸片级唯一认证和序列化的方法
CN108459461B (zh) 光掩模及其制造方法
US20080199786A1 (en) Method for fabricating photomask in semiconductor device
CN112180690B (zh) 提升器件关键尺寸面内均一性的方法
JP2003121989A (ja) ハーフトーン型位相シフトマスクの修正方法
CN114706277A (zh) 一种套刻匹配方法
CN104765247A (zh) 一种亚微米光栅的制作方法
WO2007116362A1 (en) Method of manufacturing a semiconductor device
US7060400B2 (en) Method to improve photomask critical dimension uniformity and photomask fabrication process
JP2009212471A (ja) 半導体装置の製造方法
US7507506B1 (en) Method and structure for creating a multilayer mask (MLM or MLR) using multiple write tools to minimize mask write and substrate costs
JP2010113195A (ja) 露光用マスク及び半導体装置の製造方法
US6258490B1 (en) Transmission control mask utilized to reduce foreshortening effects
US8962485B2 (en) Reusing active area mask for trench transfer exposure