JP2002100674A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002100674A JP2002100674A JP2000290163A JP2000290163A JP2002100674A JP 2002100674 A JP2002100674 A JP 2002100674A JP 2000290163 A JP2000290163 A JP 2000290163A JP 2000290163 A JP2000290163 A JP 2000290163A JP 2002100674 A JP2002100674 A JP 2002100674A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- oxide film
- semiconductor substrate
- thermal oxidation
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】半導体基板の品質を維持しつつ、これに形成し
た素子分離溝を形成した後、その開口上端部を好適に丸
めることのできる半導体装置の製造方法を提供する。 【解決手段】シリコンよりなる半導体基板にトレンチを
形成した後、微量の酸素を含む雰囲気中において熱処理
装置内に同基板を挿入する。この際、半導体基板のトレ
ンチによる開口表面に薄い酸化膜を形成する。続いて、
熱処理装置内の雰囲気を非酸化性雰囲気に切り替え、同
雰囲気の温度を昇温させる。この昇温によって、シリコ
ン酸化膜の粘性係数が十分に小さくなる９５０℃〜１１
５０℃の温度にまで熱処理装置内の温度が上昇した後、
酸化性雰囲気に切り替え熱酸化処理を行う。
た素子分離溝を形成した後、その開口上端部を好適に丸
めることのできる半導体装置の製造方法を提供する。 【解決手段】シリコンよりなる半導体基板にトレンチを
形成した後、微量の酸素を含む雰囲気中において熱処理
装置内に同基板を挿入する。この際、半導体基板のトレ
ンチによる開口表面に薄い酸化膜を形成する。続いて、
熱処理装置内の雰囲気を非酸化性雰囲気に切り替え、同
雰囲気の温度を昇温させる。この昇温によって、シリコ
ン酸化膜の粘性係数が十分に小さくなる９５０℃〜１１
５０℃の温度にまで熱処理装置内の温度が上昇した後、
酸化性雰囲気に切り替え熱酸化処理を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板に素子
分離溝を有する半導体装置の製造方法に関する。
分離溝を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴い、そ
の微細加工技術はますます重要になってきている。それ
ら微細加工技術の１つとして、半導体装置内の各半導体
素子を分離する素子分離技術がある。そして、この素子
分離技術としては、高集積化に伴い、トレンチ分離とい
われる手法が用いられることが多くなってきている。
の微細加工技術はますます重要になってきている。それ
ら微細加工技術の１つとして、半導体装置内の各半導体
素子を分離する素子分離技術がある。そして、この素子
分離技術としては、高集積化に伴い、トレンチ分離とい
われる手法が用いられることが多くなってきている。
【０００３】このトレンチ分離は、半導体基板に素子分
離溝（トレンチ）を形成するとともに、この形成したト
レンチの内部に絶縁物等を埋め込んだものであり、この
トレンチ内に埋め込まれた絶縁物等により、その両側の
素子領域が分離される。
離溝（トレンチ）を形成するとともに、この形成したト
レンチの内部に絶縁物等を埋め込んだものであり、この
トレンチ内に埋め込まれた絶縁物等により、その両側の
素子領域が分離される。
【０００４】ところで、半導体基板をエッチングしてト
レンチを形成すると、この形成したトレンチの開口上端
部にはコーナ部が形成される。そして、このコーナ部に
は電界や応力が集中するなど、ストレスが生じやすい等
の理由から、トレンチの形成に伴う半導体装置としての
特性の劣化が新たな問題となっている。このため従来よ
り、トレンチ形成後、これを熱酸化することによってこ
のコーナ部に起因するストレスを除去することが提案さ
れている。
レンチを形成すると、この形成したトレンチの開口上端
部にはコーナ部が形成される。そして、このコーナ部に
は電界や応力が集中するなど、ストレスが生じやすい等
の理由から、トレンチの形成に伴う半導体装置としての
特性の劣化が新たな問題となっている。このため従来よ
り、トレンチ形成後、これを熱酸化することによってこ
のコーナ部に起因するストレスを除去することが提案さ
れている。
【０００５】
【発明が解決しようとする課題】上述したように、熱酸
化処理を施すことでトレンチの開口上端部は丸められ、
ストレスを除去することはできる。ただし、この熱酸化
処理は高温で行う必要があるため、その処理環境の設定
が難しく、例えば熱酸化処理を行う装置内の温度を予め
同熱酸化処理を行う温度に上昇させた後、これに半導体
基板を挿入した場合には、同基板にそりやスリップ転位
が発生するおそれがある。一方、こうした基板のそりや
スリップ転位の発生を抑制すべく、この熱酸化処理を行
う装置を比較的低温に維持した状態で半導体基板を挿入
し、その後、同装置内の温度を昇温するようにした場合
には、基板の開口上端部を丸めるのに十分な温度となる
前に基板が酸化されてしまい、同開口上端部の丸めを十
分に行うことができなくなるおそれがある。
化処理を施すことでトレンチの開口上端部は丸められ、
ストレスを除去することはできる。ただし、この熱酸化
処理は高温で行う必要があるため、その処理環境の設定
が難しく、例えば熱酸化処理を行う装置内の温度を予め
同熱酸化処理を行う温度に上昇させた後、これに半導体
基板を挿入した場合には、同基板にそりやスリップ転位
が発生するおそれがある。一方、こうした基板のそりや
スリップ転位の発生を抑制すべく、この熱酸化処理を行
う装置を比較的低温に維持した状態で半導体基板を挿入
し、その後、同装置内の温度を昇温するようにした場合
には、基板の開口上端部を丸めるのに十分な温度となる
前に基板が酸化されてしまい、同開口上端部の丸めを十
分に行うことができなくなるおそれがある。
【０００６】本発明は上記実情に鑑みてなされたもので
あり、その目的は、半導体基板の品質を維持しつつ、こ
れに形成した素子分離溝を形成した後、その開口上端部
を好適に丸めることのできる半導体装置の製造方法を提
供することにある。
あり、その目的は、半導体基板の品質を維持しつつ、こ
れに形成した素子分離溝を形成した後、その開口上端部
を好適に丸めることのできる半導体装置の製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】以下、上記目的を達成す
るための手段及びその作用効果について記載する。請求
項１に記載の発明は、素子分離溝を形成した半導体基板
の雰囲気温度を昇温して同素子分離溝の形成された基板
の少なくとも開口上端部に熱酸化処理を施す半導体装置
の製造方法において、前記熱酸化処理に際し、前記雰囲
気温度の所定温度以上への昇温前には前記開口上端部に
酸化形成される酸化膜の生成を抑制することをその要旨
とする。
るための手段及びその作用効果について記載する。請求
項１に記載の発明は、素子分離溝を形成した半導体基板
の雰囲気温度を昇温して同素子分離溝の形成された基板
の少なくとも開口上端部に熱酸化処理を施す半導体装置
の製造方法において、前記熱酸化処理に際し、前記雰囲
気温度の所定温度以上への昇温前には前記開口上端部に
酸化形成される酸化膜の生成を抑制することをその要旨
とする。
【０００８】低温において基板が酸化されると、酸化に
伴う体積膨張に起因して基板に応力が発生する。特に、
素子分離溝の形成された基板の開口上端部において同基
板の上面及び側面の２方向から基板が酸化される場合に
は、この開口上端部に生じる応力は特に顕著なものとな
る。
伴う体積膨張に起因して基板に応力が発生する。特に、
素子分離溝の形成された基板の開口上端部において同基
板の上面及び側面の２方向から基板が酸化される場合に
は、この開口上端部に生じる応力は特に顕著なものとな
る。
【０００９】この点、上記製造方法によれば、所定温度
以上への昇温前には前記雰囲気によって酸化形成される
酸化膜の生成が抑制されるために、低温において半導体
基板に酸化膜が形成されることに起因した応力の発生を
緩和することができるようになる。したがって、所定温
度以上への昇温後に効率よく熱酸化処理によって半導体
基板の開口上端部を丸めることができるようになる。
以上への昇温前には前記雰囲気によって酸化形成される
酸化膜の生成が抑制されるために、低温において半導体
基板に酸化膜が形成されることに起因した応力の発生を
緩和することができるようになる。したがって、所定温
度以上への昇温後に効率よく熱酸化処理によって半導体
基板の開口上端部を丸めることができるようになる。
【００１０】請求項２記載の発明は、請求項１記載の発
明において、前記酸化膜の生成の抑制を、非酸化性雰囲
気中での前記半導体基板の前記所定温度までの昇温によ
り行うことをその要旨とする。
明において、前記酸化膜の生成の抑制を、非酸化性雰囲
気中での前記半導体基板の前記所定温度までの昇温によ
り行うことをその要旨とする。
【００１１】上記製造方法によれば、非酸化性雰囲気中
で半導体基板を昇温した後、熱酸化処理を施すことで、
所定温度以上への昇温がなされる前の低温域において酸
化形成される酸化膜の生成を好適に抑制することができ
るようになる。
で半導体基板を昇温した後、熱酸化処理を施すことで、
所定温度以上への昇温がなされる前の低温域において酸
化形成される酸化膜の生成を好適に抑制することができ
るようになる。
【００１２】請求項３記載の発明は、請求項２記載の発
明において、前記非酸化性雰囲気中での前記半導体基板
の前記所定温度までの昇温前に、前記所定温度以上への
昇温後の熱酸化処理によって形成される酸化膜の膜厚よ
りも薄い膜厚を有する酸化膜を予め形成することをその
要旨とする。
明において、前記非酸化性雰囲気中での前記半導体基板
の前記所定温度までの昇温前に、前記所定温度以上への
昇温後の熱酸化処理によって形成される酸化膜の膜厚よ
りも薄い膜厚を有する酸化膜を予め形成することをその
要旨とする。
【００１３】上記製造方法では、前記非酸化性雰囲気中
での昇温前に、所定温度以上への昇温後の熱酸化処理に
よって形成される酸化膜の膜厚よりも薄い膜厚を有する
酸化膜を予め形成する。したがって、非酸化性雰囲気中
で昇温されたときに生じるおそれのあるサーマルエッチ
ングによる半導体基板面の劣化を好適に抑制することも
できる。また、例えば窒素雰囲気中で昇温が行われたと
きに生じる熱窒化を好適に抑制することができるように
なる。
での昇温前に、所定温度以上への昇温後の熱酸化処理に
よって形成される酸化膜の膜厚よりも薄い膜厚を有する
酸化膜を予め形成する。したがって、非酸化性雰囲気中
で昇温されたときに生じるおそれのあるサーマルエッチ
ングによる半導体基板面の劣化を好適に抑制することも
できる。また、例えば窒素雰囲気中で昇温が行われたと
きに生じる熱窒化を好適に抑制することができるように
なる。
【００１４】なお、このように薄い膜厚を有する酸化膜
を形成する際には、請求項４記載の発明によるように、
その膜厚が２．０〜６．０ｎｍであることが望ましい。
請求項５記載の発明は、請求項１〜４のいずれかに記載
の発明において、前記所定温度が、熱酸化処理によって
形成される酸化膜の粘性係数が所定以下になる温度であ
ることをその要旨とする。
を形成する際には、請求項４記載の発明によるように、
その膜厚が２．０〜６．０ｎｍであることが望ましい。
請求項５記載の発明は、請求項１〜４のいずれかに記載
の発明において、前記所定温度が、熱酸化処理によって
形成される酸化膜の粘性係数が所定以下になる温度であ
ることをその要旨とする。
【００１５】上記製造方法によれば、上記所定温度が、
熱酸化処理によって形成される酸化膜の粘性係数が所定
以下になる温度であるために、昇温後の熱酸化処理に際
し形成される酸化膜の応力を好適に緩和することができ
るようになる。したがって、半導体基板の開口上端部の
丸めを好適に行うことができるようになる。
熱酸化処理によって形成される酸化膜の粘性係数が所定
以下になる温度であるために、昇温後の熱酸化処理に際
し形成される酸化膜の応力を好適に緩和することができ
るようになる。したがって、半導体基板の開口上端部の
丸めを好適に行うことができるようになる。
【００１６】なお、この酸化膜の粘性係数が所定以下に
なる温度としては、請求項６記載の発明によるように、
９５０〜１１５０℃であることが望ましい。請求項７記
載の発明は、請求項１〜６のいずれかに記載の発明にお
いて、前記所定温度以上への昇温後の熱酸化処理は、奇
ガス及び窒素ガスの少なくとも一つのガスからなる非酸
化性ガスで酸素を希釈した酸素雰囲気中で行われること
をその要旨とする。
なる温度としては、請求項６記載の発明によるように、
９５０〜１１５０℃であることが望ましい。請求項７記
載の発明は、請求項１〜６のいずれかに記載の発明にお
いて、前記所定温度以上への昇温後の熱酸化処理は、奇
ガス及び窒素ガスの少なくとも一つのガスからなる非酸
化性ガスで酸素を希釈した酸素雰囲気中で行われること
をその要旨とする。
【００１７】上記製造方法によれば、奇ガス及び窒素ガ
スの少なくとも一つのガスからなる非酸化性ガスで酸素
を希釈した酸素雰囲気中で熱酸化処理が行われるため
に、熱酸化膜の成膜量の制御性を向上させることができ
るようになる。
スの少なくとも一つのガスからなる非酸化性ガスで酸素
を希釈した酸素雰囲気中で熱酸化処理が行われるため
に、熱酸化膜の成膜量の制御性を向上させることができ
るようになる。
【００１８】請求項８記載の発明は、請求項１〜７のい
ずれかに記載の発明において、前記所定温度以上への昇
温後の熱酸化処理は、酸素雰囲気にハロゲン系のガスを
添加して行われることをその要旨とする。
ずれかに記載の発明において、前記所定温度以上への昇
温後の熱酸化処理は、酸素雰囲気にハロゲン系のガスを
添加して行われることをその要旨とする。
【００１９】上記製造方法によれば、酸素雰囲気にハロ
ゲン系のガスを添加して昇温後の熱酸化処理を行うこと
で、開口上端部の丸め酸化を促進することができるよう
になる。なお、この場合、丸め酸化を好適に行うことの
できる温度を低下させることもできる。
ゲン系のガスを添加して昇温後の熱酸化処理を行うこと
で、開口上端部の丸め酸化を促進することができるよう
になる。なお、この場合、丸め酸化を好適に行うことの
できる温度を低下させることもできる。
【００２０】請求項９記載の発明は、請求項１〜８記載
の発明において、前記所定温度以上への昇温後の熱酸化
処理の後に、非酸化性雰囲気中で降温させることをその
要旨とする。
の発明において、前記所定温度以上への昇温後の熱酸化
処理の後に、非酸化性雰囲気中で降温させることをその
要旨とする。
【００２１】上記製造方法によれば、昇温後の熱酸化処
理の後に、非酸化性雰囲気中で降温させるために、降温
時の熱酸化膜の生成を好適に抑制することができるよう
になる。
理の後に、非酸化性雰囲気中で降温させるために、降温
時の熱酸化膜の生成を好適に抑制することができるよう
になる。
【００２２】
【発明の実施の形態】以下、本発明にかかる半導体装置
の製造方法について、その一実施形態を図面を参照しつ
つ説明する。
の製造方法について、その一実施形態を図面を参照しつ
つ説明する。
【００２３】はじめに、本実施形態にかかる半導体基板
へのトレンチの形成手順について、図１に基づいて説明
する。すなわち、このトレンチ手順においては、図１
（ａ）に示すように、まずシリコンからなる半導体基板
１０上に、シリコン酸化膜２１及びシリコン窒化膜２２
を成膜する。
へのトレンチの形成手順について、図１に基づいて説明
する。すなわち、このトレンチ手順においては、図１
（ａ）に示すように、まずシリコンからなる半導体基板
１０上に、シリコン酸化膜２１及びシリコン窒化膜２２
を成膜する。
【００２４】次に、図１（ｂ）に示すように、レジスト
パターン２３を形成し、このレジストをマスクとしてシ
リコン窒化膜２２やシリコン酸化膜２１をエッチングす
る。更に、図１（ｃ）に示すようにレジストパターン２
３を除去した後、シリコン窒化膜２２をマスクとして半
導体基板１０をエッチングすることで、トレンチ１１を
形成する。
パターン２３を形成し、このレジストをマスクとしてシ
リコン窒化膜２２やシリコン酸化膜２１をエッチングす
る。更に、図１（ｃ）に示すようにレジストパターン２
３を除去した後、シリコン窒化膜２２をマスクとして半
導体基板１０をエッチングすることで、トレンチ１１を
形成する。
【００２５】なお、上記シリコン酸化膜２１は、シリコ
ン窒化膜２２とシリコンからなる半導体基板１０とを接
触させると半導体基板１０に欠陥が生じるおそれがある
ため用いられるものであって、その膜厚は５０Å〜４０
０Åであることが望ましく、本実施形態にあっては、２
００Åの膜厚にて成膜する。
ン窒化膜２２とシリコンからなる半導体基板１０とを接
触させると半導体基板１０に欠陥が生じるおそれがある
ため用いられるものであって、その膜厚は５０Å〜４０
０Åであることが望ましく、本実施形態にあっては、２
００Åの膜厚にて成膜する。
【００２６】上記手順にてトレンチ１１を形成した場
合、図１（ｃ）に示されるように、半導体基板１０の開
口上端部Ｃにおいてコーナ部が形成される。そして、こ
のコーナ部に電界が集中するなど、ストレスが生じやす
いために、半導体装置の特性劣化が生じるおそれがある
ことは上述したとおりである。
合、図１（ｃ）に示されるように、半導体基板１０の開
口上端部Ｃにおいてコーナ部が形成される。そして、こ
のコーナ部に電界が集中するなど、ストレスが生じやす
いために、半導体装置の特性劣化が生じるおそれがある
ことは上述したとおりである。
【００２７】このコーナ部を除去して半導体基板１０の
開口上端部Ｃを丸めるために、本実施形態においては、
トレンチ１１による半導体基板１０の開口部に熱酸化処
理を施すことにしている。この熱酸化処理を施す温度と
しては、熱酸化処理によって形成されるシリコン酸化膜
の粘性係数が十分に低下する温度である９５０℃〜１１
５０℃であることが望ましい。このように粘性係数が十
分に低下する温度領域で開口上端部Ｃに熱酸化処理を施
すことで、前記開口上端部Ｃを効率よく丸めることがで
きるようになる。
開口上端部Ｃを丸めるために、本実施形態においては、
トレンチ１１による半導体基板１０の開口部に熱酸化処
理を施すことにしている。この熱酸化処理を施す温度と
しては、熱酸化処理によって形成されるシリコン酸化膜
の粘性係数が十分に低下する温度である９５０℃〜１１
５０℃であることが望ましい。このように粘性係数が十
分に低下する温度領域で開口上端部Ｃに熱酸化処理を施
すことで、前記開口上端部Ｃを効率よく丸めることがで
きるようになる。
【００２８】これに際して本実施形態においては、上記
トレンチ１１を形成した半導体基板を、６５０℃〜８０
０℃の温度領域において、薄い酸化膜を成膜した後、非
酸化性雰囲気中において開口上端部Ｃを丸めるために適
した上記温度領域まで昇温するようにしている。すなわ
ち、予め薄い酸化膜を成膜することで、半導体基板１０
がほとんど酸化されることのない非酸化性雰囲気にて昇
温を行う場合に生じるおそれのある熱窒化やサーマルエ
ッチング等を抑制する。そして、非酸素性雰囲気にて昇
温後に熱酸化処理によって上記開口上端部Ｃの丸めを行
う。このように低温域において形成される酸化膜厚を抑
制することで、十分に昇温された後に施される熱酸化処
理によって開口上端部Ｃの丸めを効率よく行うことがで
きるようになる。
トレンチ１１を形成した半導体基板を、６５０℃〜８０
０℃の温度領域において、薄い酸化膜を成膜した後、非
酸化性雰囲気中において開口上端部Ｃを丸めるために適
した上記温度領域まで昇温するようにしている。すなわ
ち、予め薄い酸化膜を成膜することで、半導体基板１０
がほとんど酸化されることのない非酸化性雰囲気にて昇
温を行う場合に生じるおそれのある熱窒化やサーマルエ
ッチング等を抑制する。そして、非酸素性雰囲気にて昇
温後に熱酸化処理によって上記開口上端部Ｃの丸めを行
う。このように低温域において形成される酸化膜厚を抑
制することで、十分に昇温された後に施される熱酸化処
理によって開口上端部Ｃの丸めを効率よく行うことがで
きるようになる。
【００２９】ここで、本実施形態における半導体基板１
０の開口上端部Ｃの熱酸化処理手順について、図２を参
照しつつ更に詳述する。図２は、本実施形態における半
導体基板１０の周辺の温度環境の推移を示す図である。
０の開口上端部Ｃの熱酸化処理手順について、図２を参
照しつつ更に詳述する。図２は、本実施形態における半
導体基板１０の周辺の温度環境の推移を示す図である。
【００３０】すなわち、本実施形態においては、先の図
１（ｃ）に示したように半導体基板１０にトレンチ１１
を形成した後、半導体基板１０の開口部に２．０〜６．
０ｎｍのシリコン酸化膜を形成するようにしている。具
体的には、同トレンチ１１の形成後、６５０〜８００℃
の比較的低温領域において、抵抗加熱のバッチ式電気炉
である熱処理装置内に半導体基板１０を挿入する。この
挿入に際しては、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）
等の希ガスや窒素（Ｎ2）等、半導体基板１０を酸化す
る能力のない非酸化性ガスに微量の酸素（Ｏ2）を添加
した雰囲気中で行うようにしている。このときの酸素濃
度は０．２〜２５％であることが望ましく、本実施形態
においては１０％としている。このように半導体基板１
０を酸化することのできる成分を微量に含んだ雰囲気中
で、半導体基板１０を熱処理装置へ挿入することによっ
て、２．０〜６．０ｎｍのシリコン酸化膜を形成する。
１（ｃ）に示したように半導体基板１０にトレンチ１１
を形成した後、半導体基板１０の開口部に２．０〜６．
０ｎｍのシリコン酸化膜を形成するようにしている。具
体的には、同トレンチ１１の形成後、６５０〜８００℃
の比較的低温領域において、抵抗加熱のバッチ式電気炉
である熱処理装置内に半導体基板１０を挿入する。この
挿入に際しては、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）
等の希ガスや窒素（Ｎ2）等、半導体基板１０を酸化す
る能力のない非酸化性ガスに微量の酸素（Ｏ2）を添加
した雰囲気中で行うようにしている。このときの酸素濃
度は０．２〜２５％であることが望ましく、本実施形態
においては１０％としている。このように半導体基板１
０を酸化することのできる成分を微量に含んだ雰囲気中
で、半導体基板１０を熱処理装置へ挿入することによっ
て、２．０〜６．０ｎｍのシリコン酸化膜を形成する。
【００３１】上記２．０〜６．０ｎｍのシリコン酸化膜
を形成した後、図２に示されるように、ほとんど半導体
基板１０を酸化する能力のない非酸化性雰囲気中におい
て、上記熱処理装置内を９５０〜１１５０℃の温度に昇
温する。この非酸化性雰囲気は、アルゴン（Ａｒ）、ヘ
リウム（Ｈｅ）等の希ガスや、窒素（Ｎ2）等、半導体
基板１０を酸化する能力のない非酸化性ガスを主成分と
する。
を形成した後、図２に示されるように、ほとんど半導体
基板１０を酸化する能力のない非酸化性雰囲気中におい
て、上記熱処理装置内を９５０〜１１５０℃の温度に昇
温する。この非酸化性雰囲気は、アルゴン（Ａｒ）、ヘ
リウム（Ｈｅ）等の希ガスや、窒素（Ｎ2）等、半導体
基板１０を酸化する能力のない非酸化性ガスを主成分と
する。
【００３２】次に、熱処理装置内の雰囲気を、半導体基
板１０を酸化する能力を有する酸化性雰囲気に切り替え
熱酸化処理を施すことで、１０ｎｍ〜５０ｎｍの酸化膜
を形成する。この酸化性雰囲気としては、上記非酸化性
ガスで酸素を希釈した雰囲気であることが望ましい。こ
の際、酸素濃度は２．０〜３５％であることが望まし
く、本実施形態においては１０％とした。
板１０を酸化する能力を有する酸化性雰囲気に切り替え
熱酸化処理を施すことで、１０ｎｍ〜５０ｎｍの酸化膜
を形成する。この酸化性雰囲気としては、上記非酸化性
ガスで酸素を希釈した雰囲気であることが望ましい。こ
の際、酸素濃度は２．０〜３５％であることが望まし
く、本実施形態においては１０％とした。
【００３３】上記態様にて、１０ｎｍ〜５０ｎｍの酸化
膜を形成した後、図２に示すように熱処理装置内の雰囲
気を上記非酸化性雰囲気に切り替え、６５０〜８００℃
まで降温する。
膜を形成した後、図２に示すように熱処理装置内の雰囲
気を上記非酸化性雰囲気に切り替え、６５０〜８００℃
まで降温する。
【００３４】このように低温領域における酸化膜の形成
を抑制して高温領域において上記開口上端部Ｃの丸め酸
化を効率的に行うことで、酸化膜の膜厚をさほど厚くす
ることなく、十分に開口上端部Ｃを丸めることができる
ようになる。ここで図３に基づいて、本実施形態と従来
の手法による熱酸化処理との相違について説明するすな
わち、図３（ａ）に模式的に示されるように、本実施形
態においては半導体基板１０の開口部に形成される熱酸
化膜１２の大半は高温環境下で形成された酸化膜であ
り、これによって開口上端部Ｃは好適に丸められる。一
方、従来のように、酸化性雰囲気中で昇温を行う場合に
は、図３（ｂ）に模式的に示されるように、半導体基板
１１０の開口部に形成される熱酸化膜１１２のうち、十
分に昇温される以前の低温環境下で形成される酸化膜の
比率が増大する。このときには、低温で形成される酸化
膜に起因した応力によって半導体基板１１０の開口上端
部Ｃ’の丸めが十分に行われない。
を抑制して高温領域において上記開口上端部Ｃの丸め酸
化を効率的に行うことで、酸化膜の膜厚をさほど厚くす
ることなく、十分に開口上端部Ｃを丸めることができる
ようになる。ここで図３に基づいて、本実施形態と従来
の手法による熱酸化処理との相違について説明するすな
わち、図３（ａ）に模式的に示されるように、本実施形
態においては半導体基板１０の開口部に形成される熱酸
化膜１２の大半は高温環境下で形成された酸化膜であ
り、これによって開口上端部Ｃは好適に丸められる。一
方、従来のように、酸化性雰囲気中で昇温を行う場合に
は、図３（ｂ）に模式的に示されるように、半導体基板
１１０の開口部に形成される熱酸化膜１１２のうち、十
分に昇温される以前の低温環境下で形成される酸化膜の
比率が増大する。このときには、低温で形成される酸化
膜に起因した応力によって半導体基板１１０の開口上端
部Ｃ’の丸めが十分に行われない。
【００３５】以上説明した本実施形態によれば、以下の
効果が得られるようになる。 （１）非酸素性雰囲気において昇温した後に熱酸化処理
を施すことで、半導体基板１０の開口上端部Ｃの丸めを
効率よく行うことができるようになる。
効果が得られるようになる。 （１）非酸素性雰囲気において昇温した後に熱酸化処理
を施すことで、半導体基板１０の開口上端部Ｃの丸めを
効率よく行うことができるようになる。
【００３６】（２）昇温前に低温環境下で薄い酸化膜を
形成することで、窒素雰囲気中で昇温等を行う場合であ
れ、熱窒化を好適に抑制することができるようになる。
また、昇温前に予め半導体基板１０の表面がわずかに酸
化されていた場合に生じるおそれのあるサーマルエッチ
ングも好適に抑制することができる。
形成することで、窒素雰囲気中で昇温等を行う場合であ
れ、熱窒化を好適に抑制することができるようになる。
また、昇温前に予め半導体基板１０の表面がわずかに酸
化されていた場合に生じるおそれのあるサーマルエッチ
ングも好適に抑制することができる。
【００３７】（３）昇温後の熱酸化処理による開口上端
部Ｃの丸めを行った後、非酸化性雰囲気によって降温す
ることで、降温時の酸化膜の形成を好適に抑制すること
ができる。
部Ｃの丸めを行った後、非酸化性雰囲気によって降温す
ることで、降温時の酸化膜の形成を好適に抑制すること
ができる。
【００３８】なお、上記実施形態は以下のように変更し
て実施してもよい。 ・上記実施形態においては、非酸化性ガスとしてアルゴ
ン（Ａｒ）、ヘリウム（Ｈｅ）等の希ガスや窒素
（Ｎ2）を用いたが、これに限られない。ここで、希ガ
スのみを用いるようにすれば、昇温時において熱窒化が
生じるおそれはなくなるため、熱窒化の抑制としては昇
温前に薄い酸化膜を形成する必要が無くなる。
て実施してもよい。 ・上記実施形態においては、非酸化性ガスとしてアルゴ
ン（Ａｒ）、ヘリウム（Ｈｅ）等の希ガスや窒素
（Ｎ2）を用いたが、これに限られない。ここで、希ガ
スのみを用いるようにすれば、昇温時において熱窒化が
生じるおそれはなくなるため、熱窒化の抑制としては昇
温前に薄い酸化膜を形成する必要が無くなる。
【００３９】・上記実施形態においては、昇温前に薄い
酸化膜の形成を行ったが、トレンチ１１形成後の半導体
基板１０が微量に酸化されていないなどの理由からサー
マルエッチングの影響が無視できる場合や、上記のよう
に熱窒化のおそれが無視できる場合にはこれを形成しな
くてもよい。
酸化膜の形成を行ったが、トレンチ１１形成後の半導体
基板１０が微量に酸化されていないなどの理由からサー
マルエッチングの影響が無視できる場合や、上記のよう
に熱窒化のおそれが無視できる場合にはこれを形成しな
くてもよい。
【００４０】・上記実施形態では、上記非酸化性ガスで
酸素を希釈した雰囲気によって昇温後の熱酸化処理を施
したが、これに限られない。非酸化性ガスで酸素を希釈
した雰囲気を用いるのは、酸化膜の形成の制御性を高め
るなどの理由からであり、酸素ガス雰囲気中において酸
化膜の形成を十分に制御することができるなら、希釈す
る必要はない。
酸素を希釈した雰囲気によって昇温後の熱酸化処理を施
したが、これに限られない。非酸化性ガスで酸素を希釈
した雰囲気を用いるのは、酸化膜の形成の制御性を高め
るなどの理由からであり、酸素ガス雰囲気中において酸
化膜の形成を十分に制御することができるなら、希釈す
る必要はない。
【００４１】・また、上記非酸化性ガスで酸素を希釈し
た雰囲気に微量の水蒸気（Ｈ2Ｏ）を添加してもよい。 ・更に、上記非酸化性ガスで酸素を希釈した雰囲気に塩
化水素（ＨＣｌ）、塩素（Ｃｌ2）、四塩化炭素（ＣＣ
ｌ4）、二塩化メタン（ＣＨ2Ｃｌ2）等のＣｌ系ハロゲ
ンガスや、三フッ化窒素（ＮＦ3）等のＦ系ハロゲンガ
スなどのハロゲン系ガスを添加してもよい。
た雰囲気に微量の水蒸気（Ｈ2Ｏ）を添加してもよい。 ・更に、上記非酸化性ガスで酸素を希釈した雰囲気に塩
化水素（ＨＣｌ）、塩素（Ｃｌ2）、四塩化炭素（ＣＣ
ｌ4）、二塩化メタン（ＣＨ2Ｃｌ2）等のＣｌ系ハロゲ
ンガスや、三フッ化窒素（ＮＦ3）等のＦ系ハロゲンガ
スなどのハロゲン系ガスを添加してもよい。
【００４２】ここで、たとえば、Ｃｌ系ハロゲンガスを
添加すると酸化剤の拡散係数が増大し、立体角の大きな
上記開口上端部Ｃの酸化が進む。このＣｌ系ハロゲンガ
スの酸化剤に対する濃度は１．０〜１０％であることが
望ましい。また、Ｆ系ハロゲンガスの添加によって酸化
起因の応力が緩和される。このＦ系ハロゲンガスの酸化
剤に対する濃度は、０．０００５〜０．１％であること
が望ましい。
添加すると酸化剤の拡散係数が増大し、立体角の大きな
上記開口上端部Ｃの酸化が進む。このＣｌ系ハロゲンガ
スの酸化剤に対する濃度は１．０〜１０％であることが
望ましい。また、Ｆ系ハロゲンガスの添加によって酸化
起因の応力が緩和される。このＦ系ハロゲンガスの酸化
剤に対する濃度は、０．０００５〜０．１％であること
が望ましい。
【００４３】・上記実施形態においては、熱処理装置と
して抵抗加熱のバッチ式電気炉を用いたが、これに限ら
れず、例えばランプ加熱の枚葉式急速熱処理装置（ＲＴ
Ｐ：Rapid Thermal Processer）等でもよい。
して抵抗加熱のバッチ式電気炉を用いたが、これに限ら
れず、例えばランプ加熱の枚葉式急速熱処理装置（ＲＴ
Ｐ：Rapid Thermal Processer）等でもよい。
【００４４】・また、先の図１に示したトレンチ１１の
形成方法についても任意である。 ・更に、図１（ｃ）の状態で熱酸化処理を行う必要もな
く、例えば開口上端部Ｃ付近のシリコン窒化膜２２をエ
ッチングした後に熱酸化処理を行ってもよい。
形成方法についても任意である。 ・更に、図１（ｃ）の状態で熱酸化処理を行う必要もな
く、例えば開口上端部Ｃ付近のシリコン窒化膜２２をエ
ッチングした後に熱酸化処理を行ってもよい。
【図１】トレンチ形成手順の一例を示す断面図。
【図２】本発明にかかる半導体装置の製造方法を具体化
した一実施形態について、その製造手順の一例を示すタ
イムチャート。
した一実施形態について、その製造手順の一例を示すタ
イムチャート。
【図３】本実施形態における熱酸化膜と従来の熱酸化膜
とを模式的に対比させた断面図。
とを模式的に対比させた断面図。
１０、１１０…半導体基板、１１…トレンチ、１２、１
１２…熱酸化膜、２１…シリコン酸化膜、２２…シリコ
ン窒化膜、２３…レジストパターン。
１２…熱酸化膜、２１…シリコン酸化膜、２２…シリコ
ン窒化膜、２３…レジストパターン。
Claims (9)
- 【請求項１】素子分離溝を形成した半導体基板の雰囲気
温度を昇温して同素子分離溝の形成された基板の少なく
とも開口上端部に熱酸化処理を施す半導体装置の製造方
法において、 前記熱酸化処理に際し、前記雰囲気温度の所定温度以上
への昇温前には前記開口上端部に酸化形成される酸化膜
の生成を抑制することを特徴とする半導体装置の製造方
法。 - 【請求項２】前記酸化膜の生成の抑制を、非酸化性雰囲
気中での前記半導体基板の前記所定温度までの昇温によ
り行う請求項１記載の半導体装置の製造方法。 - 【請求項３】前記非酸化性雰囲気中での前記半導体基板
の前記所定温度までの昇温前に、前記所定温度以上への
昇温後の熱酸化処理によって形成される酸化膜の膜厚よ
りも薄い膜厚を有する酸化膜を予め形成する請求項２記
載の半導体装置の製造方法。 - 【請求項４】前記非酸化性雰囲気中での前記半導体基板
の前記所定温度までの昇温前に形成される酸化膜の膜厚
が２．０〜６．０ｎｍである請求項３記載の半導体装置
の製造方法。 - 【請求項５】前記所定温度が、熱酸化処理によって形成
される酸化膜の粘性係数が所定以下になる温度である請
求項１〜４のいずれかに記載の半導体装置の製造方法。 - 【請求項６】前記所定温度が９５０〜１１５０℃である
請求項５記載の半導体装置の製造方法。 - 【請求項７】前記所定温度以上への昇温後の熱酸化処理
は、奇ガス及び窒素ガスの少なくとも一つのガスからな
る非酸化性ガスで酸素を希釈した酸素雰囲気中で行われ
る請求項１〜６のいずれかに記載の半導体装置の製造方
法。 - 【請求項８】前記所定温度以上への昇温後の熱酸化処理
は、酸素雰囲気にハロゲン系のガスを添加して行われる
請求項１〜７のいずれかに記載の半導体装置の製造方
法。 - 【請求項９】前記所定温度以上への昇温後の熱酸化処理
の後に、非酸化性雰囲気中で降温させる請求項１〜８の
いずれかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290163A JP3702162B2 (ja) | 2000-09-25 | 2000-09-25 | 半導体装置の製造方法 |
| US09/960,494 US6559031B2 (en) | 2000-09-25 | 2001-09-24 | Method of fabricating semiconductor device having element isolation trench |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290163A JP3702162B2 (ja) | 2000-09-25 | 2000-09-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002100674A true JP2002100674A (ja) | 2002-04-05 |
| JP3702162B2 JP3702162B2 (ja) | 2005-10-05 |
Family
ID=18773432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000290163A Expired - Fee Related JP3702162B2 (ja) | 2000-09-25 | 2000-09-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6559031B2 (ja) |
| JP (1) | JP3702162B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140521A (ja) * | 2006-01-10 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008300643A (ja) * | 2007-05-31 | 2008-12-11 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| JP2010263119A (ja) * | 2009-05-08 | 2010-11-18 | Panasonic Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2011018876A (ja) * | 2009-06-09 | 2011-01-27 | Ricoh Co Ltd | 面発光レーザ素子の製造方法、光走査装置、画像形成装置及び酸化装置 |
| JP5578745B1 (ja) | 2013-08-22 | 2014-08-27 | 株式会社京三製作所 | Ｄ級増幅器 |
| TWI570838B (zh) | 2015-11-12 | 2017-02-11 | 財團法人工業技術研究院 | 碳化矽基板上的溝槽結構以及其製作方法 |
| JP7278111B2 (ja) * | 2019-03-08 | 2023-05-19 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法および熱処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW388100B (en) * | 1997-02-18 | 2000-04-21 | Hitachi Ulsi Eng Corp | Semiconductor deivce and process for producing the same |
| US6110793A (en) * | 1998-06-24 | 2000-08-29 | Taiwan Semiconductor Manufacturing Company | Method for making a trench isolation having a conformal liner oxide and top and bottom rounded corners for integrated circuits |
| JP4592837B2 (ja) * | 1998-07-31 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP3571236B2 (ja) * | 1998-11-09 | 2004-09-29 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP3566880B2 (ja) * | 1999-04-28 | 2004-09-15 | シャープ株式会社 | 素子分離領域の形成方法 |
| US6150234A (en) * | 1999-12-16 | 2000-11-21 | Vlsi Technology, Inc. | Trench-diffusion corner rounding in a shallow-trench (STI) process |
-
2000
- 2000-09-25 JP JP2000290163A patent/JP3702162B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-24 US US09/960,494 patent/US6559031B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140521A (ja) * | 2006-01-10 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3702162B2 (ja) | 2005-10-05 |
| US6559031B2 (en) | 2003-05-06 |
| US20020037616A1 (en) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100784581B1 (ko) | 표면 거칠기 감소 방법 | |
| KR100464852B1 (ko) | 반도체 장치의 게이트 산화막 형성방법 | |
| JP5251137B2 (ja) | 単結晶シリコンウェーハおよびその製造方法 | |
| US7749910B2 (en) | Method of reducing the surface roughness of a semiconductor wafer | |
| JP2000243753A (ja) | 半導体素子の金属配線の形成方法 | |
| JP2007258266A (ja) | 半導体装置の製造方法 | |
| KR20080007094A (ko) | 결합 계면 안정화를 위한 열처리 | |
| US7883628B2 (en) | Method of reducing the surface roughness of a semiconductor wafer | |
| JP3702162B2 (ja) | 半導体装置の製造方法 | |
| KR100477810B1 (ko) | Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법 | |
| US20080132077A1 (en) | Method for manufacturing a fin field effect transistor | |
| US7163871B2 (en) | Manufacturing method of semiconductor device and oxidization method of semiconductor substrate | |
| JP2006339370A (ja) | 半導体装置の製造方法 | |
| JP3584544B2 (ja) | 半導体装置の製造方法 | |
| JPH1041241A (ja) | 半導体装置の製造方法 | |
| JP3644682B2 (ja) | 半導体装置の製造方法 | |
| TW521377B (en) | Trench structure and method of corner rounding | |
| JP2000133651A (ja) | 半導体装置の製造方法 | |
| JP2005252052A (ja) | 半導体装置及びその製造方法 | |
| JP2004064037A (ja) | 半導体装置の製造方法 | |
| KR100981673B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR20010003139A (ko) | 트렌치 소자분리 공정을 이용한 반도체 소자 제조방법 | |
| JP2004172259A (ja) | 半導体素子の製造方法 | |
| KR100334524B1 (ko) | 반도체소자의게이트산화막제조방법 | |
| KR20000008022A (ko) | 게이트 산화막의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050715 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |