JP3339150B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3339150B2 JP3339150B2 JP31878293A JP31878293A JP3339150B2 JP 3339150 B2 JP3339150 B2 JP 3339150B2 JP 31878293 A JP31878293 A JP 31878293A JP 31878293 A JP31878293 A JP 31878293A JP 3339150 B2 JP3339150 B2 JP 3339150B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- insulating film
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り, 特に, 基板表面の平坦化を目的とした層間絶縁膜
の形成方法に関する。
係り, 特に, 基板表面の平坦化を目的とした層間絶縁膜
の形成方法に関する。
【０００２】近年, 半導体装置は素子の微細化, 高速化
への要求がますます高まっており,配線層数も増加の一
途をたどり, それに伴い縦方向の段差が大きくなって上
層被膜の段差被覆が悪くなるため，層間絶縁膜の優れた
平坦化技術が必要となっている。
への要求がますます高まっており,配線層数も増加の一
途をたどり, それに伴い縦方向の段差が大きくなって上
層被膜の段差被覆が悪くなるため，層間絶縁膜の優れた
平坦化技術が必要となっている。
【０００３】
【従来の技術】従来の平坦化技術では，自己平坦化機能
を持つオゾン(O3)とテトラエチルオルソシリケート(TEO
S)を原料として形成された酸化膜や，気相成長(CVD) に
よる二酸化シリコン(SiO2)膜あるいは硼素を含むりん珪
酸ガラス(BPSG)膜の上に, スピンオングラス(SOG) 膜を
回転塗布し，アニールし，エッチバックして平坦化する
方法が使用されている。
を持つオゾン(O3)とテトラエチルオルソシリケート(TEO
S)を原料として形成された酸化膜や，気相成長(CVD) に
よる二酸化シリコン(SiO2)膜あるいは硼素を含むりん珪
酸ガラス(BPSG)膜の上に, スピンオングラス(SOG) 膜を
回転塗布し，アニールし，エッチバックして平坦化する
方法が使用されている。
【０００４】図２は従来例を説明する断面図である。図
において， 1はシリコン(Si)基板, 2は下層の層間絶縁
膜でBPSG膜, 3はアルミニウム(Al)合金配線, 5は厚さ
0.7 μｍのO3/TEOS 酸化膜である。
において， 1はシリコン(Si)基板, 2は下層の層間絶縁
膜でBPSG膜, 3はアルミニウム(Al)合金配線, 5は厚さ
0.7 μｍのO3/TEOS 酸化膜である。
【０００５】図にいて，Si基板 1上に，CVD 法によりBP
SG膜 2を成長し，その上に, スパッタ法により厚さ 1μ
ｍのAl合金膜を成膜し, フォトリソグラフィ工程により
Al合金膜をパターニングしてAl合金配線 3を形成する。
SG膜 2を成長し，その上に, スパッタ法により厚さ 1μ
ｍのAl合金膜を成膜し, フォトリソグラフィ工程により
Al合金膜をパターニングしてAl合金配線 3を形成する。
【０００６】このパターニングにより基板表面にできた
段差を覆って, 基板上にO3/TEOS 酸化膜 5を厚さ 0.7μ
ｍに成長する。また，りん珪酸ガラス(PSG) の成膜にも
TEOSが用いられるようになってきた。
段差を覆って, 基板上にO3/TEOS 酸化膜 5を厚さ 0.7μ
ｍに成長する。また，りん珪酸ガラス(PSG) の成膜にも
TEOSが用いられるようになってきた。
【０００７】従来のTEOS, 酸素(O2), トリメチルフォス
ファイト[TMP；P(OCH3)3] を用いプラズマCVD により成
長したPSG 膜では, 成膜後の放置により, 表面にりん
(P) の析出物が単時間で発生するため, 後工程までの時
間管理をしたり，または, 成膜後直ぐにSiH4系プラズマ
CVD 膜を厚さ50nm程度以上成長する必要があった。
ファイト[TMP；P(OCH3)3] を用いプラズマCVD により成
長したPSG 膜では, 成膜後の放置により, 表面にりん
(P) の析出物が単時間で発生するため, 後工程までの時
間管理をしたり，または, 成膜後直ぐにSiH4系プラズマ
CVD 膜を厚さ50nm程度以上成長する必要があった。
【０００８】
【発明が解決しようとする課題】ところが, 図２に示さ
れる前者のTEOSを用いる方法では，幅の広い凹部を持つ
段差部を埋めつくして平坦化することはできない。後者
のSOG 膜を用いる方法では, 複数のプロセスの組み合わ
せのためターンアランドタイムやコストの面で不利であ
る。また，SOG 膜からの脱ガスによるデバイスの信頼性
低下の懸念があり，SOG 膜塗布後またはアニール後大気
に曝したくないが，装置構成の相違から回転塗布装置と
CVD 装置との間の容易な接続が難しいという問題があ
る。
れる前者のTEOSを用いる方法では，幅の広い凹部を持つ
段差部を埋めつくして平坦化することはできない。後者
のSOG 膜を用いる方法では, 複数のプロセスの組み合わ
せのためターンアランドタイムやコストの面で不利であ
る。また，SOG 膜からの脱ガスによるデバイスの信頼性
低下の懸念があり，SOG 膜塗布後またはアニール後大気
に曝したくないが，装置構成の相違から回転塗布装置と
CVD 装置との間の容易な接続が難しいという問題があ
る。
【０００９】また, TEOS, O2, TMP を用いプラズマCVD
により成長したPSG 膜では, 上記のようにSiH4系プラズ
マ PSG膜と同様な取扱いはできず, 工程数の増加及び信
頼性の低下の問題があった。
により成長したPSG 膜では, 上記のようにSiH4系プラズ
マ PSG膜と同様な取扱いはできず, 工程数の増加及び信
頼性の低下の問題があった。
【００１０】本発明は，シラザン結合を有する有機シリ
コン及びNF3 及びO2を含むガスを用いたプラズマCVD 膜
で, 幅の広い凹部を持つ段差部もCVD プロセスのみで簡
単に平坦化できること, 及びTEOSを用いたプラズマCVD
により成長したPSG 膜のりんの析出を防止することを目
的とする。
コン及びNF3 及びO2を含むガスを用いたプラズマCVD 膜
で, 幅の広い凹部を持つ段差部もCVD プロセスのみで簡
単に平坦化できること, 及びTEOSを用いたプラズマCVD
により成長したPSG 膜のりんの析出を防止することを目
的とする。
【００１１】
【課題を解決するための手段】上記課題の解決は， １）シラザン結合を有する有機シリコンと，三フッ化窒
素（ＮＦ３）と，酸素（Ｏ２）またはその成分に酸素を
含むガスと，を用いてプラズマＣＶＤ法により絶縁膜を
形成する工程を有することを特徴とする半導体装置の製
造方法，あるいは， ２）前記シラザン結合を有する有機シリコンが （１）（ＳｉＲ３)２ＮＲ あるいは， （２）（ＳｉＲ２ＮＲ）３ あるいは， （３）（ＳｉＲ２ＮＲ）４ ここで，R ： Ｃｎ Ｈ２ｎ＋１ で表される任意の基．
である前記１）記載の半導体装置の製造方法により達成
される。 ３）テトラエチルオルソシリケート［（ＴＥＯＳ；Si
（ＯＣ２Ｈ５）４）］と，酸素（Ｏ２）と，りん（Ｐ）
を含んだソースガスと，三フッ化窒素（ＮＦ３）とを用
いてプラズマＣＶＤ法により絶縁膜を形成する工程を有
することを特徴とする半導体装置の製造方法、あるい
は、 ４）前記りんを含んだソースガスが，トリメチルフォス
ファイト［ＴＭＰ；Ｐ（ＯＣＨ３）３］，あるいは正り
ん酸三メチル ［ＴＭＯＰ；ＰＯ（ＯＣＨ３）３］，あ
るいはフォスフィン (ＰＨ３）である前記３)記載の半
導体装置の製造方法により達成される。
素（ＮＦ３）と，酸素（Ｏ２）またはその成分に酸素を
含むガスと，を用いてプラズマＣＶＤ法により絶縁膜を
形成する工程を有することを特徴とする半導体装置の製
造方法，あるいは， ２）前記シラザン結合を有する有機シリコンが （１）（ＳｉＲ３)２ＮＲ あるいは， （２）（ＳｉＲ２ＮＲ）３ あるいは， （３）（ＳｉＲ２ＮＲ）４ ここで，R ： Ｃｎ Ｈ２ｎ＋１ で表される任意の基．
である前記１）記載の半導体装置の製造方法により達成
される。 ３）テトラエチルオルソシリケート［（ＴＥＯＳ；Si
（ＯＣ２Ｈ５）４）］と，酸素（Ｏ２）と，りん（Ｐ）
を含んだソースガスと，三フッ化窒素（ＮＦ３）とを用
いてプラズマＣＶＤ法により絶縁膜を形成する工程を有
することを特徴とする半導体装置の製造方法、あるい
は、 ４）前記りんを含んだソースガスが，トリメチルフォス
ファイト［ＴＭＰ；Ｐ（ＯＣＨ３）３］，あるいは正り
ん酸三メチル ［ＴＭＯＰ；ＰＯ（ＯＣＨ３）３］，あ
るいはフォスフィン (ＰＨ３）である前記３)記載の半
導体装置の製造方法により達成される。
【００１２】
【作用】本発明は，シラザン結合を持つ有機シリコン及
び三フッ化窒素(NF3) 及び酸素(O2)または一酸化窒素(N
O)または一酸化二窒素(N2O) 等の酸化剤を加えた原料ガ
スを用いてプラズマCVD による絶縁膜を形成することに
より, 従来のプラズマCVD 装置を用いて簡単に自己平坦
化性質を持つ絶縁膜が形成できることを利用したもので
ある。
び三フッ化窒素(NF3) 及び酸素(O2)または一酸化窒素(N
O)または一酸化二窒素(N2O) 等の酸化剤を加えた原料ガ
スを用いてプラズマCVD による絶縁膜を形成することに
より, 従来のプラズマCVD 装置を用いて簡単に自己平坦
化性質を持つ絶縁膜が形成できることを利用したもので
ある。
【００１３】また，本発明は, TEOSを用いて成膜したPS
G 膜では, 従来のソースガスであるTEOS, O2, TMP 等の
りんのソースガスに, NF3 を添加することにより, りん
の析出を防止できるため，従来のSiH4系プラズマ PSG膜
と同様な取扱いができ, なおかつ段差被覆性の優れたPS
G 膜が形成できることを実験的に確かめた結果を利用し
たものである。
G 膜では, 従来のソースガスであるTEOS, O2, TMP 等の
りんのソースガスに, NF3 を添加することにより, りん
の析出を防止できるため，従来のSiH4系プラズマ PSG膜
と同様な取扱いができ, なおかつ段差被覆性の優れたPS
G 膜が形成できることを実験的に確かめた結果を利用し
たものである。
【００１４】
【実施例】図１は本発明の実施例を説明する断面図であ
る。図において， 1はシリコン(Si)基板, 2は下層の層
間絶縁膜でBPSG膜, 3はアルミニウム(Al)合金配線, 4
は厚さ0.7 μｍの本発明の実施例による絶縁膜である。
る。図において， 1はシリコン(Si)基板, 2は下層の層
間絶縁膜でBPSG膜, 3はアルミニウム(Al)合金配線, 4
は厚さ0.7 μｍの本発明の実施例による絶縁膜である。
【００１５】図において，Ｓｉ基板１上に、ＣＶＤ法に
よりＢＰＳＧ膜２を成長し，その上に、スパッタ法によ
り厚さ1μｍのＡｌ合金膜を成膜し，フォトリソグラフ
ィ工程によりＡｌ合金膜をパターニングしてＡｌ合金配
線３を形成する。
よりＢＰＳＧ膜２を成長し，その上に、スパッタ法によ
り厚さ1μｍのＡｌ合金膜を成膜し，フォトリソグラフ
ィ工程によりＡｌ合金膜をパターニングしてＡｌ合金配
線３を形成する。
【００１６】このパターニングにより基板表面にできた
段差を覆って, 基板上に実施例の絶縁膜 4を厚さ 0.7μ
ｍに成長する。実施例の絶縁膜 4は, 平行平板型プラズ
マCVD 装置を用い, 原料としてヘキサメチルシクロトリ
シラザン (Si3C6H21N3; 略称は HMCTSZ)を用い, 三フッ
化窒素(NF3) 及び酸素(O2)を加えて成長した。成長条件
の一例を次に示す。
段差を覆って, 基板上に実施例の絶縁膜 4を厚さ 0.7μ
ｍに成長する。実施例の絶縁膜 4は, 平行平板型プラズ
マCVD 装置を用い, 原料としてヘキサメチルシクロトリ
シラザン (Si3C6H21N3; 略称は HMCTSZ)を用い, 三フッ
化窒素(NF3) 及び酸素(O2)を加えて成長した。成長条件
の一例を次に示す。
【００１７】 反応ガス： HMCTSZ (Heでバブリング), NF3, O2 ガス流量比： O2：NF3 ：He(HMCTSZ)＝ 1： 1：10 RF電力密度： 0.4 W/cm2 RF周波数： 13.56 MHz 基板温度： 60℃ 図は, 断面写真を模写したものであり，幅広い凹部の上
も良好に平坦化されている。
も良好に平坦化されている。
【００１８】次に, HMCTSZの構造を化学式１に示す。
【００１９】
【化１】 実施例ではシラザン結合を有する有機シリコンとして,
HMCTSZを用いたが, その他のシラザン結合を有する有機
シリコンを用いても良く, 例えば, (1) ヘキサメチルジシラザン等で知られる化学式２の構
造を持つもの
HMCTSZを用いたが, その他のシラザン結合を有する有機
シリコンを用いても良く, 例えば, (1) ヘキサメチルジシラザン等で知られる化学式２の構
造を持つもの
【００２０】
【化２】 (2) 実施例のヘキサメチルシクロトリシラザンで知られ
る化学式３の構造を持つもの
る化学式３の構造を持つもの
【００２１】
【化３】 (3）オクタメチルシクロテトラシラザンで知られる化学
式４の構造を持つもの
式４の構造を持つもの
【００２２】
【化４】 であってもよい。次に, TEOSを用いて形成したPSG 膜の
実施例を説明する。
実施例を説明する。
【００２３】実施例では, 平行平板型プラズマCVD 装置
を用いてりん濃度 7wt％のPSG 膜を成膜する。成長条件
の一例を次に示す。
を用いてりん濃度 7wt％のPSG 膜を成膜する。成長条件
の一例を次に示す。
【００２４】 反応ガス： TEOS 150 SCCM (He等不活性ガスでバブ
リング) O2 300 SCCM TMP りん濃度が 7wt％になる流量 NF3 10 SCCM ガス圧力： 3 Torr RF電力密度： 0.6 W/cm2 RF周波数： 13.56 MHz 成長温度： 400℃ 以上の条件で成膜したPSG 膜を温度23℃, 湿度40％の雰
囲気中で１か月放置してもりんの析出は見られなかっ
た。NF3 を添加しないで, その他の条件をこの実施例と
同一にして成膜したPSG 膜は10日以内でりんが析出し
た。
リング) O2 300 SCCM TMP りん濃度が 7wt％になる流量 NF3 10 SCCM ガス圧力： 3 Torr RF電力密度： 0.6 W/cm2 RF周波数： 13.56 MHz 成長温度： 400℃ 以上の条件で成膜したPSG 膜を温度23℃, 湿度40％の雰
囲気中で１か月放置してもりんの析出は見られなかっ
た。NF3 を添加しないで, その他の条件をこの実施例と
同一にして成膜したPSG 膜は10日以内でりんが析出し
た。
【００２５】実施例の条件で, RF電力密度を 1.0 W/cm2
に上げてもりんの析出は起こらなかった。また, 成長温
度を 420℃に上げてもりんの析出は起こらなかった。ま
た，りん濃度 5wt％にしても，NF3 を添加しないときは
りんの析出が見られるが，添加した場合は見られない。
に上げてもりんの析出は起こらなかった。また, 成長温
度を 420℃に上げてもりんの析出は起こらなかった。ま
た，りん濃度 5wt％にしても，NF3 を添加しないときは
りんの析出が見られるが，添加した場合は見られない。
【００２６】また，実施例ではりんを含んだソースガス
として, トリメチルフォスファイト[TMP；P(OCH3)3] を
用いたが，これの代わりに正りん酸三メチル[TMOP；PO
(OCH3)3], あるいはフォスフィン (PH3)を用いてもりん
の析出は起こらなかった。
として, トリメチルフォスファイト[TMP；P(OCH3)3] を
用いたが，これの代わりに正りん酸三メチル[TMOP；PO
(OCH3)3], あるいはフォスフィン (PH3)を用いてもりん
の析出は起こらなかった。
【００２７】
【発明の効果】本発明によれば，シラザン結合を有する
有機シリコン及びNF3 及びO2を含むガスを用いプラズマ
CVD 膜で, 幅の広い凹部を持つ段差部もCVD プロセスの
みで簡単に平坦化できるようになった。この結果, SOG
膜を使わないため, 工程の簡略化, デバイスの高信頼化
が達成でき，しかも平坦化特性が向上して加工精度の向
上及び上層被膜の被覆改善ができる。
有機シリコン及びNF3 及びO2を含むガスを用いプラズマ
CVD 膜で, 幅の広い凹部を持つ段差部もCVD プロセスの
みで簡単に平坦化できるようになった。この結果, SOG
膜を使わないため, 工程の簡略化, デバイスの高信頼化
が達成でき，しかも平坦化特性が向上して加工精度の向
上及び上層被膜の被覆改善ができる。
【００２８】また，TEOSを用いてプラズマCVD により成
長したPSG 膜のりんの析出を防止することができ，従来
のSiH4系プラズマ PSG膜と同様な取扱いができて工程数
の増加を防ぎ, 且つ, SiH4系プラズマ PSG膜より優れた
段差被覆性を得ることができた。
長したPSG 膜のりんの析出を防止することができ，従来
のSiH4系プラズマ PSG膜と同様な取扱いができて工程数
の増加を防ぎ, 且つ, SiH4系プラズマ PSG膜より優れた
段差被覆性を得ることができた。
【図１】 本発明の実施例を説明する断面図
【図２】 従来例を説明する断面図
1 シリコン(Si)基板 2 下層の層間絶縁膜でBPSG膜 3 アルミニウム(Al)合金配線 4 本発明の実施例による絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−283403（ＪＰ，Ａ) 特開 平２−236282（ＪＰ，Ａ) 特開 平１−217927（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/205 H01L 21/768
Claims (4)
- 【請求項１】 シラザン結合を有する有機シリコンと， 三フッ化窒素（ＮＦ３）と，酸素（Ｏ２）またはその成分に酸素を含むガスと ， を用いてプラズマＣＶＤ法により絶縁膜を形成する工程
を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 シラザン結合を有する有機シリコンが （１）（ＳｉＲ３)２ＮＲ あるいは， （２）（ＳｉＲ２ＮＲ）３ あるいは， （３）（ＳｉＲ２ＮＲ）４ ここで，R ： Ｃｎ Ｈ２ｎ＋１ で表される任意の基． であることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 テトラエチルオルソシリケート［（ＴＥ
ＯＳ；Si（ＯＣ２Ｈ５）４）］と，酸素（Ｏ２）と，り
ん（Ｐ）を含んだソースガスと，三フッ化窒素（ＮＦ
３）とを用いてプラズマＣＶＤ法により絶縁膜を形成す
る工程を有することを特徴とする半導体装置の製造方
法。 - 【請求項４】 前記りんを含んだソースガスが，トリメ
チルフォスファイト［ＴＭＰ；Ｐ（ＯＣＨ３）３］，あ
るいは正りん酸三メチル ［ＴＭＯＰ；ＰＯ（ＯＣＨ
３）３］，あるいはフォスフィン (ＰＨ３）であること
を特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31878293A JP3339150B2 (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31878293A JP3339150B2 (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176529A JPH07176529A (ja) | 1995-07-14 |
| JP3339150B2 true JP3339150B2 (ja) | 2002-10-28 |
Family
ID=18102889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31878293A Expired - Fee Related JP3339150B2 (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339150B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6345010B2 (ja) * | 2014-07-10 | 2018-06-20 | キヤノン株式会社 | インクジェット記録ヘッド用基板の製造方法 |
-
1993
- 1993-12-20 JP JP31878293A patent/JP3339150B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176529A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3208376B2 (ja) | 成膜方法及び半導体装置の製造方法 | |
| JP3123061B2 (ja) | バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法 | |
| US5840631A (en) | Method of manufacturing semiconductor device | |
| JP4077606B2 (ja) | スピンオンガラス組成物及びこれを利用した半導体装置のシリコン酸化膜の形成方法 | |
| JPH09116011A (ja) | 半導体装置およびその製造方法 | |
| US5567661A (en) | Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| JP3339150B2 (ja) | 半導体装置の製造方法 | |
| JPH0945687A (ja) | 基板表面の平坦化方法 | |
| KR100611115B1 (ko) | 스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법 | |
| JP3319014B2 (ja) | 成膜方法、成膜装置、及び半導体装置の製造方法 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JPH0547758A (ja) | 半導体装置の層間絶縁膜の形成方法 | |
| US20070161208A1 (en) | Semiconductor device and fabrication method thereof | |
| JPH05129280A (ja) | 半導体装置の製造方法 | |
| JP3080809B2 (ja) | 半導体装置の製造方法 | |
| US6169026B1 (en) | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH05109720A (ja) | 半導体装置の製造方法 | |
| JPH08227889A (ja) | 半導体装置及びその製造方法 | |
| JPH0810692B2 (ja) | 半導体装置の製造方法 | |
| JPH0563100A (ja) | 半導体装置の製造方法 | |
| JPH0950995A (ja) | シリコン系酸化物および半導体装置の層間絶縁膜 | |
| JPH07176613A (ja) | 半導体装置の製造方法 | |
| JPH0669200A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020716 |
|
| LAPS | Cancellation because of no payment of annual fees |