JPH0154867B2 - - Google Patents

Info

Publication number
JPH0154867B2
JPH0154867B2 JP9182981A JP9182981A JPH0154867B2 JP H0154867 B2 JPH0154867 B2 JP H0154867B2 JP 9182981 A JP9182981 A JP 9182981A JP 9182981 A JP9182981 A JP 9182981A JP H0154867 B2 JPH0154867 B2 JP H0154867B2
Authority
JP
Japan
Prior art keywords
melting point
point metal
silicon
high melting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9182981A
Other languages
English (en)
Other versions
JPS57207372A (en
Inventor
Eiji Nagasawa
Hidekazu Okabayashi
Mitsutaka Morimoto
Kohei Higuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9182981A priority Critical patent/JPS57207372A/ja
Publication of JPS57207372A publication Critical patent/JPS57207372A/ja
Priority to US06/657,080 priority patent/US4551908A/en
Publication of JPH0154867B2 publication Critical patent/JPH0154867B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は高融点金属ゲート配線と半導体基板と
を直接接続させたオーミツク電極(以下、ダイレ
クトコンタクトと呼ぶ)を含むMOS集積回路装
置の製造方法に関するものである。
近年、MOSICにおいては、高速化および高集
積化の要請から、素子の微細化およびゲート電極
や内部配線の低抵抗化の試みが数多くなされてい
る。モリブデン、タングステン等の高融点金属
は、従来からゲート電極や内部配線に多用されて
きた多結晶シリコンに比較して、膜抵抗が小さい
結晶粒径が小さい等の利点を持つており、これら
の高融点金属をゲート電極や内部配線として用い
たMOSICは高性能、高集積度の半導体装置とし
て有望視されている。しかしながら、現在、かか
る高融点金属ゲートMOSICにおいては、オーミ
ツク特性が良好であるダイレクトコンタクトが得
られにくいことが欠点となつており、この欠点
が、高性能、高集積度高融点金属ゲートMOSIC
の実現に大きな障害となつている。
本発明の目的は、上記した欠点に鑑み、良好な
オーミツク特性を持つダイレクトコンタクトを含
んだMOS集積回路装置の製造方法を提供するこ
とにある。
従来より検討されてきたダイレクトコンタクト
の製造方法および構造は以下に示す通りである。
すなわち、Si半導体基板の一主面に形成された二
酸化シリコン等の絶縁膜において、ダイレクトコ
ンタクトを形成すべき領域上の該絶縁膜に通常エ
ツチング方法によつて開口を設けて、シリコン表
面を露出させた後、当該シリコン表面に基板シリ
コン導電型とは逆型の不純物を高濃度にドーピン
グし、その後、所定の膜厚の高融点金属ゲート配
線を前記した高濃度に不純物がドープされたシリ
コン基板表面の1部分に接する様にして製造する
方法もしくは特公昭54−43352号公報に記載され
ているがごとく、前記した露出シリコン表面上の
1部分に、以後の熱処理工程によつて該シリコン
表面へ拡散させるべき不純物をあらかじめ含ませ
た高融点金属ゲート配線を接触させて形成しその
後の熱処理時に当該ゲート配線の直下に高濃度に
不純物がドープされたシリコン領域を形成するこ
とによつてダイレクトコンタクトを得る製造方法
等が知られている。従つて前記した2つの製造方
法において高融点金属ゲート配線パターニング後
に得られるオーミツク特性を支配する界面は、前
者の場合では高融点金属と高濃度に不純物がドー
プされたシリコンとによつて構成される界面であ
り、後者の場合では、不純物がドープされた高融
点金属と比抵抗が数Ωcm程度のシリコンとによつ
て構成される界面であり、両者の間では高融点金
属中に不純物がドープされているかいないかある
いはシリコン基板側の表面濃度の高低等の差異は
あるが、基本的には、高融点金属とシリコンとに
よつて構成される界面である。
かかる界面に高温の熱処理を行つた場合には、
従来よりよく知られている様に界面において熱反
応が生じ、珪化物層が形成される。そして、形成
される珪化物の金属学的組成や成長速度等は、基
板シリコンの表面状態や表面濃度あるいは高融点
金属の形成条件や高融点金属中に吸着された不純
物酸素量等々の違いによつて異なることも指摘さ
れている。従つて、高融点金属と基板シリコンと
が接する界面に高温熱処理を行つた場合には、こ
の熱処理によつて熱処理前の界面状態との変化が
生ずるか、上記事実を反映して、熱処理後の界面
の構造は一定な構造とはならない。この界面構造
の変化に対応してダイレクトコンタクトのオーミ
ツク特性もまた変化を受けるために、良好なオー
ミツク特性を持つたダイレクトコンタクトを再現
性よく得ることは極めてむつかしい。
本発明者はかかる欠点を取除いて、高温熱処理
後においても良好なオーミツク特性を確保しうる
ダイレクトコンタクトを含んだMOSIC装置の製
造方法を検討した結果、本発明の製造方法、すな
わち、Si半導体基板の一主面に形成された二酸化
シリコン等の絶縁膜においてダイレクトコンタク
トを形成すべき領域上の該絶縁膜に所定の開口を
設けてシリコン基板を露出させた後、当該構造の
上面に膜厚500Å以下の高融点金属層を形成する
工程と、当該高融点金属層の上部よりイオン注入
を行うことにより、該高融点金属層とシリコン基
板との接触部の界面を混合させると共に該高融点
金属層および該金属層直下のシリコン表面に不純
物をドープする工程と、当該構造に600℃付近の
温度における熱処理を実施した後、未反応な高融
点金属をエツチングすることによつて、高融点金
属珪化物層を前記露出シリコン表面に選択的に形
成する工程と該構造に非還元性ガス雰囲気中で
800℃以上における熱処理を実施する工程と、当
該高融点金属珪化物層の表面の1部分に直接接触
した所定の厚膜の高融点金属配線ゲートを形成す
る工程と、を含むことを特徴とするMOS集積回
路装置の製造方法によれば、800℃以上の高温熱
処理後にも良好なオーミツク特性を有したダイレ
クトコンタクトが得られることが明らかとなつ
た。また、本発明の方法では、イオン注入を行つ
た後に400〜600℃という比較的低温の熱処理を行
い、この後、未反応な高融点金属を除去した後に
800℃以上の熱処理を行う2段熱処理法が行われ
ているが、この2段熱処理は均一、かつ、平滑な
高融点金属珪化物を開口部に対して自己整合的に
形成する上で、極めて重要である。すなわち、イ
オン注入後の最初のアニールを、例えば800℃程
度以上の高温で行つた場合には、開口部からはみ
だして珪化物が形成されてしまう。従つて、最初
低温でアニールを行つた後、未反応な高融点金属
を除去することによつて開口部に自己整合して珪
化物が形成される。この後、該珪化物層の抵抗率
の減少及び注入されたイオンの電気的活性化を目
的とした800℃程度以上の熱処理が実施される。
この熱処理をH2ガスを含んだ還元性ガス雰囲気
で行つた場合には、前記低温熱処理によつて形成
された珪化物の均一性や平滑性が失われてしま
い。これに伴つてピンホール等の欠陥が多数形成
されるため集積回路への使用には適させない。従
つて、非還元性ガス雰囲気例えば、窒素、不活性
ガス、酸素、水蒸気あるいはこれらの組合せたガ
ス雰囲気または真空中で800℃以上の熱処理を行
うことが、珪化物の均一かつ平滑な性質を維持す
る上で重要である。以下、本発明をその具体的実
施の一例を示しながら詳細に説明する。
以下の実施例では高融点金属ゲート配線として
Moを用いたnチヤネルMoゲートMOSICのダイ
レクトコンタクトの場合について示すが、これは
説明の便宜のためであり、W等のMo以外の高融
点金属の場合やこれらの高融点金属の化合物もし
くはこれらの複合層あるいはこれらを含む他の材
料との複合層よりなるゲート配線を用いた場合に
も適用できるのは当然である。
第1図は本発明の製造方法を説明するためのも
のである。第1図aに示す様に、p型シリコン基
板11の一主面に通常の選択酸化法によつてフイ
ールド酸化膜12を形成した後、活性領域に膜厚
400Åゲート酸化膜13を形成し、その後全面に
気相成長法により膜厚1700Åの窒化シリコン膜1
4を形成する。次に、第1図bに示す様に、ダイ
レクトコンタクトを形成すべきシリコン表面15
を通常のエツチング方法によつて露出させた後、
第1図cに示す様に、全面Moをスパツタリング
して膜厚200ÅのMo膜を形成し、その後As+イオ
ンを100kevで5×1015cm-2だけ注入することによ
つて、前記露出シリコン表面に高濃度に不純物を
ドープしたn+Si領域17を形成する。次に、600
℃で水素ガス雰囲気中において20分間熱処理し、
その後、H2O2系エツチング液中に数分間投入し
て未反応なMoをエツチングすることによつて第
1図dに示す様に、前記n+Si領域17の表面のみ
に六方晶系MoSi2からなるMo珪化物層18が形
成された構造を得る。次に窒素雰囲気において
900℃で20分間熱処理を行い、前記珪化物18を
正方晶系MoSi219に変化させると、第1図eと
なる。次に、熱リン酸中において窒化シリコン膜
をエツチングし、薄いHFを含んだ水溶液で数十
秒間処理したのち、膜厚3000ÅのMo膜をスパツ
タ蒸着し、その後通常のホトレジスト工程および
エツチング工程を実施したMoドープ配線20を
形成することによつて、第1図fに示す様なダイ
レクトコンタクトが形成される。
第2図は本発明の製造方法によつて形成したダ
イレクトコンタクトに900℃20分間の熱処理を実
施した後に得られたダイレクトコンタクトのオー
ミツク特性を示したものである。同図における直
線21は、両端に2×2μm2の大きさのコンタク
トを有したn+抵抗体に±1V印加した場合にダイ
レクトコンタクトを介して流れる電流を測定した
結果であるが、ダイレクトコンタクトのオーミツ
ク性が良好であることを示している。この時のダ
イレクトコンタクトの固有接触抵抗は10-6Ωcm2
程度であり、熱処理前の値とほぼ一致するもので
あつた。従つて、本発明の製造方法によるダイレ
クトコンタクトでは、900℃程度の高温熱処理を
行つてもコンタクト抵抗の増大や非オーミツク性
の発生によるオーミツク特性の劣化が生じておら
ず、従来法によつたものに比較して著しい改善が
示されている。
また、ダイレクトコンタクトを形成すべきシリ
コン表面のみに高濃度に不純物を選択的にドーピ
ングする工程は、イオン注入によつて行われるの
が普通であり、イオン注入の阻止マスクとしては
窒化シリコン膜やホトレジスト等が用いられる。
これらの阻止マスクはイオン注入実施後すくなく
とも高融点金属ゲート配線が形成される前に除去
されなければならない。従来の製造方法では、高
濃度に不純物がドーピングされたシリコン表面が
露出されたままの状態で前記除去工程が行われ
る。特に窒化シリコン膜は阻止マスクに使用した
場合には、窒化シリコン膜除去のために行う熱リ
ン酸中での処理時に高濃度イオン不純物がドープ
された露出シリコン表面において著しい表面あれ
が発生する欠点がある。しかしながら、本発明の
製造方法では、熱リン酸によるエツチング時には
高濃度に不純物がドープされたシリコン表面は高
融点金属化合物によつて覆われており、該珪化物
は熱リン酸に対して安定であるために、表面あれ
は発生しない。本発明はこの点でも有利である。
【図面の簡単な説明】
第1図a〜fは本発明の製造方法によつて得ら
れるMOS集積回路装置の一実施についての断面
図である。図中の主なる記号はそれぞれ次のもの
を示す。 11:シリコン基板、12:フイールド酸化
膜、13:ゲート酸化膜、14:窒化シリコン
膜、15:ダイレクトコンタクトを形成すべき露
出シリコン表面、16:膜厚200ÅのMo膜、1
7:n+Si領域、18:六方晶系MoSi2、19:正
方晶系MoSi2、20:Moゲート配線。 第2図は本発明の製造方法によつて形成された
ダイレクトコンタクトに900℃、20分間の熱処理
を行つた後のオーミツク特性を示したものであ
る。同図において、21は両端に2×2μm2の大
きさのダイレクトコンタクトを有したn+抵抗体
の電流―電圧特性のカーブトレーサーによる測定
結果を示している。

Claims (1)

    【特許請求の範囲】
  1. 1 Si半導体基板の一主面の選択的に不純物がド
    ープされた領域の所定の箇所に高融点金属ゲート
    配線を接触させてなる接続を有するMOS集積回
    路装置の製造方法において、該接続を形成すべき
    領域上の絶縁膜に所定の開口を設けてシリコン基
    板を露出させた後、当該構造の上面に膜厚500Å
    以下の高融点金属層を形成する工程と、当該高融
    点金属層の上部よりイオン注入を行なうことによ
    り、該高融点金属層とシリコン基板との接触部の
    界面を混合させると共に、該高融点金属層および
    該金属層直下のシリコン表面に不純物をドープす
    る工程と、当該構造に400〜600℃の温度における
    熱処理を実施した後、未反応な高融点金属をエツ
    チングすることによつて高融点金属珪化物層を前
    記露出シリコン表面に選択的に形成する工程と、
    該構造に非還元性ガス雰囲気中で、800℃以上の
    温度における熱処理を実施する工程と、当該高融
    点金属珪化物層の表面の一部分に直接接触した所
    定の膜厚の高融点金属配線ゲートを形成する工程
    とを含むことを特徴とするMOS集積回路装置の
    製造方法。
JP9182981A 1981-06-15 1981-06-15 Manufacture of metal oxide semiconductor integrated circuit device Granted JPS57207372A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9182981A JPS57207372A (en) 1981-06-15 1981-06-15 Manufacture of metal oxide semiconductor integrated circuit device
US06/657,080 US4551908A (en) 1981-06-15 1984-10-02 Process of forming electrodes and interconnections on silicon semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9182981A JPS57207372A (en) 1981-06-15 1981-06-15 Manufacture of metal oxide semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JPS57207372A JPS57207372A (en) 1982-12-20
JPH0154867B2 true JPH0154867B2 (ja) 1989-11-21

Family

ID=14037487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9182981A Granted JPS57207372A (en) 1981-06-15 1981-06-15 Manufacture of metal oxide semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPS57207372A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60193380A (ja) * 1984-03-15 1985-10-01 Nec Corp 半導体装置の製造方法
JP2882352B2 (ja) * 1996-04-19 1999-04-12 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS57207372A (en) 1982-12-20

Similar Documents

Publication Publication Date Title
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
KR910007097B1 (ko) 반도체 장치의 제조 방법
JPS6173370A (ja) 半導体装置及びその製造方法
JPH0451071B2 (ja)
JPH034527A (ja) 半導体素子の製造方法
US4901134A (en) Semiconductor device and manufacturing method thereof
JPH0638496B2 (ja) 半導体装置
JPS61166075A (ja) 半導体装置およびその製造方法
JP3103063B2 (ja) 金属ポリサイド構造の熱的安定性を改善する方法
JPS6298642A (ja) 半導体集積回路装置の製造方法
JPH0621099A (ja) GaAs MESFETの製造方法
US4888297A (en) Process for making a contact structure including polysilicon and metal alloys
JPH0154867B2 (ja)
US4410375A (en) Method for fabricating a semiconductor device
EP0104079A2 (en) Integrated circuit contact structure
JPS6079721A (ja) 半導体構造体の形成方法
JPS59177926A (ja) 半導体装置の製造方法
JPH0766408A (ja) 半導体装置の製造方法
JPH01112755A (ja) 半導体装置の製造方法
JPH02288341A (ja) Mis型半導体装置
JPS59121978A (ja) 半導体装置の製造方法
JPS5935475A (ja) 半導体装置の製造方法
JPH05136398A (ja) 半導体装置の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JPH0349230A (ja) 半導体装置とその製造方法