JP2013070008A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013070008A
JP2013070008A JP2011209373A JP2011209373A JP2013070008A JP 2013070008 A JP2013070008 A JP 2013070008A JP 2011209373 A JP2011209373 A JP 2011209373A JP 2011209373 A JP2011209373 A JP 2011209373A JP 2013070008 A JP2013070008 A JP 2013070008A
Authority
JP
Japan
Prior art keywords
layer
lower electrode
upper electrode
amorphous
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011209373A
Other languages
English (en)
Inventor
Kiyotaka Miyano
野 清 孝 宮
Tomonori Aoyama
山 知 憲 青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011209373A priority Critical patent/JP2013070008A/ja
Priority to US13/546,379 priority patent/US20130075844A1/en
Publication of JP2013070008A publication Critical patent/JP2013070008A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】素子特性を劣化させることなく、半導体材料または絶縁膜の結晶特性を改善することができる低温アニールを用いた半導体装置の製造方法、並びに、このような低温アニールに適した半導体装置を提供する。
【解決手段】本実施形態による半導体装置は、半導体基板の上方に設けられた金属からなる下部電極と、下部電極の上方に設けられた金属からなる上部電極と、下部電極と上部電極との間に設けられた結晶層とを備える。下部電極および上部電極の各膜厚は、結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄い。
【選択図】図５

Description

本発明による実施形態は、半導体装置およびその製造方法に関する。
抵抗変化型メモリとして、例えば、ＲｅＲＡＭ(Resistance Change Random Access Memory)が開発されている。ＲｅＲＡＭは、クロスポイント型セルアレイを容易に構成することができ、かつ、セルアレイの三次元的な積層化も容易である。このため、ＲｅＲＡＭは微細化に向いている。
このようなＲｅＲＡＭは、各可変抵抗素子に電流を流すために、選択素子（ダイオードセレクタ)を備えている。選択素子は、整流特性を得るために、ＰＩＮ（Ｐ−ｔｙｐｅ／Ｉ−ｔｙｐｅ／Ｎ−ｔｙｐｅ）型やＮＩＰ（Ｎ−ｔｙｐｅ／Ｉ−ｔｙｐｅ／Ｐ−ｔｙｐｅ）型等の構成を有する。
このような選択素子を形成するために、下部電極上に、不純物を含むアモルファスシリコン、真性状態のアモルファスシリコンおよび不純物を含むアモルファスシリコンを順に堆積する。さらにその上に上部電極を形成する。その後、ＲＴＡ(Rapid Thermal Annealing)を用いて、アモルファスシリコンをアニールする。この場合、ＲＴＡによってアモルファスシリコンは電極のメタルをシードとしてポリシリコンまたは単結晶シリコンへ結晶化され、同時に、シリコン内の不純物は活性化される。
しかし、ＲＴＡのような高温アニールを行うと、不純物が広く拡散し過ぎ、真性領域が無くなってしまい、それにより所望のＰＩＮ構成またはＮＩＰ構成を得ることができなくなるという問題があった。即ち、高温アニールでは、所望の素子特性を得ることが困難であるという問題があった。
また、抵抗変化型メモリの一つに磁気ランダムアクセスメモリ(ＭＲＡＭ（Magnetic Random Access Memory）)がある。ＭＲＡＭのメモリセルは、ＭＴＪ(Magnetic Tunnel Junction)素子を有する。ＴＭＲ（tunneling magnetoresistive）効果を利用したＭＴＪ素子は、２枚の強磁性体層とこれらに挟まれた非磁性層（トンネルバリア膜）とからなる積層構造を有する。
ＭＴＪ素子は金属から成る下部電極と上部電極との間に挟まれており、かつ、ＭＴＪ素子自体の耐熱性も低い。従って、トンネルバリア層を結晶化するために高温アニールを用いると、ＭＴＪ素子の特性が劣化するおそれがあった。
特開２００５−３３２８３８号公報
素子特性を劣化させることなく、半導体材料または絶縁膜の結晶特性を改善することができる低温アニールを用いた半導体装置の製造方法、並びに、このような低温アニールに適した半導体装置を提供する。
本実施形態による半導体装置は、半導体基板の上方に設けられた金属からなる下部電極と、下部電極の上方に設けられた金属からなる上部電極と、下部電極と上部電極との間に設けられた結晶層とを備える。下部電極および上部電極の各膜厚は、結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄い。
第１の実施形態によるＲｅＲＡＭの構成を示すブロック図。 セルアレイの平面図。 セルアレイの斜視図。 メモリセル１３の構成を示す断面図。 選択素子ＳＤの構成を示す断面図。 第１の実施形態によるＲｅＲＡＭの選択素子ＳＤの製造方法を示す断面図。 第２の実施形態に従ったＭＲＡＭの構成を示すブロック。 メモリセルＭＣの書込み動作を示す説明図。 ＭＴＪ素子の構成を示す断面図。 第２の実施形態によるＭＲＡＭのＭＴＪ素子の製造方法を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態：ＲｅＲＡＭ）
図１は、第１の実施形態によるＲｅＲＡＭの構成を示すブロック図である。メモリセルアレイ１は、図２の平面図および図３の斜視図に示すようなクロスポイント型セルアレイである。メモリセル１３は、互いに交差するワード線（ＷＬ）１１とビット線（ＢＬ）１２との交差部に配置されている。セルアレイ１は、図３では、４層のメモリセル１３が積層された３次元セルアレイとして構成されている。
カラム制御回路２およびロウ制御回路３は、メモリセルアレイ１のデータ消去、データ書込みおよびデータ読出しのために、ビット線１２およびワード線１１を選択し、制御する。
データ入出力バッファ４は、書込みデータの受け取り、消去命令の受け取り、読出しデータの出力、アドレスデータやコマンドデータの受け取りを行う。メモリセルアレイ１は、データ入出力バッファ４およびＩ／Ｏ線を介して、外部のホスト８との間でデータをやり取りする。受け取った書込みデータは、カラム制御回路２にロードされて、メモリセルアレイ１の書込み制御に用いられる。メモリセルアレイ１から読み出したデータは、カラム制御回路２にラッチされ、データ入出バッファ４を介して出力される。
メモリセルの選択をするためのアドレスデータは、データ入出力バッファ４からステートマシン６を介してカラム制御回路２およびロウ制御回路３に送られる。また、ホスト８からのコマンドデータは、データ入出力バッファ４からコマンド・インターフェイス５に送られる。
コマンド・インターフェイス５は、ホスト８からの制御信号を受け、データ入出力バッファ４に入力されたデータが書込みデータかコマンドデータかアドレスデータかを判断する。データ入出力バッファ４に入力されたデータがコマンドデータであれば、これをデコードしてコマンド信号としてステートマシン６に転送する。
ステートマシン６は、ＲｅＲＡＭメモリ全体の管理を行う。即ち、ホスト８からのコマンドを受け、コマンドに従って読出し、書込み、消去、データの入出力管理等を行う。
パルス発生器７は、ステートマシン６により制御されて、任意の電圧、任意のタイミングの制御パルスを発生する。制御パルスは、ロウ制御回路３で選択されたワード線に、書込みパルスあるいは読出しパルス等として転送される。
メモリセルアレイ１の周辺回路素子（２〜８）は、メモリセルアレイ１の直下に形成され得る。これにより、ＲｅＲＡＭのチップ面積は、ほぼメモリセルアレイ１の面積に等しくすることができる。
図４は、メモリセル１３の構成を示す断面図である。メモリセル１３は、可変抵抗素子ＶＲと、選択素子ＳＤとを含む。可変抵抗素子ＶＲは、その抵抗値が電圧、電流、熱あるいは化学エネルギーにより可変に設定される。選択素子ＳＤは、選択されたメモリセル１３の可変抵抗素子ＶＲに電流を流すために用いられる。可変抵抗素子ＶＲおよび選択素子ＳＤは、電極１４ｂを介して積層されている。
可変抵抗素子ＶＲとビット線１２との間、選択素子ＳＤとワード線１１の間には、電極１４ａ、１４ｃがそれぞれ設けられている。電極１４ａ、１４ｂおよび１４ｃは、接着層およびバリアメタルの機能を有する。そのため、電極１４ａ、１４ｂおよび１４ｃは、例えば、Ｗ、Ｐｔ，Ａｕ，Ａｇ，ＴｉＡｌＮ，ＳｒＲｕｏ，Ｒｕ，ＲｕＮ，Ｉｒ，Ｃｏ，Ｔｉ，ＴｉＮ，ＴａＮ，ＬａＮｉＯ，Ａｌ，ＰｔＩｒＯｘ，ＰｔＲｈＯｘ，Ｒｈ，ＴａＡｌＮ等の金属材料を用いて形成される。
また、ワード線１１およびビット線１２は、例えば、タングステン（Ｗ），タングステンシリサイド（ＷＳｉ），ニッケルシリサイド（ＮｉＳｉ），コバルトシリサイド（ＣｏＳｉ）等の低抵抗の金属配線が用いられる。
図５は、選択素子ＳＤの構成を示す断面図である。選択素子ＳＤは、結晶層として、Ｎ型シリコン結晶層３１、真性シリコン結晶層３２およびＰ型シリコン結晶層３３を含み、例えば、ＰＩＮ型ダイオードまたはＮＩＰ型ダイオードを構成する。シリコン層３１〜３３は、ポリシリコンまたは単結晶シリコンからなる。
選択素子ＳＤは、下部電極としての電極１４ｂ（以下、下部電極１４ｂともいう）上に設けられている。本実施形態では、下部電極１４ｂはＴｉＮを用いて形成されている。選択素子ＳＤの上には、上部電極としての電極１４ｃ（以下、上部電極１４ｃともいう）が設けられている。本実施形態では、上部電極１４ｃは、ＴｉおよびＴｉＮを用いて形成されている。上部電極１４ｃ上には、図４を参照して説明したように、金属配線（ワード線ＷＬ）１１が設けられている。選択素子ＳＤは、可変抵抗素子ＶＲとともにシリコン基板１０の上方に設けられている。
下部電極１４ｂおよび上部電極１４ｃの各膜厚δは、後述するマイクロ波アニール工程で用いられるマイクロ波の周波数に対応する表皮効果における表皮層の厚さδＳよりも薄い（δ≦δＳ）。これは、マイクロ波が下部電極１４ｂおよび上部電極１４ｃを通過して、それらの間にある選択素子ＳＤに達するための条件である。
より詳細には、表皮層の厚さδＳは、式１で決定される。
δＳ＝ｓｑｒｔ（２／ωμσ) （式１）
ここで、マイクロ波の角振動数をω（＝２πｆ）とし、下部電極１４ｂおよび上部電極１４ｃを構成する金属の透磁率をμとし、下部電極１４ｂおよび上部電極１４ｃを構成する金属の伝導度をσとする。“ｓｑｒｔ”は、平方根を示す。
上部電極１４ｃのように複数の金属材料（Ｔｉ、ＴｉＮ）で構成されている場合、上部電極１４ｃを構成する複数の金属材料の各膜厚は、それぞれ各金属材料（Ｔｉ、ＴｉＮ）の表皮層の厚さよりも薄く形成される。これを一般化すると、選択素子ＳＤの上または下にある電極を構成する複数の金属材料Ｍ１〜Ｍｎ（ｎは整数）の膜厚δ１〜δｎは、式２を満たす必要がある。
ｓｑｒｔ(ωμ１σ１／２)×δ１＋ｓｑｒｔ（ωμ２σ２／２)×δ２＋ ・・・ ｓｑｒｔ（ωμｎσｎ／２)×δｎ≦１ （式２）
ここで、金属材料Ｍ１〜Ｍｎの透磁率をμ１〜μｎとし、金属材料Ｍ１〜Ｍｎの伝導度をσ１〜σｎとする。
式２を満たす下部電極１４ｂおよび上部電極１４ｃを用いることによって、マイクロ波が選択素子ＳＤ内のシリコン（後にシリコン結晶層３１〜３３となる）に達することができる。そして、マイクロ波は、選択素子ＳＤ内のシリコンを結晶化し、かつ、このシリコンに含まれている不純物を活性化させることができる。
従来から半導体装置の製造プロセスにおけるアニール工程は、半導体装置の結晶の性質改善およびドーパントの活性化等の目的のために不可欠なものであり、半導体産業において重要な役割を果たしてきた。
しかし、長時間に亘ってアニールを行うと、不純物の濃度プロファイルが劣化し、並びに、様々な界面特性が設計値からずれてしまう。そこで近年、非常に高い温度で短時間に行うアニール方法としてＲＴＡ法等が用いられている。このような高温度で短時間に行うアニール方法は、長時間のアニールに伴う不具合を抑制しつつ、結晶性の改善およびドーパントの活性化を達成することができる。
しかし、このような高温アニールは、不純物を大きく拡散させてしまうため、局所的に不純物を導入し、所望の濃度プロファイルを形成することが困難であった。例えば、金属からなる電極１４ｂ、１４ｃをシードとして、選択素子ＳＤのアモルファスシリコンをシリコン結晶層３１〜３３へ結晶化する場合、ＲＴＡのような高温アニールを用いると、不純物が真性状態のシリコン層へ拡散してしまう。このため、ＲＴＡのような高温アニールでは、ＰＩＮ型ダイオードやＮＩＰ型ダイオードを形成することが困難であった。
そこで、本実施形態では、所望の濃度プロファイルを有するＰＩＮ型ダイオードやＮＩＰ型ダイオードを選択素子ＳＤとして形成するために、マイクロ波アニールを用いる。マイクロ波アニールは、低温（２００度〜５５０度）のもとであっても、結晶特性を充分に改善しかつ不純物を活性化させることができる。
マイクロ波は、その特性上、アモルファス化された材料に効率良く吸収され、単結晶材料にはあまり吸収されない。このため、シリコン結晶層３１〜３３を形成する際には、最初にアモルファスシリコンを堆積し、その後、このアモルファスシリコンにマイクロ波を照射することによってポリシリコンまたは単結晶シリコンへ結晶化させる。
アモルファスシリコンをポリシリコンまたは単結晶シリコンへ結晶化させるために、金属からなる電極１４ｂ、１４ｃがシードとして必要になる。アモルファスシリコンは、電極１４ｂ、１４ｃをシードとしてポリシリコンまたは単結晶シリコンに結晶化される。
一方、電極１４ｂ、１４ｃが金属からなるので電極１４ｂ、１４ｃの膜厚が厚すぎると、マイクロ波が電極１４ｂ、１４ｃによって遮蔽されてしまう。これでは、マイクロ波は、電極１４ｂと１４ｃとの間にあるアモルファスシリコンへ到達することができない。そこで、電極１４ｂ、１４ｃの膜厚は、それぞれ式２を満たすように設定される。これにより、マイクロ波は、電極１４ｂと１４ｃとの間にあるアモルファスシリコンへ照射され、アモルファスシリコンを低温でポリシリコンまたは単結晶シリコンへ結晶化させることでき、かつ、アモルファスシリコン内の不純物を活性化させることができる。
次に、本実施形態によるＲｅＲＡＭの製造方法について説明する。
図６（Ａ）〜図６（Ｃ）は、第１の実施形態によるＲｅＲＡＭの選択素子ＳＤの製造方法を示す断面図である。尚、周辺回路および可変抵抗素子ＶＲの製造方法は、公知の製造方法を用いて形成すればよい。従って、ここでは、選択素子ＳＤの製造方法を示す。
まず、シリコン基板上に周辺回路および可変抵抗素子ＶＲを形成した後、シリコン基板の上方に下部電極１４ｂを形成する。下部電極１４ｂは、例えば、タングステンとチタンとの積層膜である。タングステンおよびチタンの各膜厚は、上記式２を満たす。
即ち、次の式３を満たす。
ｓｑｒｔ(ωμＷσＷ ／２ )×δＷ＋ｓｑｒｔ(ωμＴｉ，１σＴｉ，１ ／２ )×δＴｉ、１ ≦ １ 式３
ここで、μＷはタングステンの透磁率、σＷはタングステンの伝導度、δＷはタングステンの膜厚であり、μＴｉ，１はチタンの透磁率、σＴｉ，１はチタンの伝導度、δＴｉ，１はチタンの膜厚である。
次に、Ｎ型不純物を含有する第１のアモルファス半導体層としてのアモルファスシリコン層３１、第２のアモルファス半導体層としての真性状態のアモルファスシリコン層３２および第３のアモルファス半導体層としてのＰ型不純物を含有するアモルファスシリコン層３３を下部電極１４ｂ上に連続して堆積する。より詳細には、例えば、ＰＨ３／Ｓｉ２Ｈ６／Ｈｅ混合ガスまたはＰＨ３／ＳｉＨ４／Ｈｅ混合ガスを用いて、約５００℃の基板温度のもとで、Ｎ型不純物を含有するアモルファスシリコン層３１を約２５ｎｍ成膜する。続いて、ＳｉＨ４ガスまたはＳｉ２Ｈ６ガスを用いて、約５００℃の基板温度のもとで、ノンドープアモルファスシリコン層３２を約５０ｎｍ成膜する。さらに、続いて、ＳｉＨ４／Ｈ２／ＢＣｌ３混合ガスまたはＳｉ２Ｈ６／Ｈ２／ＢＣｌ３混合ガスを用いて、約５００℃の基板温度のもとで、Ｐ型不純物を含有するアモルファスシリコン層３３を約２５ｎｍ成膜する。尚、ＢＣｌ３に代えてＢ２Ｈ６を用いてもよい。これにより、図６（Ａ）に示すようにＰＩＮ型のアモルファスシリコン層３１〜３３の積層膜が形成される。
次に、図６（Ｂ）に示すように、アモルファスシリコン層３３上に上部電極１４ｃを形成する。上部電極１４ｃは、例えば、チタンと窒化チタンとの積層膜である。チタンおよび窒化チタンの各膜厚は、上記式２を満たす。
即ち、次の式４を満たす。
ｓｑｒｔ(ωμＴｉ、２σＴｉ、２ ／２ )×δＴｉ、２＋ｓｑｒｔ(ωμＴｉＮσＴｉＮ ／２ )×δＴｉＮ ≦ １ 式４
ここで、μＴｉ、２はチタンの透磁率、σＴｉ、２はチタンの伝導度、δＴｉ、２はチタンの膜厚であり、μＴｉＮは窒化チタンの透磁率、σＴｉＮは窒化チタンの伝導度、δＴｉＮは窒化チタンの膜厚である。
次に、図６（Ｂ）に示すように、マイクロ波アニールを行う。より詳細には、周波数ｆ（ｆは２．４５ＧＨｚ〜３００ＧＨｚ）の電磁波（マイクロ波ＭＷ）を照射する。このとき、下部電極１４ｂおよび上部電極１４ｃは、上記式２（式３および式４）を満たしているので、マイクロ波は、下部電極１４ｂおよび上部電極１４ｃを透過して、アモルファスシリコン層３１〜３３に達する。
これにより、図６（Ｃ）に示すように、アモルファスシリコン層３１〜３３は、それぞれＮ型不純物を含有するシリコン結晶層３１、真性状態のノンドープシリコン結晶層３２およびＰ型不純物を含有するシリコン結晶層３２へと結晶化される。このとき、マイクロ波アニールは、低温（２００度〜５００度）で、アモルファスシリコンを結晶化し、かつ、不純物を活性化させる。従って、アモルファスシリコン層３１および３３内の不純物は、ノンドープアモルファスシリコン層３２へさほど拡散しない。その結果、マイクロ波照射後のシリコン結晶層３１〜３３は、所望のＰＩＮ型構造あるいはＮＩＰ型構造に形成され得る。即ち、本実施形態によれば、所望の構成を有する選択素子ＳＤが得られる。
その後、さらに、配線（ワード線ＷＬ）等を形成することによって、本実施形態によるＲｅＲＡＭが完成する。
尚、シリコン結晶層３１と３３との位置は入れ替えても差し支えない。この場合、ＮＩＰ型構造の選択素子ＳＤを得ることができる。また、本実施形態では、選択素子ＳＤはシリコンを用いて形成されている。しかし、選択素子ＳＤはシリコンと同じ第１４属元素であるＧｅ、あるいは、ＳｉとＧｅとの合金(Ｓｉ１−ｘＧｅｘ（Ｘ＝０〜１) ）を用いて形成されてもよい。
さらに、マイクロ波の周波数が可変である場合、マイクロ波アニールにおいて用いられるマイクロ波の周波数のうち最大周波数ｆ０に基づいて角振動数ω０＝２πｆ０を決定すればよい。角振動数ω０を用いて式２によって、下部電極１４ｂおよび上部電極１４ｂの膜厚を決定することができる。
本実施形態によれば、マイクロ波アニール工程において、選択素子ＳＤを挟む下部電極１４ｂおよび上部電極１４ｃがそれぞれ式２を満たす。これにより、マイクロ波が選択素子ＳＤに到達し、選択素子ＳＤを結晶化させることができる。さらに、アモルファスシリコン層３１、３３内の不純物が拡散することを抑制しつつ、該不純物を活性化させることができる。
本実施形態によれば、選択素子ＳＤにおいて、真性シリコン結晶層３２の膜厚を厚く維持することができる。これにより、選択素子ＳＤは、オフ電流を抑制することができる。
（第２の実施形態）
図７は、第２の実施形態に従ったＭＲＡＭの構成を示すブロックである。メモリセルアレイ１１１内には、複数のメモリセルＭＣがマトリクス状に二次元配置されている。各メモリセルＭＣは、ＭＴＪ素子およびセルトランジスタを含む。ＭＴＪ素子は、抵抗状態の変化によってデータを記憶し、電流によってデータを書き換え可能な磁気トンネル接合素子である。セルトランジスタは、ＭＴＪ素子に対応して設けられ、該対応するＭＴＪ素子に電流を流すときに導通状態となるように構成されている。
複数のワード線ＷＬはロウ方向に、複数のビット線ＢＬはカラム方向にそれぞれ互いに交差するように配線されている。隣接する２つのビット線ＢＬは対を成しており、メモリセルＭＣは、ワード線ＷＬとビット線対（例えば、第１のビット線ＢＬ１、第２のビット線ＢＬ２）との交点に対応して設けられている。各メモリセルＭＣのＭＴＪ素子およびセルトランジスタは、ビット線対の間（例えば、ＢＬ１とＢＬ２との間）に直列に接続されている。また、セルトランジスタＣＴのゲートはワード線ＷＬに接続されている。
メモリセルアレイ１１１のビット線方向の両側には、センスアンプ１１２およびライトドライバ１２２が配置されている。センスアンプ１１２は、ビット線ＢＬに接続されており、選択ワード線ＷＬに接続されたメモリセルＭＣに流れる電流を検知することによって、メモリセルに格納されたデータを読み出す。ライトドライバ１２２は、ビット線ＢＬに接続されており、選択ワード線ＷＬに接続されたメモリセルＭＣに電流を流すことによってデータを書き込む。
メモリセルアレイ１１１のワード線方向の両側には、ロウデコーダ１１３およびワード線ドライバ１２１がそれぞれ配置されている。ワード線ドライバ１２１は、ワード線に接続されており、データ読出しまたはデータ書込みの際に選択ワード線ＷＬに電圧を印加するように構成されている。
センスアンプ１１２またはライトドライバ１２２と外部入出力端子Ｉ／Ｏとの間のデータの授受は、データバス１１４及びＩ／Ｏバッファ１１５を介して行われる。
コントローラ１１６には、各種の外部制御信号、例えば、チップイネーブル信号／ＣＥ、アドレスラッチイネーブル信号ＡＬＥ、コマンドラッチイネーブル信号ＣＬＥ、書き込みイネーブル信号／ＷＥ、及び読み出しイネーブル信号／ＲＥなどが入力される。コントローラ１１６は、これらの制御信号に基づいて、入出力端子Ｉ／Ｏから供給されるアドレスＡｄｄとコマンドＣｏｍとを識別する。そして、コントローラ１１６は、アドレスＡｄｄを、アドレスレジスタ１１７を介してロウデコーダ１１３及びカラムデコーダ１１８に転送する。また、コントローラ１１６は、コマンドＣｏｍをデコードする。センスアンプ１１２は、カラムデコーダ１１８によってデコードされたカラムアドレスに従って、ビット線に電圧を印加することができるように構成されている。ワード線ドライバ１２１は、ロウデコーダ１１３によってデコードされたロウアドレスに従って、選択ワード線ＷＬに電圧を印加することができるように構成されている。
コントローラ１１６は、外部制御信号とコマンドに従って、データ読み出し、データ書き込み及び消去の各シーケンス制御を行う。内部電圧発生回路１１９は、各動作に必要な内部電圧（例えば、電源電圧より昇圧された電圧）を発生するために設けられている。この内部電圧発生回路１１９も、コントローラ１１６により制御され、昇圧動作を行い必要な電圧を発生する。
図８は、メモリセルＭＣの書込み動作を示す説明図である。ＴＭＲ効果を利用したＭＴＪ素子は、２枚の強磁性体層Ｆ，Ｐとこれらに挟まれた非磁性層（トンネル絶縁膜）Ｂとからなる積層構造を有し、スピン偏極トンネル効果による磁気抵抗の変化によりデジタルデータを記憶する。ＭＴＪ素子は、２枚の強磁性体層Ｆ，Ｐの磁化配列によって、低抵抗状態と高抵抗状態とを取り得る。例えば、低抵抗状態をデータ“０”と定義し、高抵抗状態をデータ“１”と定義すれば、ＭＴＪ素子に１ビットデータを記録することができる。もちろん、低抵抗状態をデータ“１”と定義し、高抵抗状態をデータ“０”と定義してもよい。
例えば、ＭＴＪ素子は、固定層（Ｐｉｎ層）Ｐ、トンネルバリア層Ｂ、記録層（Ｆｒｅｅ層）Ｆを順次積層して構成される。Ｐｉｎ層ＰおよびＦｒｅｅ層Ｆは、強磁性体で構成されており、トンネルバリア層Ｂは、絶縁膜（例えば、Ａｌ２Ｏ３，ＭｇＯ）からなる。Ｐｉｎ層Ｐは、磁化の向きが固定されている層であり、Ｆｒｅｅ層Ｆは、磁化の向きが可変であり、その磁化の向きによってデータを記憶する。
書込み時に矢印Ａ１の向きに電界を印加すると、Ｐｉｎ層Ｐの磁化の向きに対してＦｒｅｅ層Ｆのそれがアンチパラレル状態（ＡＰ状態）となり、高抵抗状態（データ“１”）となる。書込み時に矢印Ａ２の向きに電界を印加すると、Ｐｉｎ層ＰとＦｒｅｅ層Ｆとのそれぞれの磁化の向きがパラレル状態（Ｐ状態）となり、低抵抗状態（データ“０”）となる。このように、ＴＭＪ素子は、電界の印加方向によって異なるデータを書き込むことができる。
図９は、ＭＴＪ素子の構成を示す断面図である。ＭＴＪ素子は、結晶層としてトンネル絶縁膜Ｂを含む。本実施形態では、トンネル絶縁膜Ｂは、多結晶状態のＭｇＯを用いて形成されている。Ｆｒｅｅ層ＦおよびＰｉｎ層Ｐの材料は、例えば、Ｃｏ、Ｆｅ、Ｎｉ、Ｐｔ、Ｆｅ、Ｐｄ、Ｂ、Ｔａ、Ｄｙ、Ｔｖ、Ｃｒ等を含む磁性体材料を用いて形成されている。
ＭＴＪ素子は、下部電極１５１上に形成されている。下部電極１５１は、コンタクト（図示せず）を介して図８に示すセルトランジスタＣＴの拡散層に電気的に接続されている。下部電極１５１は、例えば、Ｔａ、Ｐｔ、Ｉｒ、Ｒｕ、Ｐｄ、Ｗ、Ｔｉ、Ａｌ 及びそれらの窒化物、あるいは、これらの材料の複合膜を用いて形成されている。
ＭＴＪ素子上には、上部電極１５２が設けられている。上部電極１５２は、ビット線ＢＬ１またはＢＬ２に電気的に接続されている。上部電極１５２は、例えば、Ｔａ、ＴｉＡｌｘＮｙ、ＴａＮ、ＷＮ、Ｗ、ＴｉＮ、あるいは、これらの材料の複合膜を用いて形成されている。
下部電極１５１および上部電極１５２の各膜厚δは、マイクロ波アニール工程で用いるマイクロ波の周波数に対応する表皮効果における表皮層δＳよりも薄い（δ≦δＳ）。これは、マイクロ波が下部電極１５１および上部電極１５２を通過して、それらの間にあるＭＴＪ素子に達するための条件である。マイクロ波がＭＴＪ素子に達するために、 下部電極１５１の膜厚は上記式２を満たす膜厚を有し、上部電極１５２の膜厚も上記式２を満たす必要がある。
さらに、Ｆｒｅｅ層ＦおよびＰｉｎ層Ｐの材料がマイクロ波を遮蔽する場合、下部電極１５１およびＰｉｎ層Ｐの膜厚が式２を満たす必要があり、かつ、上部電極１５２およびＦｒｅｅ層Ｆの膜厚が式２を満たす必要がある。この場合、下部電極１５１または上部電極１５２が複数の金属材料で形成されている場合と同様に式２を適用すればよい。尚、Ｆｒｅｅ層ＦおよびＰｉｎ層Ｐは、強磁性体材料からなる。このように、強磁性体材料からなる場合、式２に用いられる強磁性体材料の透磁率μは、マイクロ波の磁化応答から求められる最大値である。
第２の実施形態では、ＭＴＪ素子のトンネル絶縁膜Ｂを結晶化させるために、マイクロ波アニールを用いる。マイクロ波アニールは、低温で、結晶特性を充分に改善させることができる。従って、下部電極１５１、上部電極１５２、Ｐｉｎ層ＰおよびＦｒｅｅ層Ｆが熱に弱い材料で形成されている場合であっても、それらの特性を劣化させることなく、トンネル絶縁膜Ｂを結晶化させることができる。
マイクロ波は、上述のとおり、アモルファス化された材料に効率良く吸収される。このため、トンネル絶縁膜Ｂを形成する際には、最初に非晶質状態の絶縁膜（例えば、Ａｌ２Ｏ３，ＭｇＯ）を堆積し、その後、この絶縁膜にマイクロ波を照射することによって多結晶状態の絶縁膜へ結晶化させる。
非晶質状態の絶縁膜を多結晶状態の絶縁膜へ結晶化させるために、Ｐｉｎ層ＰまたはＦｒｅｅ層Ｆがシードとして必要になる。
下部電極１５１およびＰｉｎ層Ｐの膜厚、並びに、上部電極１５２およびＦｒｅｅ層Ｆの膜厚は、それぞれ式２を満たすように設定される。これにより、マイクロ波は、Ｐｉｎ層ＰおよびＦｒｅｅ層Ｆを劣化させることなく、非晶質状態のトンネル絶縁膜Ｂへ照射され、非晶質状態のトンネル絶縁膜Ｂを低温で多結晶状態のトンネル絶縁膜Ｂへ結晶化させることできる。
次に、本実施形態によるＭＲＡＭの製造方法について説明する。
図１０（Ａ）〜図１０（Ｃ）は、第２の実施形態によるＭＲＡＭのＭＴＪ素子の製造方法を示す断面図である。尚、周辺回路およびセルトランジスタＣＴの製造方法は、公知の製造方法を用いて形成すればよい。従って、ここでは、ＭＴＪ素子の製造方法を示す。
まず、シリコン基板上にセルトランジスタＣＴを形成し、セルトランジスタＣＴを被覆するように層間絶縁膜（図示せず）を形成する。次に、層間絶縁膜上に下部電極１５１を形成する。下部電極１５１は、例えば、窒化チタンである。窒化チタンの膜厚は、上記式２を満たす。勿論、下部電極１５１は、複数の材料で形成されてもよい。
次に、下部電極１５１上に、ＭＴＪ素子を形成する。例えば、下部電極１５１上に、第１の強磁性体層としてのＰｉｎ層Ｐ、非晶質状態のトンネル絶縁膜Ｂおよび第２の強磁性体層としてのＦｒｅｅ層Ｆの材料を順番に堆積する。Ｆｒｅｅ層ＦおよびＰｉｎ層Ｐの材料は、上述した強磁性体材料である。トンネル絶縁膜Ｂの材料は、例えば、酸化マグネシウムである。Ｆｒｅｅ層Ｆ、トンネル絶縁膜ＢおよびＰｉｎ層Ｐの材料を加工することによって、図１０（Ａ）に示すように、ＭＴＪ素子が下部電極１５１上に形成される。
次に、図１０（Ｂ）に示すように、ＭＴＪ素子上に上部電極１５２を形成する。上部電極１５２は、例えば、窒化チタンである。窒化チタンの膜厚は、上記式２を満たす。
尚、Ｆｒｅｅ層ＦおよびＰｉｎ層Ｐの材料がマイクロ波を遮蔽する場合、下部電極１５１およびＰｉｎ層Ｐの膜厚が式２を満たす必要があり、かつ、上部電極１５２およびＦｒｅｅ層Ｆの膜厚が式２を満たす必要がある。この場合、下部電極１５１または上部電極１５２が複数の金属材料で形成されている場合と同様に式２を適用すればよい。
次に、図１０（Ｂ）に示すように、マイクロ波アニールを行う。より詳細には、周波数ｆ（ｆは２．４５ＧＨｚ〜３００ＧＨｚ）の電磁波（マイクロ波ＭＷ）を照射する。このとき、下部電極１５１および上部電極１５２（並びに、Ｆｒｅｅ層ＦおよびＰｉｎ層Ｐ）は、上記式２を満たしているので、マイクロ波は、下部電極１５１および上部電極１５２を透過して、ＭＴＪ素子のトンネル絶縁膜Ｂに達する。
これにより、図１０（Ｃ）に示すように、非晶質状態のトンネル絶縁膜Ｂは、多晶質状態のトンネル絶縁膜Ｂへと結晶化される。このとき、マイクロ波アニールは、低温（２００度〜５００度）で行われるので、Ｆｒｅｅ層ＦおよびＰｉｎ層Ｐの劣化は抑制される。
その後、さらに、配線（ビット線ＢＬ）等を形成することによって、本実施形態によるＭＲＡＭが完成する。尚、Ｆｒｅｅ層ＦとＰｉｎ層Ｐとの位置は入れ替えても差し支えない。
第２の実施形態によれば、マイクロ波アニール工程において、トンネル絶縁膜Ｂを挟む下部電極１５１（およびＰｉｎ層Ｐ）が式２を満たし、並びに、上部電極１５１（およびＦｒｅｅ層Ｆ）が式２を満たす。これにより、マイクロ波がトンネル絶縁膜Ｂに到達し、Ｆｒｅｅ層ＦおよびＰｉｎ層Ｐを劣化させることなく、トンネル絶縁膜Ｂを結晶化させることができる。
本実施形態によれば、Ｆｒｅｅ層ＦおよびＰｉｎ層Ｐを劣化させることなく、トンネル絶縁膜Ｂを結晶化させることができるので、ＭＲＡＭの高性能化を図ることができる。
以上から第１および第２の実施形態による製造方法は、素子特性を劣化させることなく、半導体材料または絶縁膜の結晶特性を改善することができる低温アニールを用いて半導体装置を製造することができる。また、第１および第２の実施形態による半導体装置は、このような低温アニールに適している。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
ＳＤ…選択素子、１４ｂ、１５１…下部電極、１４ｃ、１５２…上部電極、３１〜３３…シリコン結晶層（アモルファスシリコン層）、１１…ワード線 １３…ビット線、ＭＷ…マイクロ波、ＭＴＪ…ＭＴＪ素子、Ｆ…Ｆｒｅｅ層、Ｐ…Ｐｉｎ層、Ｂ…トンネル絶縁膜

Claims (10)

  1. 半導体基板の上方に設けられた金属からなる下部電極と、
    前記下部電極の上方に設けられた金属からなる上部電極と、
    前記下部電極と前記上部電極との間に設けられた結晶層とを備え、
    前記下部電極および前記上部電極の各膜厚は、前記結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄く、
    前記表皮層の厚さδＳは、
    δＳ＝ｓｑｒｔ（２／ωμσ) 式１
    （ここで、前記マイクロ波の角振動数をω（＝２πｆ）とし、前記下部電極および前記上部電極を構成する金属の透磁率をμとし、前記下部電極および前記上部電極を構成する金属の伝導度をσとする）
    式１で決定され、
    前記下部電極および前記上部電極が金属材料Ｍ１〜Ｍｎ（ｎは整数）から構成されている場合、Ｍ１〜Ｍｎの膜厚δ１〜δｎは、
    ｓｑｒｔ(ωμ１σ１／２)×δ１＋ｓｑｒｔ（ωμ２σ２／２)×δ２＋ ・・・ ｓｑｒｔ（ωμｎσｎ／２)×δｎ≦１ 式２
    （ここで、前記金属材料Ｍ１〜Ｍｎの透磁率をμ１〜μｎとし、前記金属材料Ｍ１〜Ｍｎの伝導度をσ１〜σｎとする）
    式２を満たすことを特徴とする半導体装置。
  2. 半導体基板の上方に設けられた金属からなる下部電極と、
    前記下部電極の上方に設けられた金属からなる上部電極と、
    前記下部電極と前記上部電極との間に設けられた結晶層とを備え、
    前記下部電極および前記上部電極の各膜厚は、前記結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄いことを特徴とする半導体装置。
  3. 前記表皮層の厚さδＳは、
    δＳ＝ｓｑｒｔ（２／ωμσ) 式１
    （ここで、前記マイクロ波の角振動数をω（＝２πｆ）とし、前記下部電極および前記上部電極を構成する金属の透磁率をμとし、前記下部電極および前記上部電極を構成する金属の伝導度をσとする）
    式１で決定されることを特徴とする請求項２に記載の半導体装置。
  4. 前記下部電極および前記上部電極が金属材料Ｍ１〜Ｍｎ（ｎは整数）から構成されている場合、Ｍ１〜Ｍｎの膜厚δ１〜δｎは、
    ｓｑｒｔ(ωμ１σ１／２)×δ１＋ｓｑｒｔ（ωμ２σ２／２)×δ２＋ ・・・ ｓｑｒｔ（ωμｎσｎ／２)×δｎ≦１ 式２
    （ここで、前記金属材料Ｍ１〜Ｍｎの透磁率をμ１〜μｎとし、前記金属材料Ｍ１〜Ｍｎの伝導度をσ１〜σｎとする）
    式２を満たすことを特徴とする請求項３に記載の半導体装置。
  5. 前記金属材料Ｍ１〜Ｍｎは、強磁性体を含み、
    該強磁性体の透磁率は、前記マイクロ波の磁化応答から求められる最大値であることを特徴とする請求項４に記載の半導体装置。
  6. 前記半導体装置は、データを記憶する複数のメモリセルを含む抵抗変化型メモリであり、
    前記結晶層は、前記メモリセルを選択する選択素子として設けられたＰＩＮ型ダイオードまたはＮＩＰ型ダイオードであることを特徴とする請求項２に記載の半導体装置。
  7. 前記半導体装置は、データを記憶する複数のメモリセルを含む抵抗変化型メモリであり、
    各前記メモリセルは、２つの強磁性体層と、該２つの強磁性体層間に設けられたトンネル絶縁膜とを有する磁気トンネル接合素子を含み、
    前記結晶層は、前記トンネル絶縁膜であることを特徴とする請求項２に記載の半導体装置。
  8. 半導体基板の上方に下部電極を形成し、
    前記下部電極上に非晶質層を形成し、
    前記非晶質層上に上部電極を形成し、
    前記非晶質層にマイクロ波を照射することによって前記非晶質層を結晶化することを具備し、
    前記下部電極および前記上部電極の各膜厚は、前記結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄いことを特徴とする半導体装置の製造方法。
  9. 前記半導体装置は、データを記憶する複数のメモリセルを含む抵抗変化型メモリであり、
    前記非晶質層として第１導電型の不純物を含む第１のアモルファス半導体層、真性状態の第２のアモルファス半導体層および第２導電型の不純物を含む第３のアモルファス半導体層を前記下部電極上に順番に形成し、
    前記第３のアモルファス半導体層上に前記上部電極を形成し、
    前記第１から前記第３のアモルファス半導体層にマイクロ波を照射することによって、該第１から第３のアモルファス半導体層を第１から第３の半導体結晶層へ結晶化させ、
    前記第１から第３の半導体結晶層が、前記メモリセルを選択する選択素子として設けられたＰＩＮ型ダイオードまたはＮＩＰ型ダイオードを構成することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記半導体装置は、データを記憶する複数のメモリセルを含む抵抗変化型メモリであり、
    前記下部電極の形成後、前記下部電極上に第１の強磁性体層を形成し、
    前記第１の強磁性体層上に前記非晶質層として非晶質状態のトンネル絶縁膜を形成し、
    前記トンネル絶縁膜上に第２の強磁性体層を形成し、
    前記第２の強磁性体層上に前記上部電極を形成し、
    前記非晶質状態のトンネル絶縁膜にマイクロ波を照射することによって、該非晶質状態のトンネル絶縁膜を多結晶状態のトンネル絶縁膜へ結晶化させ、
    前記第１および第２の強磁性体層および多結晶状態のトンネル絶縁膜が、前記メモリセルに含まれる磁気トンネル接合素子を構成することを特徴とする請求項８に記載の半導体装置の製造方法。
JP2011209373A 2011-09-26 2011-09-26 半導体装置およびその製造方法 Pending JP2013070008A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011209373A JP2013070008A (ja) 2011-09-26 2011-09-26 半導体装置およびその製造方法
US13/546,379 US20130075844A1 (en) 2011-09-26 2012-07-11 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011209373A JP2013070008A (ja) 2011-09-26 2011-09-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013070008A true JP2013070008A (ja) 2013-04-18

Family

ID=47910335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011209373A Pending JP2013070008A (ja) 2011-09-26 2011-09-26 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20130075844A1 (ja)
JP (1) JP2013070008A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015028996A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体装置の製造方法
JP2015088613A (ja) * 2013-10-30 2015-05-07 東京エレクトロン株式会社 Ｍｔｊ素子の製造方法
US9997569B2 (en) 2015-08-06 2018-06-12 Toshiba Memory Corporation Memory device
CN108369554A (zh) * 2015-11-12 2018-08-03 弗拉基米尔·乔治俄维奇·狄米崔科 网格存储的数据交换方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972775B2 (en) * 2015-03-12 2018-05-15 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device having low-k interconnects
CN114788028A (zh) * 2020-01-15 2022-07-22 华为技术有限公司 一种磁性随机存储器及电子设备
US20230247843A1 (en) * 2022-02-02 2023-08-03 Western Digital Technologies, Inc., Method of making ovonic threshold switch selectors using microwave annealing

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012706A (ja) * 1983-07-01 1985-01-23 新日本無線株式会社 薄膜測温抵抗体
JPS6221209A (ja) * 1985-07-19 1987-01-29 Nec Corp 高周波アニ−ル方法
JPH01140632A (ja) * 1987-11-27 1989-06-01 Fujitsu Ltd 半導体装置の製造方法
JP2002374020A (ja) * 2001-06-15 2002-12-26 Canon Inc 磁気抵抗素子の製造方法および磁気抵抗素子
JP2005332838A (ja) * 2004-05-18 2005-12-02 Ken Takahashi トンネル型磁気抵抗素子とその製造方法および装置
JP2007256525A (ja) * 2006-03-22 2007-10-04 Hitachi Chemical Dupont Microsystems Ltd ネガ型感光性樹脂組成物、パターンの製造方法及び電子部品
JP2010161137A (ja) * 2009-01-07 2010-07-22 Hitachi Ltd 半導体記憶装置の製造方法
JP2010256840A (ja) * 2009-03-29 2010-11-11 Utsunomiya Univ 偏光子、その製造方法及び光モジュール
JP2011030208A (ja) * 2009-07-03 2011-02-10 Panasonic Corp 弾性波フィルタ及びこれを用いたデュプレクサ
JP2011114011A (ja) * 2009-11-24 2011-06-09 Hitachi Ltd 不揮発性記憶装置およびその製造方法
JP2011134836A (ja) * 2009-12-24 2011-07-07 Toshiba Corp 裏面照射型撮像素子の製造方法
JP2011165854A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 記憶装置及びその製造方法
WO2011108463A1 (ja) * 2010-03-01 2011-09-09 東京エレクトロン株式会社 アニール装置、アニール方法及び薄膜基板製造システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569800B2 (en) * 2004-11-15 2009-08-04 Yonglai Tian Method and apparatus for rapid thermal processing and bonding of materials using RF and microwaves
US7825000B2 (en) * 2007-09-05 2010-11-02 International Business Machines Corporation Method for integration of magnetic random access memories with improved lithographic alignment to magnetic tunnel junctions
WO2010026667A1 (en) * 2008-09-03 2010-03-11 Canon Anelva Corporation Ferromagnetic preferred grain growth promotion seed layer for amorphous or microcrystalline mgo tunnel barrier
JP2012059878A (ja) * 2010-09-08 2012-03-22 Sony Corp 記憶素子、メモリ装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012706A (ja) * 1983-07-01 1985-01-23 新日本無線株式会社 薄膜測温抵抗体
JPS6221209A (ja) * 1985-07-19 1987-01-29 Nec Corp 高周波アニ−ル方法
JPH01140632A (ja) * 1987-11-27 1989-06-01 Fujitsu Ltd 半導体装置の製造方法
JP2002374020A (ja) * 2001-06-15 2002-12-26 Canon Inc 磁気抵抗素子の製造方法および磁気抵抗素子
JP2005332838A (ja) * 2004-05-18 2005-12-02 Ken Takahashi トンネル型磁気抵抗素子とその製造方法および装置
JP2007256525A (ja) * 2006-03-22 2007-10-04 Hitachi Chemical Dupont Microsystems Ltd ネガ型感光性樹脂組成物、パターンの製造方法及び電子部品
JP2010161137A (ja) * 2009-01-07 2010-07-22 Hitachi Ltd 半導体記憶装置の製造方法
JP2010256840A (ja) * 2009-03-29 2010-11-11 Utsunomiya Univ 偏光子、その製造方法及び光モジュール
JP2011030208A (ja) * 2009-07-03 2011-02-10 Panasonic Corp 弾性波フィルタ及びこれを用いたデュプレクサ
JP2011114011A (ja) * 2009-11-24 2011-06-09 Hitachi Ltd 不揮発性記憶装置およびその製造方法
JP2011134836A (ja) * 2009-12-24 2011-07-07 Toshiba Corp 裏面照射型撮像素子の製造方法
JP2011165854A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 記憶装置及びその製造方法
WO2011108463A1 (ja) * 2010-03-01 2011-09-09 東京エレクトロン株式会社 アニール装置、アニール方法及び薄膜基板製造システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015028996A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体装置の製造方法
JP2015088613A (ja) * 2013-10-30 2015-05-07 東京エレクトロン株式会社 Ｍｔｊ素子の製造方法
US9997569B2 (en) 2015-08-06 2018-06-12 Toshiba Memory Corporation Memory device
CN108369554A (zh) * 2015-11-12 2018-08-03 弗拉基米尔·乔治俄维奇·狄米崔科 网格存储的数据交换方法
CN108369554B (zh) * 2015-11-12 2022-04-15 弗拉基米尔·乔治俄维奇·狄米崔科 网格存储的数据交换方法

Also Published As

Publication number Publication date
US20130075844A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
JP2013070008A (ja) 半導体装置およびその製造方法
KR102017623B1 (ko) 자기 메모리 소자
US9299392B2 (en) Semiconductor memory devices
TWI565111B (zh) 磁性穿隧接面（ｍｔｊ）自旋霍爾磁性隨機存取記憶體（ｍｒａｍ）位元胞及陣列
US7414879B2 (en) Semiconductor memory device
US20160071582A1 (en) Method and System of programmable resistive devices with Read Capability Using a Low Supply Voltage
JP6345037B2 (ja) 半導体装置およびその製造方法
US20090073741A1 (en) Nand-structured series variable-resistance material memories, processes of forming same, and methods of using same
CN104978991B (zh) 半导体存储器器件以及磁存储器器件
US20100252909A1 (en) Three-Dimensional Memory Devices
JP2013201343A (ja) 半導体記憶装置およびその製造方法
JP2004319587A (ja) メモリセル、メモリ装置及びメモリセル製造方法
US8427864B2 (en) Semiconductor storage device
KR20140025165A (ko) 자기 메모리 소자의 제조 방법
JP2012199441A (ja) 記憶装置
US10468170B2 (en) Magnetic device
US20150207071A1 (en) Resistive random access memory device and manufacturing method of resistive element film
KR20180027709A (ko) 반도체 메모리 장치
US20160133831A1 (en) Method of forming metal oxide layer and magnetic memory device including the same
US11127445B2 (en) Magnetic device
JP5824907B2 (ja) 磁気抵抗素子及び磁気記憶装置
JP2021044369A (ja) 磁気装置
US10573806B1 (en) Method of fabricating semiconductor device
JP2013055134A (ja) 半導体記憶装置
TWI815446B (zh) 電阻變化型非揮發性記憶體

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603