JP2011134836A - 裏面照射型撮像素子の製造方法 - Google Patents
裏面照射型撮像素子の製造方法 Download PDFInfo
- Publication number
- JP2011134836A JP2011134836A JP2009292080A JP2009292080A JP2011134836A JP 2011134836 A JP2011134836 A JP 2011134836A JP 2009292080 A JP2009292080 A JP 2009292080A JP 2009292080 A JP2009292080 A JP 2009292080A JP 2011134836 A JP2011134836 A JP 2011134836A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- detection element
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000005286 illumination Methods 0.000 title claims abstract description 16
- 238000003384 imaging method Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 146
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000001514 detection method Methods 0.000 claims abstract description 38
- 230000002093 peripheral effect Effects 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 238000000137 annealing Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 28
- 238000005468 ion implantation Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 17
- 230000004913 activation Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 90
- 230000008569 process Effects 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】活性化熱処理により半導体検出素子上に不純物半導体層を形成することが可能な裏面照射型撮像素子の製造方法を提供する。
【解決手段】半導体基板１０１上に、半導体検出素子及び周辺回路素子１１１，１１２を形成し、半導体基板を、半導体検出素子及び周辺回路素子を介して、保持基板１２１上に接着し、保持基板から半導体基板を剥離して、保持基板上に半導体検出素子及び周辺回路素子を転写し、保持基板上に転写された半導体検出素子上に、不純物が導入されたアモルファス半導体層を形成し、アモルファス半導体層に対し、マイクロ波を用いてアニール処理を行う。
【選択図】図１
【解決手段】半導体基板１０１上に、半導体検出素子及び周辺回路素子１１１，１１２を形成し、半導体基板を、半導体検出素子及び周辺回路素子を介して、保持基板１２１上に接着し、保持基板から半導体基板を剥離して、保持基板上に半導体検出素子及び周辺回路素子を転写し、保持基板上に転写された半導体検出素子上に、不純物が導入されたアモルファス半導体層を形成し、アモルファス半導体層に対し、マイクロ波を用いてアニール処理を行う。
【選択図】図１
Description
本発明は、裏面照射型撮像素子の製造方法に関し、例えば、裏面照射型ＣＭＯＳイメージセンサの製造に適用されるものである。
一般に、ＣＭＯＳイメージセンサは、シリコンを材料としたＣＭＯＳ素子と、セラミック等を材料とした保護枠とを、接着剤によって接着した後、電気的に接続することにより製造される。ＣＭＯＳ素子は、通常の半導体プロセスにより、半導体基板上に、半導体検出部分のフォトダイオード、ポリシリコン電極からなる電荷結合型の転送部分、電荷読み出し部分のＦＥＴ等を形成することで作製される。
ところで、ＣＭＯＳイメージセンサには、光や電子等のエネルギー線を表面側から照射すると、上記の電極等によりエネルギー線の入射が妨げられ、極微弱なエネルギー線に対する十分な感度が得られないという問題がある。
そこで、一部のＣＭＯＳイメージセンサでは、エネルギー線を裏面側から照射する方式が採用されている。この場合には、裏面側のフォトダイオード上の半導体基板を、化学的なエッチングにより、その周縁部分を残しつつ２０μｍ程度の厚さまで薄形化する。これにより、裏面側から照射されたエネルギー線により発生した信号電荷が読み出せるようになる。この方式によれば、上記の電極等に起因するエネルギー線の検出感度の性能低下を抑制することが可能となる。
裏面照射型ＣＭＯＳイメージセンサにおける光検出部分の表層には、各光の波長の光感度を増加させるため、及び隣接するフォトダイオード間での信号混色を防ぐための反転層として、Ｐ＋型半導体層（以下「Ｐ＋層」と呼ぶ）を形成する必要がある。そして、Ｐ＋層を形成する際には、Ｐ＋層の活性化のための熱処理が必要となる。しかしながら、従来の熱処理方法では、Ｐ＋層の活性化熱処理の際に装置全体に熱が掛かってしまい、周辺回路素子への悪影響が発生するという問題がある。
なお、特許文献１には、半導体基板内に不純物を導入することにより第１の画素分離領域を形成する工程と、半導体基板表面に第１のエピタキシャル成長層を形成する工程と、第１のエピタキシャル成長層を貫通し第１の画素分離領域に当接するように第２の画素分離領域を形成する工程と、第１及び第２の画素分離領域で画定された半導体基板内に光電変換部及び周辺回路部を形成する工程と、を含む裏面照射型撮像素子の製造方法の例が記載されている。第１及び第２の画素分離領域は例えば、イオン注入工程と活性化アニール工程により形成される。
本発明は、周辺回路素子への影響を低減しつつ、活性化熱処理により半導体検出素子上に不純物半導体層を形成することが可能な裏面照射型撮像素子の製造方法を提供することを課題とする。
本発明の一の態様は例えば、半導体基板上に、半導体検出素子及び周辺回路素子を形成し、前記半導体基板を、前記半導体検出素子及び前記周辺回路素子を介して、保持基板上に接着し、前記保持基板から前記半導体基板を剥離して、前記保持基板上に前記半導体検出素子及び前記周辺回路素子を転写し、前記保持基板上に転写された前記半導体検出素子上に、不純物が導入されたアモルファス半導体層を形成し、前記アモルファス半導体層に対し、マイクロ波を用いてアニール処理を行う、ことを特徴とする裏面照射型撮像素子の製造方法である。
本発明によれば、周辺回路素子への影響を低減しつつ、活性化熱処理により半導体検出素子上に不純物半導体層を形成することが可能な裏面照射型撮像素子の製造方法を提供することが可能となる。
以下、図面を参照して本発明の実施形態を説明する。
上記図面において、同一又は類似の部分には同一又は類似の符号が付してある。但し、図面は模式的なものであり、平面寸法と厚みとの関係や、各層の厚みの比率等は、現実のものとは異なる。以下の実施形態では、裏面照射型撮像素子を一般的なプロセスを用いて製造する場合を例に説明するが、本発明は、各工程を実行する順序等、以下に例示された方法に限定されるものではない。
（第１実施形態）
図１及び図２は、第１実施形態の裏面照射型ＣＭＯＳイメージセンサの製造方法を説明するための側方断面図である。図１及び図２は、本発明の製造方法により製造される裏面照射型ＣＭＯＳイメージセンサの一部断面を示したものである。
（第１実施形態）
図１及び図２は、第１実施形態の裏面照射型ＣＭＯＳイメージセンサの製造方法を説明するための側方断面図である。図１及び図２は、本発明の製造方法により製造される裏面照射型ＣＭＯＳイメージセンサの一部断面を示したものである。
本実施形態ではまず、図１(Ａ)に示すように、半導体基板１０１上に、フォトダイオード素子等からなる半導体検出素子１１１と、ＦＥＴ（Field Effect Transistor）素子等からなる画像周辺回路素子１１２を、従来の方法により形成する。半導体基板１０１はここでは、シリコン基板（シリコンウエハ）であり、半導体検出素子１１１はここでは、光検出素子である。
図１(Ａ)には、半導体基板１０１上に形成されたＰ型半導体層Ｘ1と、Ｐ型半導体層Ｘ1の表面に形成されたＮ型半導体層Ｘ2が示されている。半導体検出素子１１１のフォトダイオードは、これらの半導体層により構成されている。図１(Ａ)には更に、半導体検出素子１１１の配線層Ｘ3や、ゲート電極、プラグ層、メタル配線層等を含む周辺回路素子１１２の配線層Ｙ1が示されている。図１(Ａ)には更に、半導体検出素子１１１及び周辺回路素子１１２を覆う層間絶縁膜Ｘ4や、周辺回路素子１１２用の素子分離絶縁膜Ｙ2が示されている。
次に、半導体基板１０１をその途中から分断し、続いて、図１(Ｂ)に示すように、半導体基板１０１を反転し、反転された半導体基板１０２を、半導体検出素子１１１及び周辺回路素子１１２を介して、保持基板１２１上に接着する。保持基板１２１の材質や、半導体基板１０１の接着用の接着剤については、従来の材質や接着剤を使用可能である。また、半導体基板１０１の分断は、半導体基板１０１の基板面に平行な所定の平面に沿って行う。
次に、図１(Ｃ)に示すように、保持基板１２１から半導体基板１０１をエッチングにより剥離して、保持基板１２１上に半導体検出素子１１１及び周辺回路素子１１２を転写する。この際、半導体基板１０１は完全に剥離しなくともよく、半導体基板１０１の一部が保持基板１２１上に残存しても構わない。
次に、図２(Ａ)に示すように、保持基板１２１上に転写され、保持基板１２１の表面に露出した半導体検出素子１１１上に、不純物が導入されたアモルファス半導体層２０１を堆積する。本実施形態では、アモルファス半導体層２０１は、アモルファスシリコン層であり、上記不純物は、Ｂ（ボロン）である。また、アモルファス半導体層２０１の膜厚は２０ｎｍとし、Ｂ（ボロン）の面濃度は１×１９ｃｍ−２とする。
次に、本実施形態では、アモルファス半導体層２０１に対し、マイクロ波を用いて、５２０℃の温度でのアニール処理を行う。これにより、アモルファス半導体層２０１が活性化及び結晶化され、図２(Ｂ)に示すように、アモルファス半導体層２０１からＰ＋型半導体層２０２が形成される。Ｐ＋型半導体層２０２は、半導体検出素子（フォトダイオード）１１１の光入射面に形成される。本実施形態では、マイクロ波の周波数は５．８ＧＨｚに設定し、アニール処理は２０分間行う。また、本実施形態におけるアモルファス半導体層２０１の結晶化レートは、例えば、３０分間で１μｍ程度である。
上述のように、Ｐ＋型半導体層２０２を形成する際には、Ｐ＋型半導体層２０２の活性化のための熱処理が必要となる。しかしながら、従来の熱処理方法では、Ｐ＋型半導体層２０２の活性化熱処理の際に装置全体に熱が掛かってしまい、引き出しトランジスタ等の周辺回路素子１１２への悪影響が発生してしまう。例えば、不純物の拡散による悪影響が周辺回路素子１１２に及んでしまう。
そこで、本実施形態では、活性化熱処理（アニール処理）を、マイクロ波を用いて実施する。マイクロ波アニール処理には、比較的低温で活性化を行うことが可能であるという利点がある。従って、本実施形態では、低温での活性化が可能なマイクロ波アニール技術を用いることで、不純物の拡散等の周辺回路素子１１２への影響を低減しつつ、半導体検出素子１１１上にＰ＋型半導体層２０２を形成することができる。加えて、本実施形態では、このようなマイクロ波アニール技術により、良好に結晶化、活性化されたＰ＋型半導体層２０２を比較的容易に形成することが可能となる。
アニール処理の温度は、５２０℃に限定されず、アモルファス半導体層２０１が活性化され、かつ、アモルファス半導体層２０１内の不純物の拡散が問題とならない温度であればよい。アニール処理の温度は例えば、２５０℃〜７００℃の範囲に設定することが望ましい。２５０℃より低温では、活性化がなされないことが多く、７００℃より高温では、不純物の拡散が問題となることが多いからである。本実施形態では、２５０℃〜７００℃の範囲内の温度でアニール処理を行うことで、多くの場合、不純物の拡散の問題を回避しつつ、Ｐ＋型半導体層２０２の活性化を行うことが可能となる。また、アニール処理の実行時間は、２０分間に限定されず、本実施形態では５分間から６０分間の間の時間に設定される。
また、マイクロ波は、３００ＭＨｚ〜３ＴＨｚの周波数（１００μｍ〜１ｍの波長）を有する電磁波と規定されている。
アニール処理用のマイクロ波の周波数は、５．８ＧＨｚに限定されず、その他の周波数に設定しても構わない。マイクロ波の周波数に関しては、ＩＳＭ（Industrial, Scientific, and Medical use）バンドとして、２．４５ＧＨｚ、５．８０ＭＨｚ、及び２４．１２５ＧＨｚが指定されている。これらの周波数のマイクロ波は、これらを発生させるためのマグネトロン等が安価に入手可能である。よって、上記アニール処理用のマイクロ波の周波数は、例えば、２．４５ＧＨｚから２４．１２５ＧＨｚの間に設定することが望ましい。
また、５．８ＧＨｚというマイクロ波の周波数は、シリコンを加熱するのに最も適した周波数となっている。よって、Ｐ＋型半導体層２０２がシリコン層である場合には、マイクロ波の周波数は、５．８ＧＨｚ付近に設定するのが好ましい。本実施形態では、マイクロ波の周波数を、例えば、３ＧＨｚ〜８ＧＨｚに設定する。これにより、Ｐ＋型半導体層２０２の加熱効率を良好にすることができる。
なお、Ｐ＋型半導体層２０２がシリコン層以外の半導体層である場合にも、その加熱に最も適した周波数はさほど違わないので、３ＧＨｚ〜８ＧＨｚという周波数は、シリコン層以外のＰ＋型半導体層２０２の加熱にも有効である。
本実施形態ではその後、図２(Ｃ)に示すように、半導体検出素子（フォトダイオード）１１１の光入射面上に、Ｐ＋型半導体層２０２を介して、カラーフィルタ２１１及び集光レンズ２１２を作製する。更に、周辺回路素子１１２の配線層Ｙ1にコンタクトを落として、周辺回路素子１１２とメタル配線２１３とを電気的に接続し、信号を外部に取り出すようにする。このようにして、裏面照射型ＣＭＯＳイメージセンサが製造される。
以上のように、本実施形態では、アモルファス半導体層２０１に対し、マイクロ波を用いてアニール処理を行うことで、Ｐ＋型半導体層（不純物半導体層）２０２を形成する。これにより、本実施形態では、周辺回路素子１１２への影響を低減しつつ、活性化熱処理により半導体検出素子１１１上にＰ＋型半導体層２０２を形成することができる。
なお、本発明の裏面照射型撮像素子の例として、ＣＭＯＳイメージセンサについて説明したが、本発明は、ＣＭＯＳイメージセンサに限定されるものではない。本発明の裏面照射型撮像素子の別の例としては、ＣＣＤイメージセンサが挙げられる。
また、本実施形態の製造方法は、裏面照射型撮像素子の製造だけに限らず、表面照射型撮像素子の製造にも適用可能である。
以下、本発明の第２実施形態について説明する。第２実施形態は、第１実施形態の変形例であり、第２実施形態については、第１実施形態との相違点を中心に説明する。
（第２実施形態）
図３は、第２実施形態の裏面照射型ＣＭＯＳイメージセンサの製造方法を説明するための側方断面図である。図３は、本発明の製造方法により製造される裏面照射型ＣＭＯＳイメージセンサの一部断面を示したものである。
図３は、第２実施形態の裏面照射型ＣＭＯＳイメージセンサの製造方法を説明するための側方断面図である。図３は、本発明の製造方法により製造される裏面照射型ＣＭＯＳイメージセンサの一部断面を示したものである。
本実施形態ではまず、第１実施形態と同様に、図１(Ａ)〜１(Ｃ)に示す工程により、保持基板１２１上に半導体検出素子１１１及び周辺回路素子１１２を転写する。
次に、図３(Ａ)に示すように、保持基板１２１上に転写され、保持基板１２１の表面に露出した半導体検出素子１１１上に、非アモルファスの半導体層３０１を堆積する。半導体層３０１はここでは、非アモルファスのシリコン層である。
次に、図３(Ａ)にて矢印Ｉ1で示すように、半導体層３０１へのイオン注入を行う。当該イオン注入は、半導体層３０１を部分的又は全体的にアモルファス化するためのイオン注入（ＰＡＩ：Pre-Amorphization Implantation）に相当し、本発明の第１のイオン注入の例に相当する。当該イオン注入により、半導体層３０１がアモルファス化され、図３(Ｂ)に示すように、半導体層３０１からアモルファス半導体層３０２が形成される。
本実施形態では、イオン注入Ｉ1に使用される原子は、Ｇｅ（ゲルマニウム）であり、イオン注入Ｉ1は、３０ｋｅＶ及び１×１６ｃｍ−２の条件で行う。イオン注入Ｉ1に使用する原子は、半導体層３０１のアモルファス化が可能であればその他の原子でもよく、例えば、Ｓｎ（スズ）又はＳｂ（アンチモン）を使用することが可能である。
次に、図３(Ｂ)にて矢印Ｉ2で示すように、アモルファス半導体層３０２へのイオン注入を行う。当該イオン注入は、アモルファス半導体層３０２内に不純物を導入するためのイオン注入に相当し、本発明の第２のイオン注入の例に相当する。図３(Ｃ)では、不純物が導入されたアモルファス半導体層３０２が、符号３０３で示されている。
本実施形態では、イオン注入Ｉ2に使用される原子は、Ｂ（ボロン）であり、イオン注入Ｉ2は、５ｋｅＶ及び１×１９ｃｍ−２の条件で行う。イオン注入Ｉ2に使用する原子は、Ｐ＋型半導体層を形成可能な原子であれば、その他の原子であっても構わない。
次に、本実施形態では、図３(Ｃ)に示すアモルファス半導体層３０３に対し、マイクロ波を用いて、５２０℃の温度でのアニール処理を行う。第１実施形態と同様である。これにより、アモルファス半導体層３０３が活性化及び結晶化され、図２(Ｂ)に示すように、アモルファス半導体層３０３からＰ＋型半導体層２０２が形成される。Ｐ＋型半導体層２０２は、半導体検出素子（フォトダイオード）１１１の光入射面に形成される。本実施形態では、第１実施形態と同様、マイクロ波の周波数は５．８ＧＨｚに設定し、アニール処理は２０分間行う。また、本実施形態におけるアモルファス半導体層３０３の結晶化レートは、第１実施形態と同様、例えば、３０分間で１μｍ程度である。
なお、第１実施形態と同様、アニール処理の温度は、５２０℃に限定されず、アモルファス半導体層３０３が活性化され、かつ、アモルファス半導体層３０３内の不純物の拡散が問題とならない温度であればよい。アニール処理の温度は例えば、２５０℃〜７００℃の範囲に設定することが望ましい。また、アニール処理の実行時間は、２０分間に限定されず、５分間から６０分間の間の時間に設定される。
また、第１実施形態と同様、アニール処理用のマイクロ波の周波数は、５．８ＧＨｚに限定されず、その他の周波数に設定しても構わない。アニール処理用のマイクロ波の周波数は、ＩＳＭバンドを考慮すると、例えば２．４５ＧＨｚから２４．１２５ＧＨｚの間に設定することが望ましく、Ｐ＋型半導体層２０２の加熱効率を考慮すると、例えば３ＧＨｚから８ＧＨｚに設定することが望ましい。
本実施形態ではその後、図２(Ｃ)に示すように、半導体検出素子（フォトダイオード）１１１の光入射面上に、Ｐ＋型半導体層２０２を介して、カラーフィルタ２１１及び集光レンズ２１２を作製する。更に、周辺回路素子１１２の配線層Ｙ1にコンタクトを落として、周辺回路素子１１２とメタル配線２１３とを電気的に接続し、信号を外部に取り出すようにする。このようにして、裏面照射型ＣＭＯＳイメージセンサが製造される。
以上のように、本実施形態では、アモルファス半導体層３０３に対し、マイクロ波を用いてアニール処理を行うことで、Ｐ＋型半導体層（不純物半導体層）２０２を形成する。これにより、本実施形態では、周辺回路素子１１２への影響を低減しつつ、活性化熱処理により半導体検出素子１１１上にＰ＋型半導体層２０２を形成することができる。
また、本実施形態では、不純物が導入されたアモルファス半導体層３０３を、非アモルファスの半導体層３０１に対するアモルファス化及び不純物導入を通じて形成する。これにより、本実施形態では、Ｐ＋型半導体層２０２を、非アモルファスの半導体層３０１の堆積から開始して形成することが可能となる。
以上、本発明の具体的な態様の例を、第１及び第２実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。
１０１ 半導体基板
１１１ 半導体検出素子
１１２ 周辺回路素子
１２１ 保持基板
２０１ 不純物が導入されたアモルファス半導体層
２０２ Ｐ＋型半導体層
２１１ カラーフィルタ
２１２ 集光レンズ
２１３ メタル配線
３０１ 半導体層
３０２ アモルファス半導体層
３０３ 不純物が導入されたアモルファス半導体層
１１１ 半導体検出素子
１１２ 周辺回路素子
１２１ 保持基板
２０１ 不純物が導入されたアモルファス半導体層
２０２ Ｐ＋型半導体層
２１１ カラーフィルタ
２１２ 集光レンズ
２１３ メタル配線
３０１ 半導体層
３０２ アモルファス半導体層
３０３ 不純物が導入されたアモルファス半導体層
Claims (6)
- 半導体基板上に、半導体検出素子及び周辺回路素子を形成し、
前記半導体基板を、前記半導体検出素子及び前記周辺回路素子を介して、保持基板上に接着し、
前記保持基板から前記半導体基板を剥離して、前記保持基板上に前記半導体検出素子及び前記周辺回路素子を転写し、
前記保持基板上に転写された前記半導体検出素子上に、不純物が導入されたアモルファス半導体層を形成し、
前記アモルファス半導体層に対し、マイクロ波を用いてアニール処理を行う、
ことを特徴とする裏面照射型撮像素子の製造方法。 - 前記アニール処理は、２５０℃から７００℃の温度で行うことを特徴とする請求項１に記載の裏面照射型撮像素子の製造方法。
- 前記マイクロ波の周波数は、２．４５ＧＨｚから２４．１２５ＧＨｚであることを特徴とする請求項１又は２に記載の裏面照射型撮像素子の製造方法。
- 前記アニール処理は、５分間から６０分間行われることを特徴とする請求項１から３のいずれか１項に記載の裏面照射型撮像素子の製造方法。
- 前記アモルファス半導体層は、
前記保持基板上に転写された前記半導体検出素子上に、半導体層を形成し、
前記半導体層への第１のイオン注入により、前記半導体層をアモルファス化し、
前記半導体層への第２のイオン注入により、前記半導体層内に前記不純物を導入する、
ことで形成されることを特徴とする請求項１から４のいずれか１項に記載の裏面照射型撮像素子の製造方法。 - 前記半導体層は、シリコン層であり、
前記第１のイオン注入で使用される原子は、Ｇｅ（ゲルマニウム）、Ｓｎ（スズ）、又はＳｂ（アンチモン）であることを特徴とする請求項５に記載の裏面照射型撮像素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009292080A JP2011134836A (ja) | 2009-12-24 | 2009-12-24 | 裏面照射型撮像素子の製造方法 |
| US12/887,351 US8377732B2 (en) | 2009-12-24 | 2010-09-21 | Method of manufacturing back side illuminated imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009292080A JP2011134836A (ja) | 2009-12-24 | 2009-12-24 | 裏面照射型撮像素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011134836A true JP2011134836A (ja) | 2011-07-07 |
Family
ID=44188042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009292080A Pending JP2011134836A (ja) | 2009-12-24 | 2009-12-24 | 裏面照射型撮像素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8377732B2 (ja) |
| JP (1) | JP2011134836A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051317A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2013070008A (ja) * | 2011-09-26 | 2013-04-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR101370737B1 (ko) | 2012-09-10 | 2014-03-07 | 이상윤 | 3차원 반도체 장치 제조 방법 |
| JP2014225686A (ja) * | 2011-06-30 | 2014-12-04 | 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． | 裏面照射センサーの共注入システム |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9153565B2 (en) | 2012-06-01 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensors with a high fill-factor |
| US8957358B2 (en) | 2012-04-27 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor chips with stacked scheme and methods for forming the same |
| US8629524B2 (en) * | 2012-04-27 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for vertically integrated backside illuminated image sensors |
| US10090349B2 (en) | 2012-08-09 | 2018-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor chips with stacked scheme and methods for forming the same |
| JP2014033003A (ja) * | 2012-08-01 | 2014-02-20 | Tokyo Electron Ltd | 被処理体の処理方法 |
| US9064797B2 (en) * | 2013-08-22 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company Limited | Systems and methods for dopant activation using pre-amorphization implantation and microwave radiation |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5925229A (ja) * | 1982-07-30 | 1984-02-09 | Fujitsu Ltd | 半導体基板の加熱方法 |
| JPH01120817A (ja) * | 1987-11-04 | 1989-05-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH06201771A (ja) * | 1992-10-27 | 1994-07-22 | Internatl Business Mach Corp <Ibm> | マイクロ波放射を用いた電子デバイス処理方法 |
| JP2004532525A (ja) * | 2001-04-16 | 2004-10-21 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 低シート抵抗を有する超浅い接合を形成するための方法 |
| JP2006093587A (ja) * | 2004-09-27 | 2006-04-06 | Sony Corp | 裏面照射型固体撮像素子及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4035842A1 (de) * | 1990-11-10 | 1992-05-14 | Telefunken Electronic Gmbh | Verfahren zur rekristallisierung voramorphisierter halbleiteroberflaechenzonen |
| US6172322B1 (en) * | 1997-11-07 | 2001-01-09 | Applied Technology, Inc. | Annealing an amorphous film using microwave energy |
| JP3399432B2 (ja) * | 1999-02-26 | 2003-04-21 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
| US6168965B1 (en) | 1999-08-12 | 2001-01-02 | Tower Semiconductor Ltd. | Method for making backside illuminated image sensor |
| JP2008205091A (ja) * | 2007-02-19 | 2008-09-04 | Fujifilm Corp | 電子デバイス及びその製造方法並びに電子デバイス用シリコン基板 |
| TWI547999B (zh) | 2007-09-17 | 2016-09-01 | Ｄｓｇｉ公司 | 微波退火半導體材料的系統及方法 |
| JP2009111118A (ja) | 2007-10-30 | 2009-05-21 | Fujifilm Corp | 裏面照射型固体撮像素子およびその製造方法 |
| JP5444899B2 (ja) * | 2008-09-10 | 2014-03-19 | ソニー株式会社 | 固体撮像装置の製造方法、および固体撮像装置の製造基板 |
| JP2010114409A (ja) * | 2008-10-10 | 2010-05-20 | Sony Corp | Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
-
2009
- 2009-12-24 JP JP2009292080A patent/JP2011134836A/ja active Pending
-
2010
- 2010-09-21 US US12/887,351 patent/US8377732B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5925229A (ja) * | 1982-07-30 | 1984-02-09 | Fujitsu Ltd | 半導体基板の加熱方法 |
| JPH01120817A (ja) * | 1987-11-04 | 1989-05-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH06201771A (ja) * | 1992-10-27 | 1994-07-22 | Internatl Business Mach Corp <Ibm> | マイクロ波放射を用いた電子デバイス処理方法 |
| JP2004532525A (ja) * | 2001-04-16 | 2004-10-21 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 低シート抵抗を有する超浅い接合を形成するための方法 |
| JP2006093587A (ja) * | 2004-09-27 | 2006-04-06 | Sony Corp | 裏面照射型固体撮像素子及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014225686A (ja) * | 2011-06-30 | 2014-12-04 | 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． | 裏面照射センサーの共注入システム |
| JP2013051317A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2013070008A (ja) * | 2011-09-26 | 2013-04-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR101370737B1 (ko) | 2012-09-10 | 2014-03-07 | 이상윤 | 3차원 반도체 장치 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8377732B2 (en) | 2013-02-19 |
| US20110159634A1 (en) | 2011-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011134836A (ja) | 裏面照射型撮像素子の製造方法 | |
| JP5365345B2 (ja) | 半導体装置の製造方法 | |
| US20160064432A1 (en) | Solid-state image sensor and method of manufacturing the same | |
| JP2006019360A (ja) | 固体撮像装置およびその製造方法 | |
| TWI456745B (zh) | 背面照射式(「bsi」)互補式金氧半導體(「cmos」)影像感測器陣列及其製造方法 | |
| TW201034058A (en) | Backside-illuminated (BSI) image sensor with backside diffusion doping | |
| US20100267184A1 (en) | Methods of manufacturing image sensors including gettering regions | |
| TW200828579A (en) | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device | |
| JP2010192483A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| JP2015088568A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| WO2010106591A1 (ja) | 固体撮像装置及びその製造方法 | |
| TW201103133A (en) | Method for manufacturing solid-state image device | |
| JP5546222B2 (ja) | 固体撮像装置及び製造方法 | |
| TW201225267A (en) | Photodetector isolation in image sensors | |
| WO2014002353A1 (ja) | 固体撮像素子及びその製造方法 | |
| JP3000142B2 (ja) | 固体撮像デバイスの製造方法 | |
| JP2010182944A (ja) | 固体撮像装置及びその製造方法、並びに撮像装置、並びに半導体装置及びその製造方法、並びに半導体基板 | |
| JP5481419B2 (ja) | 半導体装置の製造方法 | |
| US20160013228A1 (en) | Solid-state imaging device and method for manufacturing solid-state imaging device | |
| JP2005259828A (ja) | 固体撮像素子及びその製造方法 | |
| EP0144264B1 (fr) | Photo-diode à l'antimoniure d'indium, et procédé de fabrication | |
| JP2009111118A (ja) | 裏面照射型固体撮像素子およびその製造方法 | |
| CN112599548B (zh) | 图像传感器及其制造方法 | |
| JP2008294479A (ja) | 固体撮像装置 | |
| JP2016082067A (ja) | 固体撮像装置および固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131213 |