JP5365345B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5365345B2
JP5365345B2 JP2009128438A JP2009128438A JP5365345B2 JP 5365345 B2 JP5365345 B2 JP 5365345B2 JP 2009128438 A JP2009128438 A JP 2009128438A JP 2009128438 A JP2009128438 A JP 2009128438A JP 5365345 B2 JP5365345 B2 JP 5365345B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
light
shielding film
film
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009128438A
Other languages
English (en)
Other versions
JP2010278175A (ja )
Inventor
晋 檜山
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding

Description

本発明は、半導体装置の製造方法に関し、特に裏面照射型の固体撮像装置の製造に適した半導体装置の製造方法に関する。

近年、CCD(Charge Coupled Device)イメージセンサやCMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等の固体撮像装置が、様々な電子機器に搭載されて利用されている。
固体撮像装置は、例えばCMOSイメージセンサであれば、各画素が、シリコン基板に形成されたフォトダイオードと、その上部に光を集めるために形成されたオンチップレンズで構成されている。そして、入射光がそのオンチップレンズを通ってフォトダイオード内に到達すると、光電変換を起こして電圧値として出力され、その結果、光を電気信号として取り出すことができる。
ところで、一般的な構成のCMOSイメージセンサでは、オンチップレンズとフォトダイオードの間に、電圧の入出力に用いるトランジスタや配線層等が多層に形成されている。そのため、入射光が光路途中の配線層にあたって跳ね返ったり、配線層の層間膜との界面で屈折を起こして曲がったりして、オンチップレンズで集めた光を効率よくフォトダイオードに到達させることができないおそれがある。
このことから、CMOSイメージセンサについては、上述した一般的な構成の画素構造とは異なり、シリコン基板の裏面側から光を照射して入射光を効率よくフォトダイオードに到達させる、いわゆる裏面照射型の画素構造を採用することが提案されている(例えば、特許文献1参照。)。

図6は、裏面照射型CMOSイメージセンサの画素構造の一具体例を示す説明図である。図例のように、裏面照射型の画素構造では、フォトダイオード51が形成されたシリコン基板50の一方の面側(図中における下面側)に図示しない配線層が形成される。また、シリコン基板50の他方の面側(図中における上面側)には、高誘電率(high-K)である酸化ハフニウム(HfO2)膜や酸化シリコン(SiO2)膜等といった絶縁膜52を介して、遮光膜53が形成されている。この遮光膜53は、フォトダイオード51には光を入射させるが、その他の部分については遮光するように、部分的にパターニングされて配されている。そして、遮光膜53よりもさらに光の入射側(図中のさらに上面側)には、平坦化のための保護膜54を介して、オンチップレンズ56が形成されている。このような裏面照射型の画素構造では、シリコン基板50の裏面側(図中における上面側)から光を照射させることで、配線やトランジスタの影響を受けることなく、単位画素に入る光の量を増大させるとともに、光の入射角変化に対する感度低下を抑えることが可能である。

特開2007−258684号公報

しかしながら、裏面照射型の画素構造では、一般的な構成である表面照射型のものと比較して、遮光膜53によって覆われる当該遮光膜53の下方部分において、暗電流増加が生じることが経験的に分かっている。このような暗電流増加は、撮像結果の画質低下に繋がるため、抑制すべきである。
暗電流低減のためには、遮光膜53の形成後に、水素シンター処理を行うことが考えられる。水素シンター処理とは水素を含む雰囲気中で熱処理を施す工程であり、これにより暗電流の発生要因となる不純物準位の不活性化が行われることになる。ところが、水素シンター処理を行っても、遮光膜53の下方部分については、当該部分のピニングが不十分であり、必ずしも暗電流低減が図れるとは限らない。これを改善するためにはシンター高温化が有効であることがわかっているが、デバイス全体に対するサーマルバジェット(加える温度の時間積分値)による制限のため、実現することが困難である。

そこで、本発明は、例えば裏面照射型の画素構造を採用する場合であっても、遮光膜の形成部分に対して選択的なアニール処理を可能にすることで、サーマルバジェットによる制限を超えることなく、当該遮光膜の下方部分における暗電流改善に寄与する半導体装置の製造方法を提供することを目的とする。

本発明は、上記目的を達成するために案出された半導体装置の製造方法で、半導体基板に光電変換を行う受光部を形成する工程と、前記半導体基板の受光面側を覆う絶縁膜を形成する工程と、前記絶縁膜上を前記受光部に対応しつつ部分的に覆う金属遮光膜を形成する工程と、前記金属遮光膜にマイクロ波を照射して当該金属遮光膜を加熱し、前記絶縁膜における当該金属遮光膜との積層部分に対して選択的なアニール処理を行う工程とを含む半導体装置の製造方法である。

上記手順の半導体装置の製造方法では、絶縁膜上を部分的に覆う金属遮光膜に対してマイクロ波を照射して、当該金属遮光膜を加熱する。これにより、当該金属遮光膜の下方部分、すなわち絶縁膜における当該金属遮光膜との積層部分には、熱伝導により当該金属遮光膜の熱が伝わることになる。つまり、金属遮光膜を熱源として、絶縁膜における金属遮光膜との積層部分に対して、選択的なアニール処理が行われる。そのため、半導体装置全体に対する加熱温度の高温化を要することなく、金属遮光膜の下方部分に対してのみ選択的なアニール処理が行って、当該下方部分のピニング強化および界面特性向上が図れるようになる。

本発明によれば、金属遮光膜の下方部分に対して選択的なアニール処理が行うことで、当該下方部分のピニング強化および界面特性向上が図れる。したがって、例えば裏面照射型の画素構造を採用する場合であっても、半導体装置全体に対するサーマルバジェットによる制限を超えることなく、金属遮光膜の下方部分における暗電流改善に寄与することが可能になる。

CMOSイメージセンサの概略構成例を示す機能ブロック図である。 CMOSイメージセンサの画素部の単位画素の回路構成の一例を示す回路図である。 裏面照射型CMOSイメージセンサの画素構造の概略構成例を示す断面図である。 裏面照射型CMOSイメージセンサの画素構造の要部製造手順の一例を示す模式的断面図である。 裏面照射型CMOSイメージセンサの画素構造の要部製造手順の他の例を示す模式的断面図である。 面照射型CMOSイメージセンサの画素構造の要部構成例を示す模式的断面図である。

以下、本発明を実施するための形態(以下、「実施形態」という。)について説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態
2.第2の実施の形態

<1.第1の実施の形態>
[固体撮像装置の構成例]
先ず、本発明が適用されて製造される半導体装置の構成例について、当該半導体装置の一具体例である固体撮像装置を挙げて説明する。ここでは、固体撮像装置として、裏面照射型のCMOSイメージセンサを例に挙げて、以下の説明を行う。

図1は、CMOSイメージセンサの概略構成例を示す機能ブロック図である。
図例のように、CMOSイメージセンサは、画素部11と、周辺回路部とを有し、これらが同一の半導体基板上に搭載された構成となっている。本例では、周辺回路部として、垂直選択回路12と、S/H(サンプル/ホールド)・CDS(Correlated Double Sampling:相関二重サンプリング)回路13と、水平選択回路14と、タイミングジェネレータ(TG)15と、AGC(Automatic Gain Control)回路16と、A/D変換回路17と、デジタルアンプ18と、を有する。
画素部11には、後述する単位画素が行列状に多数配置され、行単位でアドレス線等が、列単位で信号線等がそれぞれ設けられている。
垂直選択回路12は、画素を行単位で順に選択し、各画素の信号を、垂直信号線を通して、画素列毎にS/H・CDS回路13に読み出す。
S/H・CDS回路13は、各画素列から読み出された画素信号に対し、CDS等の信号処理を行う。
水平選択回路14は、S/H・CDS回路13に保持されている画素信号を順に取り出し、AGC回路16に出力する。
AGC回路16は、水平選択回路14から入力した信号を適当なゲインで増幅し、A/D変換回路17に出力する。
A/D変換回路17は、AGC回路16から入力したアナログ信号をデジタル信号に変換し、デジタルアンプ18に出力する。
デジタルアンプ18は、A/D変換回路17から入力したデジタル信号を適当に増幅して、パッド(端子)より出力する。
垂直選択回路12、S/H・CDS回路13、水平選択回路14、AGC回路16、A/D変換回路17およびデジタルアンプ18の各動作は、タイミングジェネレータ15から出力される各種のタイミング信号に基づいて行われる。

図2は、画素部11の単位画素の回路構成の一例を示す回路図である。
単位画素は、光電変換素子として例えばフォトダイオード21を有する。そして、この1個のフォトダイオード21に対して、転送トランジスタ22、増幅トランジスタ23、アドレストランジスタ24、リセットトランジスタ25の4つのトランジスタを能動素子として有する。
フォトダイオード21は、入射光をその光量に応じた量の電荷(ここでは電子)に光電変換する。
転送トランジスタ22は、フォトダイオード21とフローティングディフュージョンFDとの間に接続され、駆動配線26を通じてそのゲート(転送ゲート)に駆動信号が与えられることで、フォトダイオード21で光電変換された電子をフローティングディフュージョンFDに転送する。フローティングディフュージョンFDには、増幅トランジスタ23のゲートが接続されている。
増幅トランジスタ23は、アドレストランジスタ24を介して垂直信号線27に接続され、画素部外の定電流源Iとソースフォロアを構成している。そして、駆動配線28を通してアドレス信号がアドレストランジスタ24のゲートに与えられ、当該アドレストランジスタ24がオンすると、増幅トランジスタ23はフローティングディフュージョンFDの電位を増幅してその電位に応じた電圧を垂直信号線27に出力する。垂直信号線27を通じて、各画素から出力された電圧はS/H・CDS回路13に出力される。
リセットトランジスタ25は、電源VddとフローティングディフュージョンFDとの間に接続され、駆動配線29を通してそのゲートにリセット信号が与えられることで、フローティングディフュージョンFDの電位を電源Vddの電位にリセットする。
これらの動作は、転送トランジスタ22、アドレストランジスタ24およびリセットトランジスタ25の各ゲートが行単位で接続されていることから、1行分の各画素について同時に行われる。

図3は、裏面照射型CMOSイメージセンサの画素構造の概略構成例を示す断面図である。
図例のCMOSイメージセンサは、配線層38が形成された第1面側とは反対側の第2面側から光を受光する。
基板30は、例えばn型のシリコン基板からなり、本発明における半導体基板に相当する。基板30には、単位画素を構成する複数の受光部31が形成されている。
受光部31は、図2に示すフォトダイオード21に相当する。受光部31は、基板30中のpn接合により構成される。基板30は、裏面から光を入射し得るように、シリコンウェハを薄膜化することにより形成される。基板30の厚さは、固体撮像装置の種類にもよるが、可視光用の場合には2〜6μmであり、近赤外線用では6〜10μmとなる。
基板30の第2面側(裏面側、光入射側)には、酸化シリコンからなる絶縁膜32を介して、金属遮光膜33が形成されている。金属遮光膜33には、受光部31の部位に開口部33aが形成されている。金属遮光膜33上には、窒化シリコンからなる保護膜34が形成されている。保護膜34上には、所望の波長領域の光のみを通過させるカラーフィルタ35が形成されている。また、カラーフィルタ35上には、入射光を受光部31へ集光させるマイクロレンズ36が形成されている。
一方、基板30の第1面側には、各種のトランジスタが形成される。また、図示はしないが、基板30の画素部には、図2に示すトランジスタ22〜25が形成される。さらに、図示はしないが、基板30の周辺回路部にはpウェルおよびnウェルが形成されており、これらウェルにCMOS回路が形成されている。
基板30の第1面(表面)上には、多層の金属配線を含む配線層38が形成されている。配線層38上には、図示しない接着層を介して支持基板39が設けられている。支持基板39は、基板30の強度を補強するために設けられる。支持基板39は、例えばシリコン基板からなる。

[固体撮像装置の製造方法]
次に、以上のような構成のCMOSイメージセンサの製造方法を説明する。ここでは、主としてCMOSイメージセンサの画素構造の製造手順について、以下にその説明を行う。

図4は、裏面照射型CMOSイメージセンサの画素構造の要部製造手順の一例を示す模式的断面図である。

CMOSイメージセンサの画素構造の製造にあたっては、先ず、図4(a)に示すように、基板30に受光部31および周辺回路30aを形成する。受光部31の形成は、例えば、基板30の撮像領域に二次元アレイ状にフォトダイオードを含む複数の画素を形成することで行う。また、周辺回路30aの形成は、例えば、CMOSトランジスタからなるロジック回路等を形成することで行う。

次いで、図4(b)に示すように、受光部31および周辺回路30aの全面上に、絶縁膜32の一つとして、例えばALD(Atomic Layer Deposition)法によって、高誘電率(high-K)であるHfO2膜32aを形成する。このHfO2膜32aは、屈折率が2.0程度であり、好適な膜厚を調整することで反射防止効果を得ることが可能になる。好適な膜厚としては、例えば50nm〜60nm程度が考えられる。また、このHfO2膜32aについては、結晶化アニールを行うと、膜中に負の固定電荷を形成することになる。つまり、HfO2膜32aは、マイナスの負電荷をもつ膜として形成される。なお、ALD法によってHfO2膜32aを形成する際には、基板30の表面との界面に1nm程度の酸化シリコン膜(ただし不図示)が形成される。

HfO2膜32aの形成後は、そのHfO2膜32aの全面上に、絶縁膜32の他の一つとして、例えばALD法によって、SiO2膜32bを形成する。このSiO2膜32bを形成することで、HfO2膜32aと後に形成する金属遮光膜33が直接接触せず、両者の接触に起因した当該HfO2膜32aと当該金属遮光膜33との反応を抑制することができる。これと同時に、金属遮光膜33のエッチングの際にHfO2膜32aの表面を直接エッチングに晒すことを防ぐこともできる。

なお、ここでは、絶縁膜32としてHfO2膜32aおよびSiO2膜32bを形成する場合を例に挙げたが、必ずしもこれらに限定されることはなく、他の成膜材料を用いて形成しても構わない。ただし、絶縁膜32は、比誘電率が5以上の形成膜を含んでいることが望ましい。比誘電率が5以上の高誘電率(high-K)の膜形成材料としては、例えば、ハフニウム(Hf)、ジルコニウム(Zr)、アルミニウム(Al)、タンタル(Ta)、チタン(Ti)、イットリウム(Y)、ランタノイド(Ln)元素のうち、少なくとも1つの元素を含んで構成されたものが挙げられる。

絶縁膜32としてのHfO2膜32aおよびSiO2膜32bの形成後は、続いて、SiO2膜32bの全面上に、金属遮光膜33となる金属膜33aを形成する。金属膜33aの膜形成材料としては、遮光能力に優れたタングステン(W)を用いることが考えられる。ただし、必ずしもこれに限定されることはなく、タングステン(W)、アルミニウム(Al)、チタン(Ti)、銅(Cu)、タンタル(Ta)のうちの少なくとも一つの元素を含む金属膜、またはその積層膜であっても構わない。このような膜形成材料を用いた場合には、その遮光能力により金属遮光膜33の下方部分における暗電流の問題が顕著に発生し得るが、その場合であっても後述するアニール処理を経れば当該暗電流の問題の改善が図れるようになる。

その後は、図4(c)に示すように、金属膜33aに対して、例えばエッチング処理を行って、当該金属膜33aが受光部31上の一部領域および周辺回路30a上の全面領域を覆うように、選択除去する。
受光部31上の一部領域を覆うのは、当該受光部31に光が入らない領域を作ることによって、その受光部31の出力によって画像での黒レベルを決定するためである。また、周辺回路30a上の全面領域を覆うのは、当該周辺回路30aに光が入ることによる特性変動を抑制するためである。
この選択除去加工後の金属膜33aが、絶縁膜32上を受光部31に対応しつつ部分的に覆う金属遮光膜33となるのである。ここで、受光部31に「対応」とは、当該受光部31の形成パターンに対応して金属遮光膜33が形成されることを意味する。ただし、両パターンが完全に合致する必要はなく、上述したように金属遮光膜33が受光部31上の一部領域を覆う場合についても、両パターンが「対応」している場合の一態様に含まれるものとする。また、「部分的」とは、絶縁膜32上の全面領域を覆うのではないことを意味する。

金属遮光膜33の形成後は、図4(d)に示すように、当該金属遮光膜33に対してマイクロ波を照射する。マイクロ波を照射すると、当該マイクロ波と金属遮光膜33の形成物質の相互作用によって、当該形成物質の内部から熱が生じる。これは、金属遮光膜33の形成物質内の荷電粒子や電気双極子が、マイクロ波による振動電磁場の影響で、回転または振動するからである。つまり、マイクロ波の照射によって、金属遮光膜33を加熱するのである。

このようにして金属遮光膜33を加熱すると、当該金属遮光膜33の下方部分、すなわち絶縁膜32における当該金属遮光膜33との積層部分には、熱伝導により当該金属遮光膜33の熱が伝わることになる。つまり、金属遮光膜33を熱源として、絶縁膜32における金属遮光膜33との積層部分に対して、選択的なアニール処理が行われる。ここで、「選択的」とは、絶縁膜32上の全面領域に対して均一ではなく、金属遮光膜33との積層部分を主として、アニール処理が行われることを意味する。

このとき、金属遮光膜33を加熱するためのマイクロ波としては、例えば300MHz以上300GHz以下の周波数のものを用いることが考えられる。
また、絶縁膜32に対する選択的なアニール処理は、その処理温度が250℃〜500℃の範囲内にあるように、さらに好適には400℃以下となるように、マイクロ波の周波数や照射時間等を調整することが考えられる。このような温度設定とすれば、例えば配線層38のような絶縁膜32以外の箇所について、アニール処理によるダメージが及んでしまうのを抑制し得るようになる。

以上のように、金属遮光膜33にマイクロ波を照射して絶縁膜32に対するアニール処理を行えば、CMOSイメージセンサ全体、すなわち絶縁膜32上の全面領域に対して加熱温度の高温化を要することなく、金属遮光膜33の下方部分に対してのみ選択的なアニール処理で当該下方部分を改質させることが実現可能となる。そして、当該下方部分について、CMOSイメージセンサ全体のサーマルバジェットによる制限を超えることなく、ピニング強化が図れるとともに、界面特性が改善することになる。したがって、金属遮光膜33が絶縁膜32上を部分的に覆う場合であっても、当該金属遮光膜33の下方部分、すなわち絶縁膜32における金属遮光膜33との積層部分からの暗電流の湧き出しを抑制することができる。

その後は、図4(e)に示すように、金属遮光膜33の形成によって発生するによる段差を平坦化するための保護膜34を形成する。この保護膜34は、例えば塗布による絶縁膜で形成する。
そして、保護膜34上における受光部31の形成領域には、カラーフィルタ35を形成し、さらにその上に集光のためのオンチップマイクロレンズ36を形成する。これにより、図3に示した構成の裏面照射型CMOSイメージセンサの画素構造が製造される。

<2.第2の実施の形態>
図5は、裏面照射型CMOSイメージセンサの画素構造の要部製造手順の他の例を示す模式的断面図である。
なお、ここでは、主として、上述した第1の実施の形態の場合との相違点を説明する。

ここで例に挙げる製造手順では、図5(a)に示すように、基板30に形成された受光部31および周辺回路30aの全面上に、絶縁膜32の一つとして、HfO2膜32aを形成する。ここまでは、上述した第1の実施の形態の場合と同様である。

HfO2膜32aの形成後は、そのHfO2膜32aの全面上に、絶縁膜32の他の一つとして、例えばALD法によって、炭化シリコン(SiC)膜32cを形成する。このSiC膜32cの形成材料であるSiCは、マイクロ波吸収体としての機能を有した材料である。したがって、SiC膜32cは、マイクロ波吸収体としての機能を有した材料によって形成されていことになる。

そして、絶縁膜32としてのHfO2膜32aおよびSiC膜32cの形成後は、続いて、SiC膜32cの全面上に、金属遮光膜33となる金属膜33aを形成する。金属膜33aの形成は、上述した第1の実施の形態の場合と同様に行えばよい。

その後は、図5(b)に示すように、金属膜33aに対して、例えばエッチング処理を行って、当該金属膜33aが受光部31上の一部領域および周辺回路30a上の全面領域を覆うように、選択除去する。この選択除去についても、上述した第1の実施の形態の場合と同様に行えばよい。これにより、絶縁膜32上を受光部31に対応しつつ部分的に覆う金属遮光膜33が形成されることになる。

このようにして金属遮光膜33を形成した後は、第1の実施の形態で説明したように、マイクロ波の照射を行う。
このとき、金属遮光膜33の下層側には、SiC膜32cが配されている。そして、そのSiC膜32cは、マイクロ波吸収体としての機能を有している。
したがって、マイクロ波の照射を行うと、そのマイクロ波は、金属遮光膜33の他にSiC膜32cにも吸収されて、当該金属遮光膜33と当該SiC膜32cとの両方について加熱することになる。

マイクロ波を照射して金属遮光膜33を加熱すると、当該金属遮光膜33は絶縁膜32上を部分的に覆っているので、当該金属遮光膜33の下方部分に対してのみ選択的なアニール処理で当該下方部分を改質させることが実現可能となる。
しかも、金属遮光膜33に加えてSiC膜32cについてもマイクロ波の照射による加熱を行うと、金属遮光膜33の下方部分におけるHfO2膜32aに対して効率的な加熱が可能になることに加え、当該下方部分以外の箇所におけるHfO2膜32aに対しても加熱を行うことができる。つまり、受光部31の上方部分(すなわち有効部)におけるHfO2膜32aに対しても、加熱することができるようになる。その結果、金属遮光膜33による遮光部と当該金属遮光膜33によって遮光されない有効部とのそれぞれについて、HfO2膜32aにおける界面特性が改善し、これにより当該HfO2膜32aからの暗電流の湧き出しを抑制することができる。

なお、上述した第1および第2の実施の形態では、本発明の好適な実施具体例を説明したが、本発明はその内容に限定されることはない。
例えば、各実施の形態で挙げた数値や材料等は一具体例であり、これに限定されるものではない。
また、各実施の形態では、裏面照射型のCMOSイメージセンサを例に挙げて説明したが、これに限定されるものではなく、他の固体撮像装置であっても本発明を適用することが可能である。
このように、本発明は、各実施の形態で説明した内容に限定されることはなく、その要旨を逸脱しない範囲で、適宜変更することが可能である。

11…画素部、21…フォトダイオード、30…基板、31…受光部、32…絶縁膜、32a…HfO2膜、32b…SiO2膜、32c…SiC膜、33…金属遮光膜、38…配線層

Claims (5)

  1. 半導体基板に光電変換を行う受光部を形成する工程と、
    前記半導体基板の受光面側を覆う絶縁膜を形成する工程と、
    前記絶縁膜上を前記受光部に対応しつつ部分的に覆う金属遮光膜を形成する工程と、
    前記金属遮光膜にマイクロ波を照射して当該金属遮光膜を加熱し、前記絶縁膜における当該金属遮光膜との積層部分に対して選択的なアニール処理を行う工程と
    を含む半導体装置の製造方法。
  2. 前記金属遮光膜は、タングステン、アルミニウム、チタン、銅、タンタルのうちの少なくとも一つの元素を含む金属膜、またはその積層膜である
    請求項1記載の半導体装置の製造方法。
  3. 前記アニール処理は、その処理温度が250℃〜500℃の範囲内にある
    請求項1または2記載の半導体装置の製造方法。
  4. 前記絶縁膜は、マイクロ波吸収体としての機能を有した材料によって形成される
    請求項1、2または3記載の半導体装置の製造方法。
  5. 前記半導体基板は、当該半導体基板の一方の面側に配線層が形成され、当該半導体基板の他方の面側が前記受光部の受光面側となる、裏面照射型の固体撮像装置を構成するためのものである
    請求項1、2、3または4記載の半導体装置の製造方法。
JP2009128438A 2009-05-28 2009-05-28 半導体装置の製造方法 Expired - Fee Related JP5365345B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009128438A JP5365345B2 (ja) 2009-05-28 2009-05-28 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009128438A JP5365345B2 (ja) 2009-05-28 2009-05-28 半導体装置の製造方法
US12775037 US8293563B2 (en) 2009-05-28 2010-05-06 Method for manufacturing semiconductor device
CN 201010184256 CN101901821B (zh) 2009-05-28 2010-05-21 制作半导体器件的方法

Publications (2)

Publication Number Publication Date
JP2010278175A true JP2010278175A (ja) 2010-12-09
JP5365345B2 true JP5365345B2 (ja) 2013-12-11

Family

ID=43220701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009128438A Expired - Fee Related JP5365345B2 (ja) 2009-05-28 2009-05-28 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8293563B2 (ja)
JP (1) JP5365345B2 (ja)
CN (1) CN101901821B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054321A (ja) * 2010-08-31 2012-03-15 Sony Corp 固体撮像素子及びその製造方法、並びに固体撮像装置及び撮像装置
JP5857399B2 (ja) * 2010-11-12 2016-02-10 ソニー株式会社 固体撮像装置及び電子機器
FR2975391A1 (fr) 2011-05-16 2012-11-23 Eurokera Vitroceramiques de quartz-beta avec courbe de transmission controlee ; articles en lesdites vitroceramiques, verres precurseurs.
US9090505B2 (en) 2011-07-15 2015-07-28 Corning Incorporated Microwave-based glass laminate fabrication
US8772899B2 (en) * 2012-03-01 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for backside illumination sensor
US8709854B2 (en) 2012-05-10 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure and methods for BSI image sensors
US9356058B2 (en) * 2012-05-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for BSI image sensor
CN103390624B (zh) * 2012-05-10 2016-09-07 台湾积体电路制造股份有限公司 用于bsi图像传感器的背面结构
US9401380B2 (en) 2012-05-10 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure and methods for BSI image sensors
CN104769716B (zh) * 2012-08-31 2018-03-09 美光科技公司 形成光子结构的方法
JP6007694B2 (ja) * 2012-09-14 2016-10-12 ソニー株式会社 固体撮像装置及び電子機器
JP2014086553A (ja) * 2012-10-23 2014-05-12 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法
US9691809B2 (en) * 2013-03-14 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor device having an oxide film and method of forming an oxide film of a backside illuminated image sensor device
US20160329364A1 (en) * 2015-05-07 2016-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. High dielectric constant dielectric layer forming method, image sensor device, and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120817A (en) * 1987-11-04 1989-05-12 Fujitsu Ltd Manufacture of semiconductor device
JPH01245528A (en) * 1988-03-28 1989-09-29 Nec Corp Manufacture of solid-state image sensing device
JP2002016014A (ja) * 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 半導体装置の製造方法および製造装置
JP2002324899A (ja) * 2001-04-25 2002-11-08 Sony Corp 固体撮像素子の製造方法
JP4878117B2 (ja) * 2004-11-29 2012-02-15 キヤノン株式会社 固体撮像装置及び撮像システム
JP4686201B2 (ja) * 2005-01-27 2011-05-25 パナソニック株式会社 固体撮像装置及びその製造方法
JP4992446B2 (ja) 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
US7834412B2 (en) * 2008-03-17 2010-11-16 Sony Corporation Low dark current image sensors by substrate engineering
JP5050063B2 (ja) * 2010-01-20 2012-10-17 株式会社東芝 固体撮像装置

Also Published As

Publication number Publication date Type
US8293563B2 (en) 2012-10-23 grant
CN101901821B (zh) 2013-05-22 grant
US20100304520A1 (en) 2010-12-02 application
JP2010278175A (ja) 2010-12-09 application
CN101901821A (zh) 2010-12-01 application

Similar Documents

Publication Publication Date Title
US7701029B2 (en) Solid-state image pickup device
US20040005729A1 (en) Solid state image pickup device and method of producing solid state image pickup device
US20030025160A1 (en) X-Y address type solid state image pickup device and method of producing the same
US20100110271A1 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
US20110216212A1 (en) Solid-state imaging device, method of fabricating solid-state imaging device, method of driving solid-state imaging device, and electronic apparatus
US20090200586A1 (en) Backside illuminated imaging sensor with silicide light reflecting layer
US20110049336A1 (en) Solid-state imaging device, manufacturing method therefor, and electronic device
US20080224247A1 (en) Backside depletion for backside illuminated image sensors
US20080117319A1 (en) Imager device with anti-fuse pixels and recessed color filter array
US20060132633A1 (en) CMOS image sensors having pixel arrays with uniform light sensitivity
US20090189235A1 (en) Solid-state imaging device, manufacturing method for the same, and imaging apparatus
US20120086094A1 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic equipment
US20110156104A1 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP2006019653A (ja) 固体撮像装置
US20100013039A1 (en) Backside-illuminated imaging sensor including backside passivation
JP2000312024A (ja) 受光素子及びそれを有する光電変換装置
US20080105908A1 (en) Image sensor and method of forming the same
US20020153478A1 (en) Method of preventing cross talk
US20100225776A1 (en) Solid-state imaging device, fabrication method for the same, and electronic apparatus
US20110102620A1 (en) Solid-state imaging device, manufacturing method thereof, camera, and electronic device
US20080142919A1 (en) CMOS image sensors with light shielding patterns and methods of forming the same
US20090072337A1 (en) Image sensors including photoelectric converting units having multiple impurity regions and methods of forming the same
US20070210395A1 (en) Solid-state imaging device, method for producing same, and camera
US20080036023A1 (en) Image sensor having improved sensitivity and method of manufacturing the same
JP2006049338A (ja) 固体撮像装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

LAPS Cancellation because of no payment of annual fees