JP2004128186A - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP2004128186A JP2004128186A JP2002289658A JP2002289658A JP2004128186A JP 2004128186 A JP2004128186 A JP 2004128186A JP 2002289658 A JP2002289658 A JP 2002289658A JP 2002289658 A JP2002289658 A JP 2002289658A JP 2004128186 A JP2004128186 A JP 2004128186A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- thickness
- insulating film
- solid
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】配線による入射光の遮光状態を抑制し、集光効率及び感度の向上やシェーディングの問題を解決する。
【解決手段】配線層142の一部の配線142Aが、配線レイアウト等の都合により、オンチップマイクロレンズ154から光電変換部112に到る入射光の光路の内方に配置されている。そして、この配線層142(配線142A)の下層の層間絶縁膜132の膜厚は、他の層間絶縁膜130、134より小さい膜厚に形成されており、また、上層の層間絶縁膜134は、下層の層間絶縁膜132の膜厚を小さくした分だけ、大きい膜厚に形成されている。これにより、配線層142の高さ位置を低く抑え、光電変換部112に対する集光効率の向上を図り、シェーディングを軽減できる。
【選択図】 図1
【解決手段】配線層142の一部の配線142Aが、配線レイアウト等の都合により、オンチップマイクロレンズ154から光電変換部112に到る入射光の光路の内方に配置されている。そして、この配線層142(配線142A)の下層の層間絶縁膜132の膜厚は、他の層間絶縁膜130、134より小さい膜厚に形成されており、また、上層の層間絶縁膜134は、下層の層間絶縁膜132の膜厚を小さくした分だけ、大きい膜厚に形成されている。これにより、配線層142の高さ位置を低く抑え、光電変換部112に対する集光効率の向上を図り、シェーディングを軽減できる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、光電変換部を設けた半導体基板上に層間絶縁膜を介して複数層の配線膜を積層し、その上層にオンチップマイクロレンズを配置した固体撮像素子に関する。
【0002】
【従来の技術】
従来より、例えば図3に示すような積層構造を有する固体撮像素子が知られている(例えば、特許文献1参照)。
この固体撮像素子は、CMOS型センサの例であり、半導体基板10の内部には、撮像画素を構成するフォトダイオード等による光電変換部12と、この光電変換部12に蓄積された信号電荷を電気信号に変換して読み出すための各種画素トランジスタ等が形成されている。
なお、図3では、1つの撮像画素における光電変換部12と、その電荷を取り出すための読み出しゲート領域14を示しているが、実際のイメージセンサでは、多数の画素が隣接して配置され、各画素が素子分離領域16等によって分離されているものである。
【0003】
そして、このような半導体基板10の上には、ゲート絶縁膜(図示せず)を介してポリシリコン等によるゲート電極22が配置され、その上層には、シリコン酸化膜等の層間絶縁膜30、32、34を介して複数層の配線層(いわゆる多層配線)40、42、44が形成されている。なお、図示の例は、3層の層間絶縁膜30、32、34と配線層40、42、44を設けた例であるが、さらに多数の層を有する場合もある。
また、ゲート電極22及び配線層40、42、44の間には、層間絶縁膜30、32、34の適宜位置に形成されたビアホール50を介してビアコンタクト52が設けられ、上下の配線を適宜接続した構造となっている。
なお、配線層40、42、44及びビアコンタクト52の材質は、熱処理温度に応じて下層領域ではタングステン等の高融点金属が用いられ、上層領域では融点の低いアルミ等が用いられている。
【0004】
また、図示の例では、最も上層の配線層44が光電変換部12への入力光路を制限する開口部を設けた遮光膜となっており、必要な光だけを光電変換部12に導くようになっている。
さらに、この最も上層の配線層44の上には、平坦化膜となる上層絶縁膜36が形成され、その上層にカラーフィルタ(図示せず)を介してオンチップマイクロレンズ54が装着されている。
オンチップマイクロレンズ54は、固体撮像素子の各画素毎に凸レンズ面を形成したものであり、各画素毎に外光を集光して光電変換部12の受光部に供給する。したがって、このオンチップマイクロレンズ54は、光電変換部12に対して所定の焦点距離F1に配置されている。
【0005】
【特許文献1】
特開2000−150846号公報
【0006】
【発明が解決しようとする課題】
ところで、上述のような従来の固体撮像素子においては、各層間絶縁膜30、32、34の膜厚が一律で形成されているのが通例であり、各配線層40、42、44の間隔は均一となている(図4に示すh1=h1’)。
一方、各配線層40、42、44のパターンについては、設計時の制約によって、例えば図3に示す配線層42のように、配線の一部(42A)が光路内に進入した状態で配置しなければならないケースが生じる。
この場合、マイクロレンズ54から光電変換部12に光を集光する際に、その光の一部がアルミ等による配線で反射し、効率良く集光できないというような問題があった(図4に入射光を矢線A、反射光を矢線Bで示す)。
【0007】
そのため画素周辺部では、光電変換部に有効に光を集光することが困難になり、例えば画素中心部と周辺部とで出力差が発生し、周辺部では中心部と比較して出力が下がってしまい、実画像上でシェーディングとして現われてしまうという問題があった。
【0008】
そこで本発明の目的は、集光効率及び感度の向上やシェーディングの問題を解決することが可能な固体撮像素子を提供することにある。
【0009】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の光電変換部を設けた半導体基板と、前記半導体基板上に形成された複数層の配線層と、前記複数層の配線層の各層間に形成された複数層の層間絶縁膜と、前記光電変換部に対応して形成されたレンズ部とを有し、前記複数層の配線層は前記レンズ部から光電変換部に到る入射光の光路内に少なくとも一部が配置された第1の配線層を含み、前記複数層の層間絶縁膜は前記第1の配線層より下方に位置する第1の層間絶縁膜を含み、前記第1の層間絶縁膜はその他の前記層間絶縁膜より小さい膜厚に形成されていることを特徴とする。
【0010】
また本発明は、複数の光電変換部を設けた半導体基板と、前記半導体基板上に形成された複数層の配線層と、前記複数層の配線層の各層間に形成された複数層の層間絶縁膜と、前記光電変換部に対応して形成されたレンズ部とを有し、前記複数層の配線層は前記レンズ部から光電変換部に到る入射光の光路の近傍に配置された第1の配線層を含み、前記複数層の層間絶縁膜は前記第1の配線層より下方に位置する第1の層間絶縁膜を含み、前記第1の層間絶縁膜はその他の前記層間絶縁膜より小さい膜厚に形成されていることを特徴とする。
【0011】
本発明の固体撮像素子では、レンズ部から光電変換部に到る入射光路内に一部が配置される配線、または入射光路の近傍に配置される配線を含んだ第1の配線層の下方の層間絶縁膜の膜厚をその他の層間絶縁膜より小さい膜厚に形成したことから、この配線が、その下方の層間絶縁膜の膜厚を小さくした分だけ、レンズ部よりも離れた高さ位置に配置されることになり、光路から外方に後退した位置に配置される。
したがって、従来のように均等な膜厚で形成したと仮定した場合には、入射光路内に大きく進入してしまっていた配線を、本発明による膜厚の調整によって一定量だけ後退させ、光路内に配置される量を小さくし、この配線による遮光量を抑制でき、あるいは、完全に入射光路内から排除して近接位置に後退させ、この配線による遮光量をゼロにすることができる。
この結果、配線による入射光の損失を低減または除去することができ、光電変換部に対する集光効率及び感度の向上を図ることが可能となる。
また、これにより、画素の中心部と周辺部とで入射光量の差を小さくでき、信号出力の差を抑制できるので、シェーディングを軽減することも可能となる。
【0012】
【発明の実施の形態】
以下、本発明による固体撮像素子の実施の形態例について説明する。
図1は本発明の実施の形態例による固体撮像素子の画素部の構造を示す部分断面図であり、本発明をCMOS型センサに適用した例を示している。
まず、この固体撮像素子の層構造について説明する。
図1に示すように、半導体基板110の内部には、撮像画素を構成するフォトダイオード等による光電変換部112と、この光電変換部112に蓄積された信号電荷を電気信号に変換して読み出すための例えば読み出し、増幅、アドレス、リセット等の各種画素トランジスタ等が形成されている。
なお、図1では、図3と同様に、1つの撮像画素における光電変換部112と、その電荷を取り出すための読み出しゲート領域114を示しており、光電変換部112に蓄積された信号電荷が読み出しゲート領域114を通して読み出され、図示しない増幅トランジスタのゲートに供給される。
また、各画素の間には、例えばLOCOS等による素子分離領域116が形成され、隣接画素と電気的に分離されている。
【0013】
また、このような半導体基板110の上には、ゲート絶縁膜(図示せず)を介してポリシリコン等によるゲート電極122が配置され、その上層には、シリコン酸化膜等の層間絶縁膜130、132、134を介して複数層の配線層(いわゆる多層配線)140、142、144が形成されている。各層間絶縁膜130、132、134は配線層140、142、144による凸部を平坦化する平坦化膜の一部である。また、各層間絶縁膜130、132、134の上面はる。
なお、図示の例は、3層の層間絶縁膜130、132、134と配線層140、142、144を設けた例であるが、さらに多数の層を有する場合もある。
また、ゲート電極122及び配線層140、142、144の間には、層間絶縁膜130、132、134の適宜位置に形成されたビアホール150を介してビアコンタクト152が設けられ、上下の配線を適宜接続した構造となっている(ただし、図1では転送トランジスタのゲート用コンタクト配線のみを示している)。
また、配線層140、142、144及びビアコンタクト152の材質は、熱処理温度に応じて下層領域ではタングステン等の高融点金属が用いられ、上層領域では融点の低いアルミ等が用いられている。
【0014】
また、図示の例でも図3と同様に、最も上層の配線層144が光電変換部112への入力光路を制限する開口部を設けた遮光膜となっており、必要な光だけを光電変換部112に導くようになっている。
さらに、この最も上層の配線層144の上には、平坦化膜となる上層絶縁膜136が形成され、その上層にカラーフィルタ(図示せず)を介してオンチップマイクロレンズ154が装着されている。
オンチップマイクロレンズ154は、固体撮像素子の各画素毎に凸レンズ面を形成したものであり、各画素毎に外光を集光して光電変換部112の受光部に供給する。したがって、このオンチップマイクロレンズ154は、光電変換部112に対して所定の焦点距離Fに配置されている。
なお、光電変換部112の受光領域、遮光膜(配線層)144の開口部、及びオンチップマイクロレンズ154の凸レンズの各形状は、開口率を向上すべく方形状となっているが、楕円形等であってもよい。
【0015】
そして、本例の固体撮像素子においては、遮光膜144の下の配線層142(第1の配線層)の一部の配線142Aが、配線レイアウト等の都合により、オンチップマイクロレンズ154から光電変換部112に到る入射光の光路の内方に配置されている。
すなわち、この配線142Aは、オンチップマイクロレンズ154の外縁部と光電変換部112の外縁部とを結んだ仮想的な錐形空間(図1に仮想線αで示す)の内部に一部が進入した状態で配置されている。
【0016】
そして、この配線層142(配線142A)の下層の層間絶縁膜132の膜厚は、その他の層間絶縁膜130、134より小さい膜厚に形成されており、図1に示すように、配線層142と配線層140の間隔は膜厚h’に形成されている。
また、配線層142(配線142A)の上層の層間絶縁膜134は、下層の層間絶縁膜132の膜厚を小さくした分だけ、大きい膜厚に形成されており、図1に示すように、配線層142と配線層144の間隔は膜厚hに形成されている。これにより、層間絶縁膜132の膜厚の減少分を層間絶縁膜134の膜厚の増加分で相殺し、オンチップマイクロレンズ154と光電変換部112との間隔を従来と同様の焦点距離Fに維持している。
【0017】
そして、このような各層間絶縁膜132、134の膜厚に変化を持たせることにより、配線層142の高さ位置を低く抑え、オンチップマイクロレンズ154よりも離れた位置に配置されることになる。
したがって、入射光が配線142Aによって遮られる量を抑制でき、その分、光電変換部に対する集光効率の向上を図ることが可能となる。また、これにより、画素の中心部と周辺部とで入射光量の差を小さくでき、信号出力の差を抑制できるので、シェーディングを軽減することも可能となる。
また、図示しないが、層間絶縁膜132の膜厚の減少分を他の複数層の層間絶縁膜によって相殺し、焦点距離Fを調節してもよい。
【0018】
図2(A)(B)は、このような膜厚の制御によって入射効率が改善する原理を説明する断面図であり、図2(A)が膜厚を変化させない場合の例を示し、図2(B)は膜厚を変化させた場合の例を示している。なお、図1に示す各部と共通の要素については、同一符号を付している。
図2(A)に示す例では、配線142Aによって入射光が大きく遮られるが、図2(B)に示す例では、配線142Aの高さ位置を低くすることにより、配線142Aが入射光路より実質的に後退し、入射光を遮らない。
この結果、膜厚の制御によって光電変換部112への入射効率を改善することが可能となる。
【0019】
なお、具体的には、層間絶縁膜132による配線層142の下層の膜厚h’は、層間絶縁膜132の上面を後述するCMP法によって平坦化する場合に、そのCMP装置の加工精度が許容する最小の膜厚値よりも大きく、また、配線層142の膜厚値よりも小さい膜厚に設定されるものとする。
例えば、通常のCMP装置では、研磨時のバラツキを考慮すると、最小で400nm以上の膜厚に設定することが必要である。また、配線層142の膜厚は500nmから600nm程度である。したがって、本例では、配線層142の下層の膜厚h’は、400nmから500nmの範囲で設定するものとする。
【0020】
次に、このような固体撮像素子における各層の形成工程について簡単に説明する。
まず始めに、従来と同様の方法により、下地の層間絶縁膜上にアルミ配線層を形成する。そして、このアルミ配線層上にフォトリソグラフィ工程、ドライエッチング工程によって配線パターンを形成する。その後、基板の全面を被覆するように常圧CVD(chemical vapor deposition )法により上層の層間絶縁膜を成膜し、平坦化工程をCMP(chemical mechanical polishing )法によって、この層間絶縁膜を平坦化する。
この時の層間絶縁膜の膜厚は、図3に示す従来例ではh1=h1’としていたが、本実施の形態例では、図1に示すように、h<h’となるように制御する。ただし、この最小膜厚値hとして、上述したように、CMP装置での研磨バラツキとビアホールでの不良を考慮し、h>400nmという条件を採用する。
【0021】
なお、以上の実施の形態において、図1に示す例では、配線142Aの一部が入射光路内に残っている構成を示し、図2(B)に示す例では、配線142Aが完全に入射光路の外側(近傍)に配置されている構成を示しているが、いずれも本発明の範囲に含まれるものとする。
すなわち、図1に示す例では、本発明の膜厚調整によって配線142Aが一定量後退することにより、入射光が遮られる量が少なくなり、十分な効果を得ることが可能である。
また、図2(B)に示す例では、仮に本発明の膜厚調整を行わないとした場合、図2(A)に示すように、配線142Aの一部が入射光路内に進入することになり、入射光の一部が配線142Aで遮られてしまうが、本発明の膜厚調整によって図2(B)に示すように、配線142Aが完全に光路から外れ、入射光が遮られことがなくなり、十分な効果を得ることが可能である。
【0022】
また、上述の例は本発明をCMOS型固体撮像素子に適用した場合について説明したが、本発明は同様にCCD型固体撮像素子等の他の固体撮像素子に広く適用できるものである。
また、上述の例では、3層の配線層を有する構成を説明したが、4層以上の配線層を有するものについても同様に適用し得るものである。
また、上述の例では、上層の配線層を遮光膜として説明したが、必ずしも上層の配線層を遮光膜とするものでなくともよく、また、遮光膜の形状等は特に限定しないものとする。
また、上述の例では、1つの配線層に対して層間絶縁膜の膜厚制御を行ったが、適宜複数の配線層に対して同時に行ってもよい。また、必要に応じて層間絶縁膜の膜厚制御を行えばよく、例えば入射光の光路近傍に配置されている全ての配線層に対して行う必要はない。
【0023】
また、上述の例では、層間絶縁膜が配線層による凸部を平坦化する平坦化膜の一部である場合を示したが、必ずしも平坦化膜の一部である必要はない。また、平坦化膜を用いた場合であっても、その平坦化膜で配線層による凸部を完全に平坦化する必要はない。
また、上述の例では、オンチップレンズを用いた例を示したが、層内レンズ等の他の形状、配置を有するレンズを用いることも可能である。
また、上述の例では、膜厚を小さく形成する層間絶縁膜を、入射光の光路内にその一部が形成された配線層もしくは入射光の光路の近傍に形成された配線層のすぐ下の層間絶縁膜として形成されている(すなわち、第1の配線層は第1の層間絶縁膜の表面上に接して形成されている)場合について説明したが、この位置に限定されるものではなく、その配線層より下方であれば、その層間絶縁膜であっても同様の効果が得られる。また、膜厚を小さく形成する層間絶縁膜を1つの配線層に対して複数設けてもよい。
また、上述の例では、膜厚を小さく形成した層間絶縁膜の膜厚を他の全ての層間絶縁膜の膜厚より小さく形成したが、他の全ての層間絶縁膜の膜厚より小さく形成する必要はない。例えば、複数の層間絶縁膜の膜厚を小さくして配線層の位置を変化させる場合は、ある小さい膜厚の層間絶縁膜よりもさらに小さい膜厚の層間絶縁膜や同等の膜厚の層間絶縁膜が存在することになる。
【0024】
【発明の効果】
以上説明したように本発明の固体撮像素子によれば、レンズ部から光電変換部に到る入射光路内に一部が配置される配線、または入射光路の近傍に配置される配線を含んだ第1の配線層の下方の層間絶縁膜の膜厚をその他の層間絶縁膜より小さい膜厚に形成したことから、この配線が、その下方の層間絶縁膜の膜厚を小さくした分だけ、レンズ部よりも離れた高さ位置に配置されることになり、光路から外方に後退した位置に配置される。
したがって、この配線による入射光の損失を低減または除去することができ、光電変換部に対する集光効率及び感度の向上を図ることができ、また、画素の中心部と周辺部とで入射光量の差を小さくでき、信号出力の差を抑制できるので、シェーディングを軽減することができる効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態例による固体撮像素子の画素部の構造を示す部分断面図である。
【図2】図1に示す固体撮像素子における膜厚の制御によって入射効率が改善する原理を説明する部分断面図である。
【図3】従来の固体撮像素子の画素部の構造を示す部分断面図である。
【図4】図3に示す固体撮像素子において入射光が配線によって反射される様子を説明する部分断面図である。
【符号の説明】
110……半導体基板、112……光電変換部、114……読み出しゲート領域、116……素子分離領域、122……ゲート電極、130、132、134、136……層間絶縁膜、140、142、144……配線層、150……ビアホール、152……ビアコンタクト、154……オンチップマイクロレンズ。
【発明の属する技術分野】
本発明は、光電変換部を設けた半導体基板上に層間絶縁膜を介して複数層の配線膜を積層し、その上層にオンチップマイクロレンズを配置した固体撮像素子に関する。
【0002】
【従来の技術】
従来より、例えば図3に示すような積層構造を有する固体撮像素子が知られている(例えば、特許文献1参照)。
この固体撮像素子は、CMOS型センサの例であり、半導体基板10の内部には、撮像画素を構成するフォトダイオード等による光電変換部12と、この光電変換部12に蓄積された信号電荷を電気信号に変換して読み出すための各種画素トランジスタ等が形成されている。
なお、図3では、1つの撮像画素における光電変換部12と、その電荷を取り出すための読み出しゲート領域14を示しているが、実際のイメージセンサでは、多数の画素が隣接して配置され、各画素が素子分離領域16等によって分離されているものである。
【0003】
そして、このような半導体基板10の上には、ゲート絶縁膜(図示せず)を介してポリシリコン等によるゲート電極22が配置され、その上層には、シリコン酸化膜等の層間絶縁膜30、32、34を介して複数層の配線層(いわゆる多層配線)40、42、44が形成されている。なお、図示の例は、3層の層間絶縁膜30、32、34と配線層40、42、44を設けた例であるが、さらに多数の層を有する場合もある。
また、ゲート電極22及び配線層40、42、44の間には、層間絶縁膜30、32、34の適宜位置に形成されたビアホール50を介してビアコンタクト52が設けられ、上下の配線を適宜接続した構造となっている。
なお、配線層40、42、44及びビアコンタクト52の材質は、熱処理温度に応じて下層領域ではタングステン等の高融点金属が用いられ、上層領域では融点の低いアルミ等が用いられている。
【0004】
また、図示の例では、最も上層の配線層44が光電変換部12への入力光路を制限する開口部を設けた遮光膜となっており、必要な光だけを光電変換部12に導くようになっている。
さらに、この最も上層の配線層44の上には、平坦化膜となる上層絶縁膜36が形成され、その上層にカラーフィルタ(図示せず)を介してオンチップマイクロレンズ54が装着されている。
オンチップマイクロレンズ54は、固体撮像素子の各画素毎に凸レンズ面を形成したものであり、各画素毎に外光を集光して光電変換部12の受光部に供給する。したがって、このオンチップマイクロレンズ54は、光電変換部12に対して所定の焦点距離F1に配置されている。
【0005】
【特許文献1】
特開2000−150846号公報
【0006】
【発明が解決しようとする課題】
ところで、上述のような従来の固体撮像素子においては、各層間絶縁膜30、32、34の膜厚が一律で形成されているのが通例であり、各配線層40、42、44の間隔は均一となている(図4に示すh1=h1’)。
一方、各配線層40、42、44のパターンについては、設計時の制約によって、例えば図3に示す配線層42のように、配線の一部(42A)が光路内に進入した状態で配置しなければならないケースが生じる。
この場合、マイクロレンズ54から光電変換部12に光を集光する際に、その光の一部がアルミ等による配線で反射し、効率良く集光できないというような問題があった(図4に入射光を矢線A、反射光を矢線Bで示す)。
【0007】
そのため画素周辺部では、光電変換部に有効に光を集光することが困難になり、例えば画素中心部と周辺部とで出力差が発生し、周辺部では中心部と比較して出力が下がってしまい、実画像上でシェーディングとして現われてしまうという問題があった。
【0008】
そこで本発明の目的は、集光効率及び感度の向上やシェーディングの問題を解決することが可能な固体撮像素子を提供することにある。
【0009】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の光電変換部を設けた半導体基板と、前記半導体基板上に形成された複数層の配線層と、前記複数層の配線層の各層間に形成された複数層の層間絶縁膜と、前記光電変換部に対応して形成されたレンズ部とを有し、前記複数層の配線層は前記レンズ部から光電変換部に到る入射光の光路内に少なくとも一部が配置された第1の配線層を含み、前記複数層の層間絶縁膜は前記第1の配線層より下方に位置する第1の層間絶縁膜を含み、前記第1の層間絶縁膜はその他の前記層間絶縁膜より小さい膜厚に形成されていることを特徴とする。
【0010】
また本発明は、複数の光電変換部を設けた半導体基板と、前記半導体基板上に形成された複数層の配線層と、前記複数層の配線層の各層間に形成された複数層の層間絶縁膜と、前記光電変換部に対応して形成されたレンズ部とを有し、前記複数層の配線層は前記レンズ部から光電変換部に到る入射光の光路の近傍に配置された第1の配線層を含み、前記複数層の層間絶縁膜は前記第1の配線層より下方に位置する第1の層間絶縁膜を含み、前記第1の層間絶縁膜はその他の前記層間絶縁膜より小さい膜厚に形成されていることを特徴とする。
【0011】
本発明の固体撮像素子では、レンズ部から光電変換部に到る入射光路内に一部が配置される配線、または入射光路の近傍に配置される配線を含んだ第1の配線層の下方の層間絶縁膜の膜厚をその他の層間絶縁膜より小さい膜厚に形成したことから、この配線が、その下方の層間絶縁膜の膜厚を小さくした分だけ、レンズ部よりも離れた高さ位置に配置されることになり、光路から外方に後退した位置に配置される。
したがって、従来のように均等な膜厚で形成したと仮定した場合には、入射光路内に大きく進入してしまっていた配線を、本発明による膜厚の調整によって一定量だけ後退させ、光路内に配置される量を小さくし、この配線による遮光量を抑制でき、あるいは、完全に入射光路内から排除して近接位置に後退させ、この配線による遮光量をゼロにすることができる。
この結果、配線による入射光の損失を低減または除去することができ、光電変換部に対する集光効率及び感度の向上を図ることが可能となる。
また、これにより、画素の中心部と周辺部とで入射光量の差を小さくでき、信号出力の差を抑制できるので、シェーディングを軽減することも可能となる。
【0012】
【発明の実施の形態】
以下、本発明による固体撮像素子の実施の形態例について説明する。
図1は本発明の実施の形態例による固体撮像素子の画素部の構造を示す部分断面図であり、本発明をCMOS型センサに適用した例を示している。
まず、この固体撮像素子の層構造について説明する。
図1に示すように、半導体基板110の内部には、撮像画素を構成するフォトダイオード等による光電変換部112と、この光電変換部112に蓄積された信号電荷を電気信号に変換して読み出すための例えば読み出し、増幅、アドレス、リセット等の各種画素トランジスタ等が形成されている。
なお、図1では、図3と同様に、1つの撮像画素における光電変換部112と、その電荷を取り出すための読み出しゲート領域114を示しており、光電変換部112に蓄積された信号電荷が読み出しゲート領域114を通して読み出され、図示しない増幅トランジスタのゲートに供給される。
また、各画素の間には、例えばLOCOS等による素子分離領域116が形成され、隣接画素と電気的に分離されている。
【0013】
また、このような半導体基板110の上には、ゲート絶縁膜(図示せず)を介してポリシリコン等によるゲート電極122が配置され、その上層には、シリコン酸化膜等の層間絶縁膜130、132、134を介して複数層の配線層(いわゆる多層配線)140、142、144が形成されている。各層間絶縁膜130、132、134は配線層140、142、144による凸部を平坦化する平坦化膜の一部である。また、各層間絶縁膜130、132、134の上面はる。
なお、図示の例は、3層の層間絶縁膜130、132、134と配線層140、142、144を設けた例であるが、さらに多数の層を有する場合もある。
また、ゲート電極122及び配線層140、142、144の間には、層間絶縁膜130、132、134の適宜位置に形成されたビアホール150を介してビアコンタクト152が設けられ、上下の配線を適宜接続した構造となっている(ただし、図1では転送トランジスタのゲート用コンタクト配線のみを示している)。
また、配線層140、142、144及びビアコンタクト152の材質は、熱処理温度に応じて下層領域ではタングステン等の高融点金属が用いられ、上層領域では融点の低いアルミ等が用いられている。
【0014】
また、図示の例でも図3と同様に、最も上層の配線層144が光電変換部112への入力光路を制限する開口部を設けた遮光膜となっており、必要な光だけを光電変換部112に導くようになっている。
さらに、この最も上層の配線層144の上には、平坦化膜となる上層絶縁膜136が形成され、その上層にカラーフィルタ(図示せず)を介してオンチップマイクロレンズ154が装着されている。
オンチップマイクロレンズ154は、固体撮像素子の各画素毎に凸レンズ面を形成したものであり、各画素毎に外光を集光して光電変換部112の受光部に供給する。したがって、このオンチップマイクロレンズ154は、光電変換部112に対して所定の焦点距離Fに配置されている。
なお、光電変換部112の受光領域、遮光膜(配線層)144の開口部、及びオンチップマイクロレンズ154の凸レンズの各形状は、開口率を向上すべく方形状となっているが、楕円形等であってもよい。
【0015】
そして、本例の固体撮像素子においては、遮光膜144の下の配線層142(第1の配線層)の一部の配線142Aが、配線レイアウト等の都合により、オンチップマイクロレンズ154から光電変換部112に到る入射光の光路の内方に配置されている。
すなわち、この配線142Aは、オンチップマイクロレンズ154の外縁部と光電変換部112の外縁部とを結んだ仮想的な錐形空間(図1に仮想線αで示す)の内部に一部が進入した状態で配置されている。
【0016】
そして、この配線層142(配線142A)の下層の層間絶縁膜132の膜厚は、その他の層間絶縁膜130、134より小さい膜厚に形成されており、図1に示すように、配線層142と配線層140の間隔は膜厚h’に形成されている。
また、配線層142(配線142A)の上層の層間絶縁膜134は、下層の層間絶縁膜132の膜厚を小さくした分だけ、大きい膜厚に形成されており、図1に示すように、配線層142と配線層144の間隔は膜厚hに形成されている。これにより、層間絶縁膜132の膜厚の減少分を層間絶縁膜134の膜厚の増加分で相殺し、オンチップマイクロレンズ154と光電変換部112との間隔を従来と同様の焦点距離Fに維持している。
【0017】
そして、このような各層間絶縁膜132、134の膜厚に変化を持たせることにより、配線層142の高さ位置を低く抑え、オンチップマイクロレンズ154よりも離れた位置に配置されることになる。
したがって、入射光が配線142Aによって遮られる量を抑制でき、その分、光電変換部に対する集光効率の向上を図ることが可能となる。また、これにより、画素の中心部と周辺部とで入射光量の差を小さくでき、信号出力の差を抑制できるので、シェーディングを軽減することも可能となる。
また、図示しないが、層間絶縁膜132の膜厚の減少分を他の複数層の層間絶縁膜によって相殺し、焦点距離Fを調節してもよい。
【0018】
図2(A)(B)は、このような膜厚の制御によって入射効率が改善する原理を説明する断面図であり、図2(A)が膜厚を変化させない場合の例を示し、図2(B)は膜厚を変化させた場合の例を示している。なお、図1に示す各部と共通の要素については、同一符号を付している。
図2(A)に示す例では、配線142Aによって入射光が大きく遮られるが、図2(B)に示す例では、配線142Aの高さ位置を低くすることにより、配線142Aが入射光路より実質的に後退し、入射光を遮らない。
この結果、膜厚の制御によって光電変換部112への入射効率を改善することが可能となる。
【0019】
なお、具体的には、層間絶縁膜132による配線層142の下層の膜厚h’は、層間絶縁膜132の上面を後述するCMP法によって平坦化する場合に、そのCMP装置の加工精度が許容する最小の膜厚値よりも大きく、また、配線層142の膜厚値よりも小さい膜厚に設定されるものとする。
例えば、通常のCMP装置では、研磨時のバラツキを考慮すると、最小で400nm以上の膜厚に設定することが必要である。また、配線層142の膜厚は500nmから600nm程度である。したがって、本例では、配線層142の下層の膜厚h’は、400nmから500nmの範囲で設定するものとする。
【0020】
次に、このような固体撮像素子における各層の形成工程について簡単に説明する。
まず始めに、従来と同様の方法により、下地の層間絶縁膜上にアルミ配線層を形成する。そして、このアルミ配線層上にフォトリソグラフィ工程、ドライエッチング工程によって配線パターンを形成する。その後、基板の全面を被覆するように常圧CVD(chemical vapor deposition )法により上層の層間絶縁膜を成膜し、平坦化工程をCMP(chemical mechanical polishing )法によって、この層間絶縁膜を平坦化する。
この時の層間絶縁膜の膜厚は、図3に示す従来例ではh1=h1’としていたが、本実施の形態例では、図1に示すように、h<h’となるように制御する。ただし、この最小膜厚値hとして、上述したように、CMP装置での研磨バラツキとビアホールでの不良を考慮し、h>400nmという条件を採用する。
【0021】
なお、以上の実施の形態において、図1に示す例では、配線142Aの一部が入射光路内に残っている構成を示し、図2(B)に示す例では、配線142Aが完全に入射光路の外側(近傍)に配置されている構成を示しているが、いずれも本発明の範囲に含まれるものとする。
すなわち、図1に示す例では、本発明の膜厚調整によって配線142Aが一定量後退することにより、入射光が遮られる量が少なくなり、十分な効果を得ることが可能である。
また、図2(B)に示す例では、仮に本発明の膜厚調整を行わないとした場合、図2(A)に示すように、配線142Aの一部が入射光路内に進入することになり、入射光の一部が配線142Aで遮られてしまうが、本発明の膜厚調整によって図2(B)に示すように、配線142Aが完全に光路から外れ、入射光が遮られことがなくなり、十分な効果を得ることが可能である。
【0022】
また、上述の例は本発明をCMOS型固体撮像素子に適用した場合について説明したが、本発明は同様にCCD型固体撮像素子等の他の固体撮像素子に広く適用できるものである。
また、上述の例では、3層の配線層を有する構成を説明したが、4層以上の配線層を有するものについても同様に適用し得るものである。
また、上述の例では、上層の配線層を遮光膜として説明したが、必ずしも上層の配線層を遮光膜とするものでなくともよく、また、遮光膜の形状等は特に限定しないものとする。
また、上述の例では、1つの配線層に対して層間絶縁膜の膜厚制御を行ったが、適宜複数の配線層に対して同時に行ってもよい。また、必要に応じて層間絶縁膜の膜厚制御を行えばよく、例えば入射光の光路近傍に配置されている全ての配線層に対して行う必要はない。
【0023】
また、上述の例では、層間絶縁膜が配線層による凸部を平坦化する平坦化膜の一部である場合を示したが、必ずしも平坦化膜の一部である必要はない。また、平坦化膜を用いた場合であっても、その平坦化膜で配線層による凸部を完全に平坦化する必要はない。
また、上述の例では、オンチップレンズを用いた例を示したが、層内レンズ等の他の形状、配置を有するレンズを用いることも可能である。
また、上述の例では、膜厚を小さく形成する層間絶縁膜を、入射光の光路内にその一部が形成された配線層もしくは入射光の光路の近傍に形成された配線層のすぐ下の層間絶縁膜として形成されている(すなわち、第1の配線層は第1の層間絶縁膜の表面上に接して形成されている)場合について説明したが、この位置に限定されるものではなく、その配線層より下方であれば、その層間絶縁膜であっても同様の効果が得られる。また、膜厚を小さく形成する層間絶縁膜を1つの配線層に対して複数設けてもよい。
また、上述の例では、膜厚を小さく形成した層間絶縁膜の膜厚を他の全ての層間絶縁膜の膜厚より小さく形成したが、他の全ての層間絶縁膜の膜厚より小さく形成する必要はない。例えば、複数の層間絶縁膜の膜厚を小さくして配線層の位置を変化させる場合は、ある小さい膜厚の層間絶縁膜よりもさらに小さい膜厚の層間絶縁膜や同等の膜厚の層間絶縁膜が存在することになる。
【0024】
【発明の効果】
以上説明したように本発明の固体撮像素子によれば、レンズ部から光電変換部に到る入射光路内に一部が配置される配線、または入射光路の近傍に配置される配線を含んだ第1の配線層の下方の層間絶縁膜の膜厚をその他の層間絶縁膜より小さい膜厚に形成したことから、この配線が、その下方の層間絶縁膜の膜厚を小さくした分だけ、レンズ部よりも離れた高さ位置に配置されることになり、光路から外方に後退した位置に配置される。
したがって、この配線による入射光の損失を低減または除去することができ、光電変換部に対する集光効率及び感度の向上を図ることができ、また、画素の中心部と周辺部とで入射光量の差を小さくでき、信号出力の差を抑制できるので、シェーディングを軽減することができる効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態例による固体撮像素子の画素部の構造を示す部分断面図である。
【図2】図1に示す固体撮像素子における膜厚の制御によって入射効率が改善する原理を説明する部分断面図である。
【図3】従来の固体撮像素子の画素部の構造を示す部分断面図である。
【図4】図3に示す固体撮像素子において入射光が配線によって反射される様子を説明する部分断面図である。
【符号の説明】
110……半導体基板、112……光電変換部、114……読み出しゲート領域、116……素子分離領域、122……ゲート電極、130、132、134、136……層間絶縁膜、140、142、144……配線層、150……ビアホール、152……ビアコンタクト、154……オンチップマイクロレンズ。
Claims (16)
- 複数の光電変換部を設けた半導体基板と、
前記半導体基板上に形成された複数層の配線層と、
前記複数層の配線層の各層間に形成された複数層の層間絶縁膜と、
前記光電変換部に対応して形成されたレンズ部とを有し、
前記複数層の配線層は前記レンズ部から光電変換部に到る入射光の光路内に少なくとも一部が配置された第1の配線層を含み、
前記複数層の層間絶縁膜は前記第1の配線層より下方に位置する第1の層間絶縁膜を含み、
前記第1の層間絶縁膜はその他の前記層間絶縁膜より小さい膜厚に形成されている、
ことを特徴とする固体撮像素子。 - 前記複数層の層間絶縁膜は配線層による凸部を平坦化する平坦化膜の一部であることを特徴とする請求項1記載の固体撮像素子。
- 前記第1の配線層は前記第1の層間絶縁膜の表面上に接して形成されていることを特徴とする請求項1記載の固体撮像素子。
- 前記複数層の層間絶縁膜は前記第1の配線層より上方に位置する第2の層間絶縁膜を含み、
前記第2の層間絶縁膜は前記第1の層間絶縁膜の膜厚を小さくした膜厚分を略補う膜厚分だけ大きい膜厚に形成されていることを特徴とする請求項1記載の固体撮像素子。 - 前記第1の層間絶縁膜の膜厚は、前記第1の層間絶縁膜の膜厚の平坦化を行う加工装置の加工精度が許容する最小の膜厚値よりも大きく、前記配線層の膜厚値よりも小さい膜厚に設定されることを特徴とする請求項1記載の固体撮像素子。
- 前記加工装置の加工精度が許容する最小の膜厚値が400nmであることを特徴とする請求項5記載の固体撮像素子。
- 前記第1の配線層は、前記レンズ部の外縁部と前記光電変換部の外縁部とを含んだ仮想的な錐形空間内に一部が配置される配線層であることを特徴とする請求項1記載の固体撮像素子。
- 前記第1の層間絶縁膜はその他の全ての前記層間絶縁膜より小さい膜厚に形成されていることを特徴とする請求項1記載の固体撮像素子。
- 複数の光電変換部を設けた半導体基板と、
前記半導体基板上に形成された複数層の配線層と、
前記複数層の配線層の各層間に形成された複数層の層間絶縁膜と、
前記光電変換部に対応して形成されたレンズ部とを有し、
前記複数層の配線層は前記レンズ部から光電変換部に到る入射光の光路の近傍に配置された第1の配線層を含み、
前記複数層の層間絶縁膜は前記第1の配線層より下方に位置する第1の層間絶縁膜を含み、
前記第1の層間絶縁膜はその他の前記層間絶縁膜より小さい膜厚に形成されている、
ことを特徴とする固体撮像素子。 - 前記複数層の層間絶縁膜は配線層による凸部を平坦化する平坦化膜の一部であることを特徴とする請求項9記載の固体撮像素子。
- 前記第1の配線層は前記第1の層間絶縁膜の表面上に接して形成されていることを特徴とする請求項9記載の固体撮像素子。
- 前記複数層の層間絶縁膜は前記第1の配線層より上方に位置する第2の層間絶縁膜を含み、
前記第2の層間絶縁膜は前記第1の層間絶縁膜の膜厚を小さくした膜厚分を略補う膜厚分だけ大きい膜厚に形成されていることを特徴とする請求項9記載の固体撮像素子。 - 前記第1の配線層は、仮に前記第1の層間絶縁膜の膜厚がその他の前記層間絶縁膜の膜厚と等しい場合には、少なくともその一部が光路内に配置されるが、前記第1の層間絶縁膜の膜厚がその他の前記層間絶縁膜の膜厚より小さく形成されていることにより、前記光路の外側に配置されていることを特徴とする請求項9記載の固体撮像素子。
- 前記第1の層間絶縁膜の膜厚は、前記第1の層間絶縁膜の膜厚の平坦化を行う加工装置の加工精度が許容する最小の膜厚値よりも大きく、前記配線層の膜厚値よりも小さい膜厚に設定されることを特徴とする請求項9記載の固体撮像素子。
- 前記加工装置の加工精度が許容する最小の膜厚値が400nmであることを特徴とする請求項14記載の固体撮像素子。
- 前記第1の層間絶縁膜はその他の全ての前記層間絶縁膜より小さい膜厚に形成されていることを特徴とする請求項9記載の固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002289658A JP2004128186A (ja) | 2002-10-02 | 2002-10-02 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002289658A JP2004128186A (ja) | 2002-10-02 | 2002-10-02 | 固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128186A true JP2004128186A (ja) | 2004-04-22 |
Family
ID=32281756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002289658A Pending JP2004128186A (ja) | 2002-10-02 | 2002-10-02 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004128186A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100720480B1 (ko) | 2005-11-21 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 |
JP2011193027A (ja) * | 2011-06-21 | 2011-09-29 | Canon Inc | 固体撮像装置 |
-
2002
- 2002-10-02 JP JP2002289658A patent/JP2004128186A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100720480B1 (ko) | 2005-11-21 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 |
JP2011193027A (ja) * | 2011-06-21 | 2011-09-29 | Canon Inc | 固体撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436012B2 (en) | Solid state imaging apparatus and method for fabricating the same | |
TWI399849B (zh) | 固態成像裝置,製造固態成像裝置之方法,及電子設備 | |
US7382011B2 (en) | Solid-state image sensing device equipped with inner lens | |
JP5663925B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
KR102316075B1 (ko) | 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 전자 기기 | |
US8440493B2 (en) | Solid-state imaging apparatus and manufacturing method thereof | |
JP5651986B2 (ja) | 固体撮像装置とその製造方法、並びに電子機器及びカメラモジュール | |
US7683451B2 (en) | CMOS image sensors with light shielding patterns | |
WO2004027875A1 (ja) | 固体撮像装置及びその製造方法 | |
JP2004071931A (ja) | 固体撮像素子及びその製造方法 | |
KR102067296B1 (ko) | 고체 촬상 소자 및 전자 기기 | |
JP5563257B2 (ja) | 光電変換装置、撮像システム、及び光電変換装置の製造方法 | |
CN114497090A (zh) | 固态图像感测器 | |
JP6663887B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
JP2010073735A (ja) | 固体撮像装置及びその製造方法 | |
JP2004128186A (ja) | 固体撮像素子 | |
US20080054387A1 (en) | Image Sensor and Method for Manufacturing the Same | |
JP2010062437A (ja) | 固体撮像装置およびその製造方法 | |
JP6176313B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
JP2006344914A (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
KR20050105586A (ko) | 이미지센서 및 그 제조방법 | |
JP6048483B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
TWI836198B (zh) | 影像感測器及用於形成其之方法 | |
JP2004055669A (ja) | 固体撮像素子およびその製造方法 | |
JP4449298B2 (ja) | 固体撮像素子の製造方法および固体撮像素子 |