JPS6367334B2 - - Google Patents
Info
- Publication number
- JPS6367334B2 JPS6367334B2 JP57223051A JP22305182A JPS6367334B2 JP S6367334 B2 JPS6367334 B2 JP S6367334B2 JP 57223051 A JP57223051 A JP 57223051A JP 22305182 A JP22305182 A JP 22305182A JP S6367334 B2 JPS6367334 B2 JP S6367334B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sin film
- density
- sin
- internal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010408 film Substances 0.000 claims description 68
- 238000004544 sputter deposition Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明はスパツタリング法によつて窒化シリコ
ン（以下SiNと略記する）膜を作成するための製
造方法に関するものである。
ン（以下SiNと略記する）膜を作成するための製
造方法に関するものである。
＜従来技術＞
近年SiN膜は、集積回路素子における選択酸化
時のマスクとして、或いは表面保護膜等として広
く利用されている。従来から用いられているこれ
等のSiN膜は、通常各種CVD法によつて作成さ
れるが、低温で作成された膜は膜密度が低く、ま
た膜作成後の熱処理で膜の内部応力が大きく変化
したり、なかには被着されるべき基板から剥離し
て所期の目的を達成し得ない事態がしばしば生じ
ていた。
時のマスクとして、或いは表面保護膜等として広
く利用されている。従来から用いられているこれ
等のSiN膜は、通常各種CVD法によつて作成さ
れるが、低温で作成された膜は膜密度が低く、ま
た膜作成後の熱処理で膜の内部応力が大きく変化
したり、なかには被着されるべき基板から剥離し
て所期の目的を達成し得ない事態がしばしば生じ
ていた。
SiN膜を上述のように選択酸化時のマスクや、
１〜２層程度の比較的少ない積層構造からなる多
層配線用の層間絶縁膜として利用している限りで
は、上記のような従来方法によつて作成した膜で
も利用することができる。しかし集積度の飛躍的
な向上のもとに開発が進められている積層高密度
集積回路素子のデバイス間に介挿する絶縁層とし
ては、上記従来方法によつて作成したSiN膜では
問題がある。
１〜２層程度の比較的少ない積層構造からなる多
層配線用の層間絶縁膜として利用している限りで
は、上記のような従来方法によつて作成した膜で
も利用することができる。しかし集積度の飛躍的
な向上のもとに開発が進められている積層高密度
集積回路素子のデバイス間に介挿する絶縁層とし
ては、上記従来方法によつて作成したSiN膜では
問題がある。
即ち第１図は従来から提案されている積層高密
度集積回路素子の断面図で、実際には更に多層に
積層されるが、図が複雑になるのを避けるため集
積回路デバイス１０，２０を２層に積層した例を
示す。シリコン基板１１に不純物拡散領域１２，
１２等を作成し、適宜配線１３によつて電気的接
続を施こした第１層目のデバイス１０上に、第２
デバイス２０を積層するが、両デバイス１０，２
０間にはデバイス間の電気的絶縁を図るために絶
縁膜３０を介挿する。回路を作成した第１層目デ
バイス１０上に絶縁膜３０を被着した後、第２層
目デバイス２０のためのポリシリコン膜２１を形
成し、該ポリシリコン膜２１内の一部の領域にレ
ーザー光を照射してレーザーアニールによつてポ
リシリコンを単結晶化する。単結晶化した領域に
Ｐ或いはＮ型の不純物を導入して回路素子２２を
作成し、第２層目デバイス２０を作成する。同様
に第２層目デバイス２０上にも絶縁膜を介して順
次集積回路デバイスを積層し、少なくとも５層以
上にデバイスを積層して非常に集積度の高い三次
元回路素子とする。
度集積回路素子の断面図で、実際には更に多層に
積層されるが、図が複雑になるのを避けるため集
積回路デバイス１０，２０を２層に積層した例を
示す。シリコン基板１１に不純物拡散領域１２，
１２等を作成し、適宜配線１３によつて電気的接
続を施こした第１層目のデバイス１０上に、第２
デバイス２０を積層するが、両デバイス１０，２
０間にはデバイス間の電気的絶縁を図るために絶
縁膜３０を介挿する。回路を作成した第１層目デ
バイス１０上に絶縁膜３０を被着した後、第２層
目デバイス２０のためのポリシリコン膜２１を形
成し、該ポリシリコン膜２１内の一部の領域にレ
ーザー光を照射してレーザーアニールによつてポ
リシリコンを単結晶化する。単結晶化した領域に
Ｐ或いはＮ型の不純物を導入して回路素子２２を
作成し、第２層目デバイス２０を作成する。同様
に第２層目デバイス２０上にも絶縁膜を介して順
次集積回路デバイスを積層し、少なくとも５層以
上にデバイスを積層して非常に集積度の高い三次
元回路素子とする。
上記積層高密度集積回路素子において、デバイ
ス間に介挿する絶縁膜はSiN膜や酸化シリコン膜
が用いられるが、デバイス間の電気的絶縁を確実
に行うものでなければならず、また順次デバイス
を積層してゆく過程で熱処理やその他の作業環境
に晒しても変形したりデバイス表面から剥離して
はならない。しかし上述のような従来方法によつ
て作成したSiN膜は膜密度が低く、そのために電
気的絶縁性が充分ではなく、また薄膜中の内部応
力が熱処理中に変化してそのためにシリコン基板
が変形する等の不都合があつた。
ス間に介挿する絶縁膜はSiN膜や酸化シリコン膜
が用いられるが、デバイス間の電気的絶縁を確実
に行うものでなければならず、また順次デバイス
を積層してゆく過程で熱処理やその他の作業環境
に晒しても変形したりデバイス表面から剥離して
はならない。しかし上述のような従来方法によつ
て作成したSiN膜は膜密度が低く、そのために電
気的絶縁性が充分ではなく、また薄膜中の内部応
力が熱処理中に変化してそのためにシリコン基板
が変形する等の不都合があつた。
＜発明の目的＞
本発明は上記従来の製造方法によつて作成した
SiN膜の問題点に鑑みてなされたもので、膜密度
の高い状態を維持しながら、たとえ熱処理を施こ
したとしても内部応力がほとんど変化しない熱的
に安定なSiN膜をスパツタリング法で得ることが
できる製造方法を提供することである。
SiN膜の問題点に鑑みてなされたもので、膜密度
の高い状態を維持しながら、たとえ熱処理を施こ
したとしても内部応力がほとんど変化しない熱的
に安定なSiN膜をスパツタリング法で得ることが
できる製造方法を提供することである。
＜実施例＞
マグネトロンスパツタリング装置の反応槽に設
けられた相対向する電極の一方に被スパツタ材料
をセツトし、他方の電極に、SiN膜を堆積すべき
集積回路デバイス基板をセツトする。各電極に材
料をセツトした後反応槽内に所定の不活性ガスを
導入し、電極間に電源を供給する。スパツタリン
グ装置の稼動によつて高周波電圧が電極間に印加
され、被スパツタ材料から飛び出したSiN膜作成
のための分子或いは原子が基板表面に堆積し、
SiN薄膜を作成する。
けられた相対向する電極の一方に被スパツタ材料
をセツトし、他方の電極に、SiN膜を堆積すべき
集積回路デバイス基板をセツトする。各電極に材
料をセツトした後反応槽内に所定の不活性ガスを
導入し、電極間に電源を供給する。スパツタリン
グ装置の稼動によつて高周波電圧が電極間に印加
され、被スパツタ材料から飛び出したSiN膜作成
のための分子或いは原子が基板表面に堆積し、
SiN薄膜を作成する。
ここで上記スパツタリングにあたつて、膜質を
緻密にするためRFパワー密度を3.5W／cm2以上に
あげて作成する。即ち第２図はスパツタリング法
によつて作成したSiN膜のエツチング速度とRF
パワー密度依存性との関係を示す実験結果で、エ
ツチング速度によつて膜の緻密性を確かめたもの
である。同実験においてSiN膜のエツチング液は
緩衝フツ酸である。実験結果から明らかなよう
に、3.5W／cm2以上のRFパワー密度によつて作成
したSiN膜はエツチングされることがなく、これ
は作成されたSiN膜の膜密度が高くなつているこ
とを示している。
緻密にするためRFパワー密度を3.5W／cm2以上に
あげて作成する。即ち第２図はスパツタリング法
によつて作成したSiN膜のエツチング速度とRF
パワー密度依存性との関係を示す実験結果で、エ
ツチング速度によつて膜の緻密性を確かめたもの
である。同実験においてSiN膜のエツチング液は
緩衝フツ酸である。実験結果から明らかなよう
に、3.5W／cm2以上のRFパワー密度によつて作成
したSiN膜はエツチングされることがなく、これ
は作成されたSiN膜の膜密度が高くなつているこ
とを示している。
尚スパツタリング時に基板を加熱して薄膜を作
成した場合には、更に膜質が改善されるため上述
のように室温で作成した膜より一層良好なSiN膜
が得られ、3.5W／cm2以上のRFパワーでスパツタ
リングすれば充分である。
成した場合には、更に膜質が改善されるため上述
のように室温で作成した膜より一層良好なSiN膜
が得られ、3.5W／cm2以上のRFパワーでスパツタ
リングすれば充分である。
上記スパツタリングによつて作成したSiN膜を
内部応力安定化のために熱処理する。第３図はス
パツタリング後のSiN膜に施こす熱処理条件と内
部応力との関係を示す実験結果である。実験に使
用したSiN膜のスパツタリング時のRFパワー密
度は5.5W／cm2に選ばれている。第３図において
実線Ａはスパツタリング後のSiN膜を800℃で熱
処理した場合の処理時間（分）とSiN膜の内部応
力（×109dyn／cm2）との関係を示し、熱処理開
始の初期10分間で内部応力は大きく変化し、20分
を経過した後はほぼ一定値を示して変化がなく、
内部応力が安定化したことを示す。同SiN膜は以
後熱処理を継続しても内部応力はほとんど変化が
ない。また一旦安定化したSiN膜を再度熱処理温
度に晒しても内部応力が変化しないことも確認さ
れた。第３図の破線Ｂは同SiN膜を600℃で、一
点鎖線Ｃは900℃で夫々熱処理した場合を示し、
少なくとも30分間の熱処理を施こせば内部応力は
安定する。
内部応力安定化のために熱処理する。第３図はス
パツタリング後のSiN膜に施こす熱処理条件と内
部応力との関係を示す実験結果である。実験に使
用したSiN膜のスパツタリング時のRFパワー密
度は5.5W／cm2に選ばれている。第３図において
実線Ａはスパツタリング後のSiN膜を800℃で熱
処理した場合の処理時間（分）とSiN膜の内部応
力（×109dyn／cm2）との関係を示し、熱処理開
始の初期10分間で内部応力は大きく変化し、20分
を経過した後はほぼ一定値を示して変化がなく、
内部応力が安定化したことを示す。同SiN膜は以
後熱処理を継続しても内部応力はほとんど変化が
ない。また一旦安定化したSiN膜を再度熱処理温
度に晒しても内部応力が変化しないことも確認さ
れた。第３図の破線Ｂは同SiN膜を600℃で、一
点鎖線Ｃは900℃で夫々熱処理した場合を示し、
少なくとも30分間の熱処理を施こせば内部応力は
安定する。
上記内部応力安定化の傾向は上記RFパワー密
度5.5W／cm2で作成したSiN膜に限ることなく、
膜質の緻密化が達成されたRFパワー3.5W／cm2以
上で作成したSiN膜についても同様の傾向を示
し、RFパワー密度4.0W／cm2で作成したSiN膜を
30分間熱処理したものは緩衝フツ酸ではエツチン
グされず、３×109dyn／cm2の圧縮応力を示し、
この膜を800℃で更に熱処理を続けても、また800
℃以下の温度で再度熱処理しても緩衝フツ酸でエ
ツチングされないことには変りはなく、また膜の
内部応力もほとんど変化がみられなかつた。
度5.5W／cm2で作成したSiN膜に限ることなく、
膜質の緻密化が達成されたRFパワー3.5W／cm2以
上で作成したSiN膜についても同様の傾向を示
し、RFパワー密度4.0W／cm2で作成したSiN膜を
30分間熱処理したものは緩衝フツ酸ではエツチン
グされず、３×109dyn／cm2の圧縮応力を示し、
この膜を800℃で更に熱処理を続けても、また800
℃以下の温度で再度熱処理しても緩衝フツ酸でエ
ツチングされないことには変りはなく、また膜の
内部応力もほとんど変化がみられなかつた。
上記SiN膜を積層高密度集積素子のデバイス間
絶縁膜とすることにより、電気的絶縁性にすぐれ
しかも製造工程中に割れたり変形することのない
絶縁膜を得ることができ、多数のデバイスを積層
してより高密度な装置を得ることができる。
絶縁膜とすることにより、電気的絶縁性にすぐれ
しかも製造工程中に割れたり変形することのない
絶縁膜を得ることができ、多数のデバイスを積層
してより高密度な装置を得ることができる。
上記実施例はマグネトロンスパツタリング法を
利用した場合を挙げたが、通常のRFスパツタリ
ング法を利用する場合でも本発明を適用すること
ができる。
利用した場合を挙げたが、通常のRFスパツタリ
ング法を利用する場合でも本発明を適用すること
ができる。
＜効 果＞
以上本発明によれば、スパツタリング法によつ
てRFパワー密度を3.5W／cm2以上にあげてSiN膜
を作成した後、600〜900℃の温度で熱処理を行う
ことにより、膜密度が高く且つこの膜密度をほぼ
保ちながら熱的に安定したSiN膜を得ることがで
きる。
てRFパワー密度を3.5W／cm2以上にあげてSiN膜
を作成した後、600〜900℃の温度で熱処理を行う
ことにより、膜密度が高く且つこの膜密度をほぼ
保ちながら熱的に安定したSiN膜を得ることがで
きる。
第１図は積層高密度集積素子の概略断面図、第
２図は本発明によるSiN膜の特性を説明するため
のRFパワー密度とエツチング速度の関係を示す
図、第３図は本発明によるSiN膜の熱処理時間と
膜の内部応力の関係を示す図である。
２図は本発明によるSiN膜の特性を説明するため
のRFパワー密度とエツチング速度の関係を示す
図、第３図は本発明によるSiN膜の熱処理時間と
膜の内部応力の関係を示す図である。
Claims (1)
- １ スパツタリング法によつて窒化シリコン膜を
作成する方法において、電極間のRFパワーを密
度3.5W／cm2以上に設定して窒化シリコン薄膜を
基板上に堆積させ、その後600〜900℃の温度で、
以後に熱処理を行つても膜の内部応力がほとんど
変化しない安定値に達するまで熱処理を行つて薄
膜を作成することを特徴とする窒化シリコン膜の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223051A JPS59114830A (ja) | 1982-12-21 | 1982-12-21 | 窒化シリコン膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223051A JPS59114830A (ja) | 1982-12-21 | 1982-12-21 | 窒化シリコン膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114830A JPS59114830A (ja) | 1984-07-03 |
| JPS6367334B2 true JPS6367334B2 (ja) | 1988-12-26 |
Family
ID=16792062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57223051A Granted JPS59114830A (ja) | 1982-12-21 | 1982-12-21 | 窒化シリコン膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114830A (ja) |
-
1982
- 1982-12-21 JP JP57223051A patent/JPS59114830A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59114830A (ja) | 1984-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563205A (ja) | 半導体装置 | |
| EP0222884A4 (en) | COMBINATION OF AN INTEGRATED CIRCUIT WITH A FERROELECTRICAL MEMORY ARRANGEMENT AND ELECTRON BEAM METHOD FOR THEIR PRODUCTION. | |
| JPH08250596A (ja) | 半導体装置の金属配線形成方法 | |
| JPS59169121A (ja) | 半導体デバイスの製造方法 | |
| KR960006344B1 (ko) | 표면적이 극대화된 전하저장전극 도전층 형성방법 | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| JP2924753B2 (ja) | 薄膜キャパシタの製造方法 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JPH0456453B2 (ja) | ||
| JPH029450B2 (ja) | ||
| JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPS6367334B2 (ja) | ||
| JPH11177048A (ja) | 半導体素子およびその製造方法 | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JPH0223030B2 (ja) | ||
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JPS6110257A (ja) | パターン化した導電層上に絶縁体を形成する方法 | |
| JPS6211781B2 (ja) | ||
| JPH029449B2 (ja) | ||
| JPH0621064A (ja) | 半導体装置の製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPS5925245A (ja) | 半導体装置の製造方法 | |
| KR100293716B1 (ko) | 반도체 장치의 커패시터 형성 방법_ | |
| JP2927252B2 (ja) | 薄膜キャパシタの製造方法 |