JP2003309260A - 超薄型ゲート酸化物の完全性を改良する方法 - Google Patents

超薄型ゲート酸化物の完全性を改良する方法

Info

Publication number
JP2003309260A
JP2003309260A JP2003059321A JP2003059321A JP2003309260A JP 2003309260 A JP2003309260 A JP 2003309260A JP 2003059321 A JP2003059321 A JP 2003059321A JP 2003059321 A JP2003059321 A JP 2003059321A JP 2003309260 A JP2003309260 A JP 2003309260A
Authority
JP
Japan
Prior art keywords
nitrogen
layer
oxygen
retention layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003059321A
Other languages
English (en)
Inventor
Dong Zhong
ドン・チョン
Yun Ling Tan
ユン・リン・タン
Chew-Hoe Ang
チュウ・ホー・アン
Jia Zhen Zheng
ジア・ツェン・チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
Chartered Semiconductor Manufacturing Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Semiconductor Manufacturing Pte Ltd filed Critical Chartered Semiconductor Manufacturing Pte Ltd
Publication of JP2003309260A publication Critical patent/JP2003309260A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 集積回路における超薄型ゲート酸化物の完全
性を改善する方法を提供する。 【解決手段】 超薄型ゲート酸化物の堅牢性を改良する
ために、ＤＰＮ（デカップルド‐プラズマ窒化物形成）
が使用される。その後に、酸化物中の構造欠陥を除去す
るために、純粋なヘリウム中でアニールが実施される。
しかしながら、これらの条件下でアニーリングを実施す
ると、デバイスの電気的特性が劣化することが判明し
た。この問題は、ヘリウム又は酸化窒素の代わりに、
１：４の酸素‐窒素混合物中において（１０５０℃、約
１０トルで）アニーリングを実施することにより克服さ
れた。その結果、電気的特性の損失を被ることなく、ホ
ウ素の汚染に耐えるゲート酸化物が生じる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路の分野に
おいて、特に超薄型ゲート酸化物及びそれらの完全性
（integrity）を改善する方法に関する。
【０００２】
【従来の技術】ゲート酸化物のＥＯＴ（Equivalent Oxi
de Thickness：均等な酸化物の厚さ）が、改良されたＣ
ＭＯＳ技術の一環として２０オングストローム未満に接
近するにつれて、ゲート酸化物中の窒素濃度を増大させ
ることにより、超薄型ゲート酸化物をホウ素が貫通する
ことを抑制し、そして酸化物漏洩電流を低減させること
が、不可欠になっている。デカップルド‐プラズマ窒化
物形成（Decoupled-plasma nitridation：ＤＰＮ）は、
超高濃度の窒素をゲート酸化物の極めて薄い頂面に導入
するための先端技術である。このために使用される装置
の一例を図１に示す。外部コイル１２にＲＦ電圧を印加
することにより、窒素プラズマを室１１内に形成する。
表面が窒化されるサンプル１５がサンプルホルダー１４
上に設置され、このホルダーは一連のガス導入孔１３の
真下に位置するように置かれる。この方法の重要な特色
はプラズマを形成するために誘導結合（inductive coup
ling）を使用することである。ＲＦ電力がＲＦ磁界を経
由してプラズマに送られ、これによりイオン化電界が生
じる。誘導結合は、エネルギーがイオンを表面中に駆動
するときに消散しないため、電極システム（electroded
systems）よりもプラズマを生成するために、より効率
的である。図１には示されていないポンピング孔及び絞
り弁は、窒素導入孔１３と組み合せて使用する場合、室
内に平衡圧を確立するために使用される。
【０００３】従来の遠隔プラズマ窒化物形成（remote-p
lasma nitridation：ＲＰＮ）の技術と比較すると、Ｄ
ＰＮは窒素の均一性と酸素漏洩電流を大幅に改善する。
しかしながら、１００℃未満の低い処理温度のため、多
量の欠陥がゲート酸化物中に存在し、そしてゲート酸化
物の完全性が著しく低下する。従って、前記酸化物の欠
陥を除去し、そして酸化物の完全性を改善するために、
ＤＰＮの後の高温度のアニーリングが必要とされる。
【０００４】このような必要性は従来技術で知られてい
る。しかしながら、従来技術の方法は純粋なヘリウム中
において（１０５０℃の温度、５０トルの圧力、５ｓｌ
ｍのＨｅ流を用いて）アニールを実施していた。これら
の条件は、これらが、更なる酸化物の成長がなく、又は
ＤＰＮの後のアニーリングを通じて窒素が導入されな
い、と言うようないくつかの利点を提供できるため、従
来技術の標準的な方法になっている。しかしながら、こ
れらの条件下でのアニーリングは、デバイス（コンデン
サー及びトランジスタのような）が純粋なヘリウムのア
ニーリングを実施された場合、これらのデバイスの電気
的性能の劣化を含むいくつかの欠点を生じることを本発
明者等は発見した。本発明は、ゲート酸化物の完全性と
デバイスの電気性能を改善するための、ＤＰＮ後の別の
アニーリング方法を開示する。
【０００５】従来技術を調査した結果、下記の関連文献
が判明した。米国特許６,１４０,１８７（DeBusk等）
は、ゲート酸化物のための遠隔プラズマ窒化物形成の方
法を開示する。Ｈｅ/Ａｒのプラズマが使用された後
に、酸素中において約８００℃でアニールが実施され
る。Yenの米国特許５,８６１,３２９はバリア層を形成
するプラズマ方法を示す。ガスとして、窒素、アンモニ
ア、酸化窒素、及び窒素/酸素の混合物が使用される。
米国特許６,２２５,１６９（Chew）は、窒化層がゲート
構造物の側壁上に形成されるＲＴＮ方法を示すが、これ
に対し、Yeh等の米国特許６,１６２,７１７は、ゲート
誘電体が窒化ケイ素から成る２層の間に挟まれる高密度
プラズマ方法を使用する。
【０００６】
【発明が解決しようとする課題】本発明の少なくとも１
つの態様の目的は、電界効果トランジスタを形成する方
法を提供することである。本発明の少なくとも１つの態
様のその他の目的は、極めて薄く、ホウ素の拡散に対す
るバリアであり、そしてデバイスの電気的特性を劣化さ
せないゲート酸化物を有する電界効果トランジスタを提
供することである。本発明の少なくとも１つの態様のそ
の他の目的は、既存の製造方法の一部に容易に組み込む
ことができる方法を提供することである。
【課題を解決するための手段】
【０００７】これらの目的は、酸化物の表面にデカップ
ルド‐プラズマ窒化物形成の手段によって窒素保持層を
形成することによって達成される。この後に、ヘリウム
又は酸化窒素中における従来のアニールの代わりに、ア
ニーリングが１：４の酸素‐窒素混合物中において（１
０５０℃、約１０トルで）実施される。その結果、電気
的特性の損失を被ることなく、ホウ素の汚染に耐えるゲ
ート酸化物が生じる。
【０００８】
【発明の実施の形態】電界効果トランジスタの製造方法
を記述することによって、本発明を説明する。しかしな
がら、本発明の方法は更に一般的なものであって、半導
体技術の他の領域にも適用可能である。
【０００９】本発明の方法は、シリコンウエハを準備
し、そしてその上に酸化ケイ素層（典型的に、約８〜３
０オングストロームの厚さ）を形成する。図１と類似の
装置を使用し、デカップルド‐プラズマ窒化物形成の手
段によって、その上面に、そこから約２〜１０オングス
トロームの距離を下方に伸びる窒素保持層を形成する。
この窒素保持層は窒化ケイ素又はオキシ窒化ケイ素であ
ってもよいが、しかしその正確な化学組成に関係なく、
少なくとも３原子パーセントの窒素を含有できる。
【００１０】本発明の重要な特色は、この窒素保持層
が、窒素と酸素の混合物（この混合物は約１０〜３０容
量パーセント、好ましくは２０容量パーセントの酸素を
含有する）中において、約１０００〜１１００℃の温度
及び約５〜１５トルの圧力で、約６０〜１５０分間、ア
ニールされることである。この特定の条件下における特
定のアニールの結果として、窒素に富む層を含むこのゲ
ート酸化物層は実質的に構造欠陥のない状態になる。こ
の効果は、アニール工程の前においては窒素保持層が高
濃度の構造欠陥を有するが、アニールの後では構造欠陥
が大幅に減少することを示すことによって理解されるで
あろう。
【００１１】次に、酸化ケイ素層上にポリシリコン層を
堆積し、次いで前者をパターン化及びエッチングして、
ゲート酸化物層上にゲート台座（典型的に約０．０５〜
０．２５ミクロン幅を有する）を形成する標準的方法を
用いて、電界効果トランジスタの形成を完了する。この
形成が完了すると直ちに、自己整合するソース及びドレ
イン領域（前記シリコンウエハの導電形と反対の導電形
を有する）の形成を通じて、前記ゲート台座をマスクと
して使用し、その結果、前記ソース及びドレイン領域は
前記ゲート酸化物に直接に接触する。上述の方法は図２
で示すフローチャートに示され、そして要約される。
【００１２】上述の方法（特に、後の窒化アニールが特
定されている条件の）を用いて、電気的性能が同じ条件
下で形成された装置の電気的性能と類似する電界効果ト
ランジスタであって、唯一の差が、デカップルド‐プラ
ズマ窒化物形成により形成された窒素保持層がないこと
である電界効果トランジスタを形成する。従って、本発
明の方法は、従来の方法が示す電気的性能の劣化を生じ
ることなく、ホウ素の貫通を抑制し、そして酸化物の漏
洩を低減するゲート酸化物層を提供できる。
【００１３】本発明の方法の効果の確認は、３種類の異
なるガス中において２０Å厚の酸化物層をアニールする
ための電荷対絶縁破壊（breakdown）の比のワイブル（W
eibull）のプロットを表示する図３によって示される。
ワイブルプロットは−ｌｎ（１−Ｆ）であって、ここで
Ｆは０〜１の範囲の累積破損確率（cumulative failure
probability）である。曲線３１はヘリウムのアニール
に関し、曲線３２は酸化窒素のアニールに関し、そして
曲線３３は窒素/酸素のアニール（本発明）に関する。
これらの結果は、本発明によって教示されるように、Ｎ
2/Ｏ2中において約１０５０℃でアニールすると、最高
の絶縁耐久性を有するゲート酸化物が得られることを示
す。
【図面の簡単な説明】
【図１】デカップルド‐プラズマ窒化物形成の実施に適
する装置の概略図である。
【図２】本発明の方法を説明するフローチャートであ
る。
【図３】異なるガス中でアニールされた３種類の酸化物
層の電荷対絶縁破壊の比のワイブルプロットのグラフで
ある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユン・リン・タン シンガポール国シンガポール 680660 チ ョア・チュ・カン・クレッセント，ブロッ ク 660，ナンバー 03−83 (72)発明者 チュウ・ホー・アン シンガポール国シンガポール 680559 チ ョア・チュ・カン，ノース ６，ブロック 559，ナンバー 06−68 (72)発明者 ジア・ツェン・チェン シンガポール国シンガポール 688570 ヴ ァーデ・グローヴ 38 Ｆターム(参考） 5F058 BC11 BF74 BG01 5F140 AA00 AA24 AA28 AA39 AB03 BA01 BD01 BD05 BD07 BD09 BD10 BE08 BE17 BF01 BF04 BG27 BG37

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 上面を有する酸化ケイ素層の完全性を改
    良する方法であって、下記の工程を含む方法、 基板上に前記酸化ケイ素層を準備し、 デカップルド‐プラズマ窒化物形成の手段によって、前
    記上面から一定の距離を下方に伸びる窒素保持層を形成
    し、そして前記窒素保持層を、窒素と酸素の混合物中に
    おいて、約１０００〜１１００℃の温度及び約５〜１５
    トルの圧力で約６０〜１５０分間アニールし、これによ
    り前記窒素保持層中に実質的に構造欠陥がなくなる。
  2. 【請求項２】 前記デカップルド‐プラズマ窒化物形成
    の手段は、（１〜３）×１０-2トルの圧力において約２
    ５０〜３５０ワットのＲＦ電力を１０〜３００秒間使用
    することを更に含む、請求項１記載の方法。
  3. 【請求項３】 前記窒素保持層は窒化ケイ素及びオキシ
    窒化ケイ素から成る群から選ばれる、請求項１記載の方
    法。
  4. 【請求項４】 前記窒素保持層は少なくとも３原子パー
    セントの窒素を含有する、請求項１記載の方法。
  5. 【請求項５】 前記窒素と酸素の混合物は約１０〜３０
    容量パーセントの酸素を含有する、請求項１記載の方
    法。
  6. 【請求項６】 前記窒素保持層が前記上面から下方に伸
    びる前記距離は、約２〜１０オングストロームである、
    請求項１記載の方法。
  7. 【請求項７】 前記酸化ケイ素層は約８〜３０オングス
    トロームの厚さを有する、請求項１記載の方法。
  8. 【請求項８】 電界効果トランジスタを形成する方法で
    あって、下記の工程を含む方法、 第一導電形のシリコンウエハを準備し、その上に上面を
    有する酸化ケイ素層を形成し、 デカップルド‐プラズマ窒化物形成の手段によって、前
    記上面から一定の距離を下方に伸びる窒素保持層を形成
    し、 次いで、前記窒素保持層を、窒素と酸素の混合物中にお
    いて、約１０００〜１１００℃の温度及び約５〜１５ト
    ルの圧力で約６０〜１５０分間アニールし、これにより
    前記窒素保持層中に実質的に構造欠陥がなくなり、 前記酸化ケイ素層上にポリシリコン層を堆積し、 前記ポリシリコン層及び前記酸化ケイ素層をパターン化
    及びエッチングすることによりゲート酸化物層上にゲー
    ト台座を形成し、そして前記ゲート台座をマスクとして
    用いて、前記ゲート酸化物に直接に接触する第二導電形
    のソース及びドレイン領域を形成し、これにより前記電
    界効果トランジスタが形成され、その結果、前記電界効
    果トランジスタは、前記窒素保持層がないことを除いて
    は前記電界効果トランジスタに全ての点で類似するデバ
    イスと同様の電気的性能を有する。
  9. 【請求項９】 前記ゲート台座は約０.０５〜０.２５ミ
    クロンの幅を有する、請求項８記載の方法。
  10. 【請求項１０】 前記デカップルド‐プラズマ窒化物形
    成の手段は、（１〜３）×１０-2トルの圧力において約
    ２５０〜３５０ワットのＲＦ電力を１０〜３００秒間使
    用することを更に含む、請求項８記載の方法。
  11. 【請求項１１】 前記窒素保持層は窒化ケイ素及びオキ
    シ窒化ケイ素から成る群から選ばれる、請求項８記載の
    方法。
  12. 【請求項１２】 前記窒素保持層は少なくとも３原子パ
    ーセントの窒素を含有する、請求項８記載の方法。
  13. 【請求項１３】 前記窒素と酸素の混合物は約１０〜３
    ０容量パーセントの酸素を含有する、請求項８記載の方
    法。
  14. 【請求項１４】 前記窒素保持層が前記上面から下方に
    伸びる前記距離は約２〜１０オングストロームである、
    請求項８記載の方法。
  15. 【請求項１５】 前記酸化ケイ素層は約８〜３０オング
    ストロームの厚さを有する、請求項８記載の方法。
JP2003059321A 2002-03-06 2003-03-06 超薄型ゲート酸化物の完全性を改良する方法 Pending JP2003309260A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/091983 2002-03-06
US10/091,983 US7176094B2 (en) 2002-03-06 2002-03-06 Ultra-thin gate oxide through post decoupled plasma nitridation anneal

Publications (1)

Publication Number Publication Date
JP2003309260A true JP2003309260A (ja) 2003-10-31

Family

ID=27754013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003059321A Pending JP2003309260A (ja) 2002-03-06 2003-03-06 超薄型ゲート酸化物の完全性を改良する方法

Country Status (5)

Country Link
US (1) US7176094B2 (ja)
EP (1) EP1343198A2 (ja)
JP (1) JP2003309260A (ja)
SG (1) SG108313A1 (ja)
TW (1) TW200304177A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272594A (ja) * 2008-05-09 2009-11-19 Promos Technologies Inc 半導体装置のゲート酸化膜上に窒化珪素層を形成し、窒化物層を熱処理する方法
US7741183B2 (en) 2008-02-28 2010-06-22 Freescale Semiconductor, Inc. Method of forming a gate dielectric
KR20200071251A (ko) * 2018-12-11 2020-06-19 충북대학교 산학협력단 짧은 소결 시간을 이용한 산화물 반도체 박막 트랜지스터 소자의 제조방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183144A1 (en) * 2003-03-20 2004-09-23 Beaman Kevin L. Plasma nitridization for adjusting transistor threshold voltage
US20050272722A1 (en) * 2004-03-18 2005-12-08 The Brigham And Women's Hospital, Inc. Methods for the treatment of synucleinopathies
CN100353500C (zh) * 2004-07-29 2007-12-05 上海华虹Nec电子有限公司 一种栅氧化工艺的热处理方法
KR100643493B1 (ko) * 2004-09-23 2006-11-10 삼성전자주식회사 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치
US7265065B2 (en) * 2005-04-29 2007-09-04 United Microelectronics Corp. Method for fabricating dielectric layer doped with nitrogen
DE102005051819B3 (de) * 2005-10-28 2007-06-14 Infineon Technologies Ag Herstellungsverfahren für Halbleiterstrukturen
KR100677986B1 (ko) * 2005-12-28 2007-02-02 동부일렉트로닉스 주식회사 질소부화 산화막을 게이트 절연막으로 갖는 반도체소자의제조 방법
US7816211B2 (en) 2007-01-26 2010-10-19 Freescale Semiconductor, Inc. Method of making a semiconductor device having high voltage transistors, non-volatile memory transistors, and logic transistors
US7928020B2 (en) * 2007-09-27 2011-04-19 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a nitrogenated silicon oxide layer and MOS device having same
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
US20120270411A1 (en) * 2011-04-25 2012-10-25 Nanya Technology Corporation Manufacturing method of gate dielectric layer
US8394688B2 (en) 2011-06-27 2013-03-12 United Microelectronics Corp. Process for forming repair layer and MOS transistor having repair layer
US8741784B2 (en) 2011-09-20 2014-06-03 United Microelectronics Corp. Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device
US9064692B2 (en) 2012-04-19 2015-06-23 Micron Technology, Inc. DRAM cells and methods of forming silicon dioxide
KR101912579B1 (ko) 2012-09-07 2018-10-30 삼성전자 주식회사 반도체 장치의 제조 방법
US9634083B2 (en) 2012-12-10 2017-04-25 United Microelectronics Corp. Semiconductor structure and process thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436481A (en) * 1993-01-21 1995-07-25 Nippon Steel Corporation MOS-type semiconductor device and method of making the same
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
TW317012B (en) 1996-10-19 1997-10-01 United Microelectronics Corp Process of improving semiconductor device degradation caused by hot carrier
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
TW377461B (en) 1998-06-19 1999-12-21 Promos Technologies Inc Method of manufacturing gates
US6140187A (en) 1998-12-02 2000-10-31 Lucent Technologies Inc. Process for forming metal oxide semiconductors including an in situ furnace gate stack with varying silicon nitride deposition rate
US6225169B1 (en) 2000-02-24 2001-05-01 Novellus Systems, Inc. High density plasma nitridation as diffusion barrier and interface defect densities reduction for gate dielectric
US6413881B1 (en) * 2000-03-09 2002-07-02 Lsi Logic Corporation Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
US6342437B1 (en) * 2000-06-01 2002-01-29 Micron Technology, Inc. Transistor and method of making the same
US6632740B1 (en) * 2001-02-02 2003-10-14 Advanced Micro Devices, Inc. Two-step process for nickel deposition
US6426305B1 (en) * 2001-07-03 2002-07-30 International Business Machines Corporation Patterned plasma nitridation for selective epi and silicide formation
US20030153149A1 (en) * 2002-02-08 2003-08-14 Zhong Dong Floating gate nitridation
US20030157771A1 (en) * 2002-02-20 2003-08-21 Tuung Luoh Method of forming an ultra-thin gate dielectric by soft plasma nitridation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741183B2 (en) 2008-02-28 2010-06-22 Freescale Semiconductor, Inc. Method of forming a gate dielectric
JP2009272594A (ja) * 2008-05-09 2009-11-19 Promos Technologies Inc 半導体装置のゲート酸化膜上に窒化珪素層を形成し、窒化物層を熱処理する方法
KR20200071251A (ko) * 2018-12-11 2020-06-19 충북대학교 산학협력단 짧은 소결 시간을 이용한 산화물 반도체 박막 트랜지스터 소자의 제조방법
KR102179808B1 (ko) 2018-12-11 2020-11-17 충북대학교 산학협력단 짧은 소결 시간을 이용한 산화물 반도체 박막 트랜지스터 소자의 제조방법

Also Published As

Publication number Publication date
TW200304177A (en) 2003-09-16
US7176094B2 (en) 2007-02-13
SG108313A1 (en) 2005-01-28
US20030170956A1 (en) 2003-09-11
EP1343198A2 (en) 2003-09-10

Similar Documents

Publication Publication Date Title
JP2003309260A (ja) 超薄型ゲート酸化物の完全性を改良する方法
US6667251B2 (en) Plasma nitridation for reduced leakage gate dielectric layers
AU2002217545B2 (en) Semiconductor device and its manufacturing method
US6281138B1 (en) System and method for forming a uniform thin gate oxide layer
US7569502B2 (en) Method of forming a silicon oxynitride layer
US7560792B2 (en) Reliable high voltage gate dielectric layers using a dual nitridation process
US7115530B2 (en) Top surface roughness reduction of high-k dielectric materials using plasma based processes
US7737511B2 (en) Semiconductor device and method of manufacturing the same
US20070207628A1 (en) Method for forming silicon oxynitride materials
US6716702B2 (en) Method of forming flash memory having pre-interpoly dielectric treatment layer
JP2003008005A (ja) 高誘電率絶縁膜を有する半導体装置
US7923360B2 (en) Method of forming dielectric films
TWI272697B (en) Semiconductor device and its manufacturing method
TW200406024A (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US7335607B2 (en) Method of forming a gate dielectric layer
US7306985B2 (en) Method for manufacturing semiconductor device including heat treating with a flash lamp
JP2856157B2 (ja) 半導体装置の製造方法
JP3399413B2 (ja) 酸窒化膜およびその形成方法
US7928020B2 (en) Method of fabricating a nitrogenated silicon oxide layer and MOS device having same
US6306777B1 (en) Flash memory having a treatment layer disposed between an interpoly dielectric structure and method of forming
US20020177327A1 (en) Method for forming a gate dielectric layer by a single wafer process
JP2006019615A (ja) 半導体装置及びその製造方法
JP4416354B2 (ja) 半導体装置の製造方法とその製造装置
JP2000049156A (ja) 絶縁膜形成方法
US20050181625A1 (en) Method for transistor gate dielectric layer with uniform nitrogen concentration