KR20040051298A - 알루미나와 하프늄산화물의 적층 유전막을 갖는캐패시터의 제조 방법 - Google Patents

Abstract

본 발명은 알루미나와 하프늄산화물 사이의 계면에 존재하는 환원 금속을 제거하는데 적합한 알루미나/하프늄산화물 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 알루미나를 형성하는 단계, 상기 알루미나상에 설정된 두께보다 얇은 하프늄산화물을 형성하는 단계, 상기 알루미나와 상기 하프늄산화물 사이의 계면에 존재하는 환원된 금속을 제거하기 위한 플라즈마처리 단계, 상기 얇은 하프늄산화물상에 설정된 두께를 만족하도록 하프늄산화물을 추가 형성하는 단계, 상기 하프늄산화물의 유전특성을 확보하기 위한 후속 고온 열처리 단계, 및 상기 하프늄산화물 상에 상부전극을 형성하는 단계를 포함한다.

Description

알루미나와 하프늄산화물의 적층 유전막을 갖는 캐패시터의 제조 방법{Method for fabricating capacitor having stack dielectric layer by alumina and hafnium dioxide}

본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.

소자의 집적화에 따라 셀크기의 감소에 의해 정전용량을 확보하기 위해서는 셀 면적을 넓게 해야 한다. 그중에서 가장 가능성이 높은 기술로는 캐패시터의 높이를 높이는 방법이 있지만, 이는 캐패시터 형성시 식각 공정을 진행하기에 어려움이 있어 아직까지 제조 공정에 적용하는데 어려움이 있다.

또한, 현재 캐패시터의 유전 물질로 탄탈륨산화물(Ta₂O₅)을 사용하고 있지만, 열적 안정성과 유전상수(ε=∼25)가 작기 때문에 정전 용량을 확보하는데는 어려움이 있다.

이에 대응하기 위해 최근 캐패시터의 유전물질로 알루미나(Al₂O₃)와 하프늄산화물(HfO₂)의 적층 유전막 기술이 활발히 연구되고 있다. 알루미나/하프늄산화물의 적층 유전막은 열적 안정성 및 누설전류 특성이 우수하기 때문에 캐패시터의 높이 증가없이도 정전용량을 확보할 수 있는 장점이 있다.

도 1은 종래기술에 따른 알루미나/하프늄산화물 캐패시터의 구조 단면도이다.

도 1에 도시된 바와 같이, 폴리실리콘막(11)으로 된 하부전극, 하부전극상의 알루미나/하프늄산화물(12a/12b)의 적층 유전막, 적층 유전막상의 티타늄나이트라이드막과 폴리실리콘막의 이중층(13)으로 된 상부전극으로 구성된다.

그러나, 도 1과 같은 캐패시터의 제조시, 알루미나(12a)와 하프늄산화물(12b) 적층시 알루미나(12a)와 하프늄산화물(12b) 사이의 계면에 환원된 금속(14)이 존재하고, 이러한 환원된 금속(14)을 제거하지 않으면 누설전류 특성이 열화되는 문제가 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로, 알루미나와 하프늄산화물 사이의 계면에 존재하는 환원 금속을 제거하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.

도 1은 종래기술에 따른 알루미나/하프늄산화물 캐패시터의 구조 단면도,

도 2는 본 발명의 실시예에 따른 알루미나/하프늄산화물 캐패시터의 제조 방법을 도시한 공정 흐름도,

도 3a 내지 도 3e는 도 2에 따른 캐패시터의 제조 공정 단면도.

*도면의 주요 부분에 대한 부호의 설명

21 : 폴리실리콘막 22 : 알루미나

23a, 23b : 하프늄산화물 24 : 상부전극

상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 알루미나를 형성하는 단계, 상기 알루미나상에 설정된 두께보다 얇은 하프늄산화물을 형성하는 단계, 상기 알루미나와 상기 하프늄산화물 사이의 계면에 존재하는 환원된 금속을 제거하기 위한 플라즈마처리 단계, 상기 얇은 하프늄산화물상에 설정된 두께를 만족하도록 하프늄산화물을 추가 형성하는 단계, 상기 하프늄산화물의 유전특성을 확보하기 위한 후속 고온 열처리 단계, 및 상기 하프늄산화물 상에 상부전극을 형성하는 단계를 포함함을 특징으로 하고, 상기 플라즈마 처리 단계는, 0.1torr∼10torr의 압력과 200℃∼400℃의 서브히터 온도를 유지하는 챔버에 O₂또는 N₂O 가스를 10sccm∼1000sccm으로 플로우시키면서, 플라즈마를 발생시키기 위한 RF 파워를 50W∼400W로 인가하여 1분∼20분동안 이루어짐을 특징으로 하거나, 0.1torr∼10torr의 압력과 200℃∼400℃의 서브히터온도를 유지하는 챔버에 10000ppm∼200000ppm 농도를 유지하는 O₃을 플로우시키면서, 플라즈마를 발생시키기 위한 RF 파워를 50W∼400W로 인가하여 1분∼20분동안 이루어짐을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 알루미나/하프늄산화물 캐패시터의 제조 방법을 도시한 공정 흐름도이고, 도 3a 내지 도 3e는 도 2에 따른 캐패시터의 제조 공정 단면도이다.

도 2에 도시된 바와 같이, 알루미나/하프늄산화물 캐패시터의 제조 방법은 크게 폴리실리막으로 이루어진 하부전극 형성 과정(S1), 폴리실리콘막 전세정 과정(S2), 알루미나 증착 과정(S3), 하프늄산화물의 제1 증착 과정(S4), 환원금속을 제거하기 위한 플라즈마 처리 과정(S5), 하프늄산화물의 제2 증착 과정(S6), 하프늄산화물의 결정화 및 불순물 또는 산소공핍을 줄이기 위한 후속 열처리 과정(S7), 상부전극 형성 과정(S8)으로 이루어진다.

도 2 및 도 3a에 도시된 바와 같이, 하부전극 형성 과정(S1)을 살펴보면, 도핑된 폴리실리콘막(21)을 증착한 후 패터닝하여 하부전극을 형성하는데, 이때, 하부전극은 실린더형, 오목형, 적층형 캐패시터의 하부전극 구조를 갖는다. 이때, 하부전극은 폴리실리콘막외에 백금(Pt), 루테늄(Ru) 등의 금속막을 이용할 수도 있다.

다음으로, 폴리실리콘막(21) 표면에 생성된 자연산화막이나 식각잔류물을 제거하기 위해 전세정(Pre-cleaning) 과정(S2)을 수행하는데, 전세정 과정(S2)은 HF 또는 HF/NH₄OH의 혼합을 이용한다.

다음에, 전세정 과정(S2)이 완료된 폴리실리콘막(21)상에 원자층증착법(Atomic Layer Deposition; ALD)을 이용하여 알루미나(22)를 증착한다(S3).

알루미나의 원자층증착공정의 흐름을 살펴보면, 먼저 증착챔버의 온도를 200℃∼400℃, 압력을 0.1torr∼10torr로 유지한 상태에서 상온을 유지하고 있는 TMA(Tri Methyl Aluminum; Al(CH₃)₃) 소스를 증착챔버 내부로 0.1초∼3초간 플로우시켜 폴리실리콘막(21)상에 TMA 소스를 흡착시킨다. 다음에, 미반응 TMA 소스를 제거하기 위해 질소 가스를 0.1초 ∼5초간 플로우시키는 퍼지 과정을 수행하고, 반응가스인 O₃가스를 0.1초∼3초간 플로우시켜 흡착된 TMA 소스와 O₃사이의 반응을 유도하여 알루미나(Al₂O₃)를 증착한다. 다음에, 미반응 O₃및 반응부산물을 제거하기 위해 질소 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. 전술한 바와 같은 TMA 소스 공급, 퍼지, O₃공급, 퍼지의 과정을 1사이클로 하고, 이 사이클을 반복 실시하여 폴리실리콘막(21)상에 원하는 두께의 알루미나(22)를 증착한다.

도 2 및 도 3b에 도시된 바와 같이, 알루미나(22) 상에 설정된 두께보다 얇은 두께로 하프늄산화물(HfO₂, 23a)을 원자층증착법(ALD)을 이용하여 증착한다(하프늄산화물의 제1 증착 과정(S4)).

예컨대, HfCl₄, Hf(NO₃)₄, Hf(NCH₂C₂H₅)₄및 Hf(OC₂H₅)₄중에서 선택된 하나의 하프늄소스를 기화기에서 기화시킨후 0.1torr∼10torr의 압력과 200℃∼400℃의 히터온도를 유지하는 증착챔버 내부로 공급하여 알루미나(22) 상에 하프늄소스를 흡착시킨다. 다음에, 미반응 하프늄소스를 제거하기 위해 질소 가스를 0.1초 ∼5초간 플로우시키는 퍼지 과정을 수행하고, 반응가스인 O₃가스를 0.1초∼3초간 플로우시켜 흡착된 하프늄 소스와 O₃사이의 반응을 유도하여 하프늄산화물(HfO₂)를 증착한다. 다음에, 미반응 O₃및 반응부산물을 제거하기 위해 질소 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. 전술한 바와 같은 하프늄 소스 공급, 퍼지, O₃공급, 퍼지의 과정을 1사이클로 하고, 이 사이클을 반복 실시하여 알루미나(22)상에 설정된 두께보다 얇은 두께의 하프늄산화물(23a)을 증착한다.

도 2 및 도 3c에 도시된 바와 같이, 알루미나(22)와 하프늄산화물(23a) 사이의 계면에서 환원된 금속을 산화시키기 위해 플라즈마 처리 과정(S5)을 수행한다. 여기서, 환원된 금속이라 함은 알루미나(22)와 하프늄산화물(23a)의 계면에 존재하는 하프늄 부화층(Hf rich layer)을 일컫고, 이와 같은 환원된 금속은 누설전류 특성을 열화시키기 때문에 반드시 제거되어야 한다.

예컨대, 환원된 금속을 산화시키기 위한 플라즈마 처리 과정(S5)을 살펴보면, 0.1torr∼10torr의 압력과 200℃∼400℃의 서브히터 온도를 유지하는 챔버에 O₂또는 N₂O 가스를 10sccm∼1000sccm으로 플로우시키면서, 플라즈마를 발생시키기 위한 RF 파워를 50W∼400W로 인가하여 플라즈마 처리하되, 플라즈마 처리시간은 1분∼20분 정도로 한다. 이때, RF 파워 인가시 서브 히터를 접지(ground)로 하고, 샤워 헤드를 전극으로 한다. 한편, 플라즈마 처리시 O₃를 사용할 수도 있는데, 이때의 O₃농도는 10000ppm∼200000ppm으로 한다.

도 2 및 도 3d에 도시된 바와 같이, 설정된 두께를 만족하도록 하프늄산화물을 다시 원자층증착법(ALD)을 이용하여 증착하는 하프늄산화물의 제2 증착 과정(S6)을 수행한다. 예컨대, HfCl₄, Hf(NO₃)₄, Hf(NCH₂C₂H₅)₄및 Hf(OC₂H₅)₄중에서 선택된 하나의 하프늄소스를 기화기에서 기화시킨후 0.1torr∼10torr의 압력과 200℃∼400℃의 히터온도를 유지하는 증착챔버 내부로 공급하여 하프늄산화물(23a) 상에 하프늄소스를 흡착시킨다. 다음에, 미반응 하프늄소스를 제거하기 위해 질소 가스를 0.1초 ∼5초간 플로우시키는 퍼지 과정을 수행하고, 반응가스인 O₃가스를 0.1초∼3초간 플로우시켜 흡착된 하프늄 소스와 O₃사이의 반응을 유도하여 하프늄산화물(HfO₂)를 증착한다. 다음에, 미반응 O₃및 반응부산물을 제거하기 위해 질소 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. 전술한 바와 같은 하프늄 소스 공급, 퍼지, O₃공급, 퍼지의 과정을 1사이클로 하고, 이 사이클을 반복 실시하여 얇은 두께로 증착된 하프늄산화물(23a)상에 설정된 두께를 만족하도록 하프늄산화물(23b)을 추가 증착한다.

전술한 바에 의하면, 알루미나(22)와 하프늄산화물(23a, 23b)의 증착을 원자층 증착법(ALD)을 이용하여 진행하고 있는데, 이는 알루미나(22)와 하프늄산화물(23a, 23b)의 이중층을 증착할 때의 단차피복성(Step coverage)을 확보하기 위함이다.

다음에, 후속 열처리 과정(S7)을 수행하는데, N₂O 또는 O₂분위기에서 400℃∼800℃의 온도로 5분∼30분동안 열처리한다. 이와 같은 고온 열처리는 로(furnace) 열처리, RTO, RTN₂또는 RTN₂O와 같은 급속열처리를 이용한다.

이와 같은 후속 열처리 과정(S7)이 고온에서 진행되므로 하프늄산화물(23a, 23b)이 결정화되고, 누설전류 특성을 향상시키기 위한 플라즈마 처리 과정(S5)을 미리 진행했기 때문에 통상적으로 유전막내 불순물 제거 및 누설전류 특성 확보를 위한 저온 열처리 과정을 생략해도 된다.

도 2 및 도 3e에 도시된 바와 같이, 상부전극 형성 과정(S7)을 수행한다. 예컨대, 후속 열처리된 하프늄산화물(23b) 상에 티타늄나이트라이드막(TiN) 또는 티타늄나이트라이드막과 폴리실리콘막의 적층막(Polysilicon/TiN)을 증착한다.

상술한 바와 같은 본 발명은 실린더 구조, 오목구조, 적층 구조의 캐패시터 제조 공정에 모두 적용 가능하고, 알루미나/하프늄산화물을 게이트절연막으로 이용하는 모든 반도체 소자의 제조 공정에 적용 가능하다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같은 본 발명은 알루미나 상에 하프늄산화물을 일부 증착한 후 플라즈마처리하여 알루미나와 하프늄산화물 사이의 계면에 존재하는 환원된 금속을 제거하므로써 누설전류 특성을 확보하여 알루미나/하프늄산화물 캐패시터의 전기적 특성을 개선시킬 수 있는 효과가 있다.

Claims (6)

1. 하부전극을 형성하는 단계;

   상기 하부전극 상에 알루미나를 형성하는 단계;

   상기 알루미나상에 설정된 두께보다 얇은 하프늄산화물을 형성하는 단계;

   상기 알루미나와 상기 하프늄산화물 사이의 계면에 존재하는 환원된 금속을 제거하기 위한 플라즈마처리 단계;

   상기 얇은 하프늄산화물상에 설정된 두께를 만족하도록 하프늄산화물을 추가 형성하는 단계;

   상기 하프늄산화물의 유전특성을 확보하기 위한 후속 고온 열처리 단계; 및

   상기 하프늄산화물 상에 상부전극을 형성하는 단계

   을 포함함을 특징으로 하는 캐패시터의 제조 방법.
2. 제1 항에 있어서,

   상기 플라즈마 처리 단계는,

   0.1torr∼10torr의 압력과 200℃∼400℃의 서브히터 온도를 유지하는 챔버에 O₂또는 N₂O 가스를 10sccm∼1000sccm으로 플로우시키면서, 플라즈마를 발생시키기 위한 RF 파워를 50W∼400W로 인가하여 1분∼20분동안 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
3. 제1 항에 있어서,

   0.1torr∼10torr의 압력과 200℃∼400℃의 서브히터 온도를 유지하는 챔버에 10000ppm∼200000ppm 농도를 유지하는 O₃을 플로우시키면서, 플라즈마를 발생시키기 위한 RF 파워를 50W∼400W로 인가하여 1분∼20분동안 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
4. 제1 항에 있어서,

   상기 하프늄산화물을 형성하는 단계는,

   HfCl₄, Hf(NO₃)₄, Hf(NCH₂C₂H₅)₄및 Hf(OC₂H₅)₄중에서 선택된 하나의 하프늄소스를 이용한 원자층증착법을 이용함을 특징으로 하는 캐패시터의 제조 방법.
5. 제1 항에 있어서,

   상기 알루미나를 형성하는 단계는,

   TMA 소스를 이용한 원자층증착법을 이용함을 특징으로 하는 캐패시터의 제조 방법.
6. 제1 항에 있어서,

   상기 후속 고온 열처리 단계는,

   N₂O 또는 O₂분위기에서 400℃∼800℃의 온도로 5분∼30분동안 로열처리 또는 RTO, RTN₂및 RTN₂O 중에서 선택된 급속열처리를 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.