KR100964270B1 - 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법 - Google Patents

원자층 증착법을 이용한 이산화하프늄 유전체 형성방법 Download PDF

Info

Publication number
KR100964270B1
KR100964270B1 KR1020030027175A KR20030027175A KR100964270B1 KR 100964270 B1 KR100964270 B1 KR 100964270B1 KR 1020030027175 A KR1020030027175 A KR 1020030027175A KR 20030027175 A KR20030027175 A KR 20030027175A KR 100964270 B1 KR100964270 B1 KR 100964270B1
Authority
KR
South Korea
Prior art keywords
dielectric
hfo
capacitor
forming
gas
Prior art date
Application number
KR1020030027175A
Other languages
English (en)
Other versions
KR20040093301A (ko
Inventor
김경민
박종범
신동우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030027175A priority Critical patent/KR100964270B1/ko
Publication of KR20040093301A publication Critical patent/KR20040093301A/ko
Application granted granted Critical
Publication of KR100964270B1 publication Critical patent/KR100964270B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 Hf2O 유전체를 이용한 캐패시터 제조시, 원자층 증착법에 사용되는 반응가스로서 O3와 H2O를 번갈아 사용함으로써, 종래에 비해 수소나 탄소같은 불순물의 양을 감소시키고 또한 단차피복성을 향상시킨 캐패시터 제조방법에 관한 것으로 이를 위한 본 발명은 기판 상에 캐패시터의 하부전극을 형성하는 단계; 상기 하부전극 상에 원자층 증착법을 이용하여 HfO2 유전체를 형성하되, 반응가스로서 O3 와 H2O 를 번갈아 사용하여 HfO2 유전체를 형성하는 단계; 및 상기 HfO2 유전체 상에 캐패시터의 상부전극을 형성하는 단계를 포함하여 이루어진다.
이산화하프늄, 원자층 증착법, 단차피복성, 반응가스

Description

원자층 증착법을 이용한 이산화하프늄 유전체 형성방법{FABRICATING METHOD OF Hf2O DIELECTRIC USING ATOMIC LAYER DEPOSITION}
도1a 내지 도1e는 본 발명의 일실시예에 따른 원자층 증착법에 의한 Hf2O 캐패시터 형성방법을 도시한 도면
*도면의 주요부분에 대한 부호의 설명*
11 : 기판
12 : 하부전극
13 : 제 1 HfO2 레이어
14 : 제 2 HfO2 레이어
15 : 이산화하프늄 유전체
16 : 상부전극
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로 특히, 원자층 증착법을 이용하여 이산화하프늄(이하, HfO2 라 한다) 유전체를 형성하는 경우에, 반응가스로서 O3 와 H2O를 번갈아가며 사용하여 HfO2 유전체 내의 불순물의 양을 종래보다 감소시키고 특성을 향상시킨 발명이다.
현재, 반도체 메모리 소자에 있어서 그 집적도는 계속 증가하고 있는 추세이며, 기가(giga) 비트급의 메모리 소자에 대한 연구도 활발히 이루어지고 있으며 256Mb 급 메모리는 점차로 상용화 되어가고 있다.
이와 같이 메모리 소자의 집적도가 높아짐에 따라 단위 셀의 면적도 점점 작아지게 되어 단위 셀을 구성하는 캐패시터의 면적도 더불어 감소하고 있다. 하지만 정보를 저장해야 하는 메모리 소자의 캐패시터는, 메모리 소자의 안정적인 동작이 보장되도록 일정정도 이상의 전하량을 저장할 수 있어야 한다.
미세화되는 캐패시터에서 종래와 같은 저장능력을 확보하기 위해서 캐패시터의 단면적을 증가시키거나 유전물질을 새로운 물질로 대체하려는 방법이 제안되고 있다. 캐패시터의 단면적을 증가시키는 방법으로 가장 가능성이 높은 방법은 캐패시터의 높이(height)를 높이는 방법이다. 하지만, 이 방법은 식각공정을 진행하기가 어렵기 때문에 아직까지 소자적용에 어려움이 있었다.
또한, 현재 캐패시터의 유전물질로는 Ta2O5 막을 사용하고 있으나, Ta2 O5 막은 열적 안정성과 누설전류 특성이 나쁘기 때문에 이를 해결할 경우 정전용량을 확 보하는데 어려움이 있었으며, 이에 대응하기 위해 최근 캐패시터의 유전물질로 HfO2 에 대한 연구가 활발히 이루어지고 있다.
HfO2 막은 Ta2O5 막에 비해 유전상수는 비슷하나, 열적 안정성 및 누설전류 특성이 우수하기 때문에 캐패시터 높이의 증가 없이도 정전용량을 확보할 수 있는 장점이 있다.
이와같은 HfO2 막을 원자층 증착법으로 형성하는 경우에 종래에는 반응가스로 O3 만을 사용하거나 또는 H20 만을 사용하였다. O3를 반응가스로 사용하는 경우에는, HfO2 막 내에 존재하는 수소의 양은 줄어드는 대신에 탄소의 양이 많아지는 단점이 있었으며, H20를 반응가스로 사용하는 경우에는 HfO2 막 내에 수소의 양이 많은 대신 탄소의 양은 적은 것으로 보고되고 있다. 또한, O3를 반응가스로 사용한 경우에는 H20를 반응가스로 사용한 경우에 비해 단차피복성(step coverage)이 불량하다는 보고도 있었다.
HfO2 막 내에 존재하는 수소나 탄소는, 모두 HfO2 유전체의 특성을 저하시키는 불순물로서, 따라서 이와같은 불순물의 양을 감소시킬 수 있는 원자층 증착방법이 필요하게 되었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 원자층 증착법에 사용되는 반응가스로 O3와 H2O를 번갈아 사용함으로써, 종래에 비해 수소나 탄소같은 불순물의 양을 감소시키고 또한 단차피복성을 향상시킨 캐패시터 제조방법을 제공함을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 기판 상에 캐패시터의 하부전극을 형성하는 단계; 상기 하부전극 상에 원자층 증착법을 이용하여 HfO2 유전체를 형성하되, 반응가스로서 O3 와 H2O 를 번갈아 사용하여 HfO2 유전체를 형성하는 단계; 및 상기 HfO2 유전체 상에 캐패시터의 상부전극을 형성하는 단계를 포함하여 이루어진다.
본 발명은 원자층 증착법으로 HfO2 유전체를 형성하는 경우에, 반응가스로 O3 와 H2O 를 번갈아 사용함으로써, O3 또는 H2O 중 어느 하나의 가스만을 반응가스로 사용하였던 종래기술의 문제점을 해결한 발명이다.
종래에는 원자층 증착법으로 HfO2 유전체를 형성하는 경우, 반응가스로 O3 또는 H2O 중 어느 하나의 가스만을 사용하였다. O3 만을 반응가스로 사용하는 경우에는 HfO2 유전체 내에 존재하는 수소의 양은 줄어드는 대신에 탄소의 양이 많아지는 단점이 있었으며, H20를 반응가스로 사용하는 경우에는 HfO2 유전체 내에 존재하는 탄소의 양은 적어지는 대신에 수소의 양이 많아지는 단점이 있었다.
따라서 본 발명에서는 이와같은 단점을 해결하기 위해 반응가스로 O3와 H2O을 교대로 사용함으로써, 종래기술에 비해 유전체내에 존재하는 수소의 양과 탄소의 양을 감소시킨 발명이다. 또한, 본 발명은 O3 가스만을 반응가스로 사용하는 종래기술에 비해 단차 피복성을 향상시킨 발명이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도1a 내지 도1e는 본 발명의 일실시예에 따른 HfO2 캐패시터 형성방법을 도시한 공정순서로서 이를 참조하여 본 발명의 일실시예를 설명하면 먼저, 도 1a에 도시된 바와같이 반도체 기판(11) 상에 폴리실리콘 하부전극(12)을 형성한다. 폴리실리콘 하부전극(12) 형성후, 폴리실리콘 하부전극(12) 표면의 자연산화막 또는 불순물을 제거하기 위한 세정공정이 수행되는데, 세정공정은 HF 또는 HF + NH4OH를 이용하여 수행된다.
다음으로 산소분위기에서 수행되는 후속 고온 열공정에 하부전극인 폴리실리콘(12)이 산화되는 것을 억제하기 위해, 도1a에 도시된 바와같이 NH3 플라즈마 처리 또는 NH3를 이용한 급속질화처리(Rapid thermal Nitridation : RTN)를 수행하여 폴 리실리콘 하부전극(12)의 표면을 질화처리한다.
다음으로, 원차층 증착법(Atomic Layer Deposition : ALD)을 이용하여 폴리실리콘 하부전극(12) 상에 HfO2 유전체를 형성하는데, 원자층 증착법에 대해 간략히 설명하면 다음과 같다.
먼저, 소스가스를 공급하여 기판 표면에 한 층의 소스를 화학적으로 흡착(Chemical Adsorption)시키고 난 후, 미반응된 여분의 소스들은 퍼지(purge) 가스를 흘려보내어 퍼지시킨다.
다음으로, 반응가스를 공급하여 흡착된 한 층의 소스와 반응가스를 화학반응시켜 원하는 원자층 박막을 증착하고, 미반응된 여분의 반응가스는 퍼지가스를 흘려보내 퍼지시킨다. 전술한 일련의 과정을 한 주기로 하여 반복적으로 실시함으로써 박막을 증착하는 방법이 원자층 증착법이다.
이와같은 점을 참고하여 본 발명의 일실시예에 따른 원자층 증착법을 설명하면 다음과 같다.
본 발명의 일실시예에 따른 원자층 증착법에서 사용되는 소스로는 Hf(NO3)4, Hf(NCH2C2H5)4, Hf(OC2H5)4 등이 사용하였으며, 이러한 소스들은 50 ∼ 60℃의 온도조건에서 기화기에서 기화되어 반응챔버로 유입된다.
반응챔버내의 압력은 0.1 ∼ 10 Torr로 유지하며, 기판을 가열하는 서브히터(sub-heater)의 온도는 200 ∼ 400℃로 유지한다.
소스로서 Hf(NCH2C2H5)4를 사용하는 경우, 소스가스를 0.1 ∼ 3 초 정도 플로 우(flow)시켜 소스를 기판에 흡착시킨다. 다음으로 N2 가스를 0.1 ∼ 1.5 초 동안 플로우 시켜 미반응된 가스를 퍼지시킨다.
이어서 반응가스인 O3 가스를 0.1 ∼ 3 초 동안 플로우시켜 원하는 원자층 박막을 형성한다. 다음으로 N2 가스를 0.1 ∼ 5 초 동안 플로우 시켜 미반응된 O3 반응가스를 퍼지시킨다.
도1b에 도시된 제 1 HfO2 레이어(13)는 O3 가스를 반응가스로 사용하여 형성된 막이다. 이와같이 제 1 HfO2 레이어(13)를 형성한 이후에 다시 H2O 반응가스를 사용하여 다른 한층의 HfO2 레이어를 형성하기 위한 공정이 진행된다.
즉, 소스가스를 0.1 ∼ 3 초 정도 플로우시켜 소스를 기판에 흡착시킨다. 다음으로 N2 가스를 0.1 ∼ 5 동안 플로우 시켜 미반응된 가스를 퍼지시킨다.
이어서 반응가스인 H2O 가스를 0.1 ∼ 3 초 동안 플로우시켜 원하는 원자층 박막을 형성한다. 다음으로 N2 가스를 0.1 5 동안 플로우 시켜 미반응된 H2O 반응가스를 퍼지시킨다.
도1b에 도시된 제 2 HfO2 레이어(14)는 이와같이 H20 가스를 반응가스로 사용하여 형성된 막이다. 본 발명의 일실시예에서는 먼저, O3 가스를 반응가스로 사용하여 한 층의 HfO2 레이어(13)를 형성한 후, H2O 가스를 반응가스로 사용하여 한 층의 HfO2 레이어(14)를 형성하였다. 이후에, 후속공정으로서 양 반응가스를 서로 교번하여 사용하여 HfO2 유전체를 형성한다.
다음으로 도1c에 도시된 바와같이, 후속 고온 열공정에서 하부전극(12)이 산화되지 않도록 하기 위해서, N2 분위기와 600 ∼ 800℃의 온도범위에서 10 ∼ 30분 정도 어닐링을 수행한다. 도1c에 도시된 도면부호 15는 HfO2 유전체(15)를 가리킨다.
다음으로 도1d 에 도시된 바와같이, HfO2 유전체(15)에 대한 고온 열처리가 수행되는데, 이는 HfO2 유전체(15)의 유전율을 향상시키기 위한 열처리이다. HfO2 유전체(15)의 유전율을 향상시키기 위한 열처리는 500 ∼ 800℃ 의 고온에서 5 ∼ 30 분 동안 O2 또는 N2O 를 이용한 퍼니스(furnace) 열처리로 수행된다. 또는, 이러한 퍼니스 열처리 대신에 RTN2O(Rapid Thermal N2O) 또는 RTO(Rapid Thermal Oxidation)를 실시하여 HfO2 유전체(15)의 유전율을 향상시킬 수도 있다.
또는, 반응성이 우수한 오존(O3)을 이용한 플라즈마 처리도 수반될 수 있으며, UV-O3 처리 역시 수반될 수 있다. O3 플라즈마 처리는 300 ∼ 400℃ 의 서브히터 온도범위와 수십 ∼ 수백 torr 의 압력범위의 O3 분위기에서 수행된다. 플라즈마 여기를 위한 RF 파워는 50 ∼ 400 Watt 로 하며 이때, 서브 히터를 접지단으로 하 고 샤워헤드(shower head)를 전극(electrode)으로 하여 RF 파워를 인가한다. 그리고 사용되는 오존(O3)의 농도는 10000 ∼ 200000 ppm 로 하며, O3 플라즈마 처리시간은 1 ∼ 20 분으로 하여 수행된다.
다음으로 도1e에 도시된 바와같이, HfO2 유전체(15) 상에 상부전극(16)을 형성하는데, 본 발명의 일실시예에서는 상부전극(16)으로 TiN을 사용하거나 또는 루테늄과 폴리실리콘을 사용하여 상부전극을 형성한다.
본 발명에서는 원자층 증착법으로 HfO2 유전체를 제조하는 경우, 반응가스로 O3 와 H2O를 번갈아 가며 사용하여 HfO2 유전체 내에 존재하는 불순물을 양을 종래에 비해 감소시켰다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명에 따르면 원자층 증착법으로 HfO2 유전체를 제조하는 경우, 유전체 내에 존재하는 불순물의 양을 감소시킬 수 있어 캐패시터의 전기적인 특성이 향상 되는 장점이 있으며 또한, 단차피복성을 향상시키는 장점이 있다.

Claims (9)

  1. 기판 상에 캐패시터의 하부전극을 형성하는 단계;
    상기 하부전극 상에 원자층 증착법을 이용하여 HfO2 유전체를 형성하되, 반응가스로서 O3 와 H2O 를 번갈아 사용하여 HfO2 유전체를 형성하는 단계; 및
    상기 HfO2 유전체 상에 캐패시터의 상부전극을 형성하는 단계
    를 포함하여 이루어지는 캐패시터 제조방법.
  2. 제 1 항에 있어서,
    상기 HfO2 유전체를 형성하는 단계는,
    Hf 소스가스를 플로우 시키고 퍼지하는 제 1 단계;
    O3 반응가스를 플로우 시키고 퍼지하는 제 2 단계;
    Hf 소스가스를 플로우 시키고 퍼지하는 제 3 단계;
    H2O 반응가스를 플로우 시키고 퍼지하는 제 4 단계; 및
    상기 제 1 단계 내지 제 4 단계를 순서적으로 복수회 반복하는 제 5단계
    를 포함하는 것을 특징으로 하는 캐패시터 제조방법.
  3. 제 1 항에 있어서,
    상기 HfO2 유전체를 형성하는 단계는,
    Hf 소스가스를 플로우 시키고 퍼지하는 제 1 단계;
    H2O 반응가스를 플로우 시키고 퍼지하는 제 2 단계;
    Hf 소스가스를 플로우 시키고 퍼지하는 제 3 단계;
    O3 반응가스를 플로우 시키고 퍼지하는 제 4 단계; 및
    상기 제 1 단계 내지 제 4 단계를 순서적으로 복수회 반복하는 제 5 단계
    를 포함하는 것을 특징으로 하는 캐패시터 제조방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 Hf 소스가스로는 Hf(NO3)4,Hf(NCH2C2H5) 4, Hf(OC2H5)4 중 어느 하나를 사용하며, 퍼지가스로는 N2 가스를 사용하는 것을 특징으로 하는 캐패시터 제조방법.
  5. 제 4 항에 있어서,
    상기 HfO2 유전체를 형성하는 단계는,
    0.1 ∼ 10 torr 의 챔버 압력조건과, 200 ∼ 400℃ 의 서브히터 온도조건 하에서 수행되는 것을 특징으로 하는 캐패시터 제조방법.
  6. 제 1 항에 있어서,
    상기 캐패시터의 하부전극을 형성하는 단계는,
    반도체 기판상에 폴리실리콘막을 형성하는 단계; 및
    상기 폴리실리콘막을 질화처리하는 단계
    를 포함하는 것을 특징으로 하는 캐패시터 제조방법.
  7. 제 6 항에 있어서,
    상기 폴리실리콘막을 질화처리하는 단계는,
    NH3 플라즈마 처리 또는 NH3 급속열처리를 이용하는 것을 특징으로 하는 캐패시터 제조방법.
  8. 제 6 항에 있어서,
    상기 캐패시터의 하부전극을 형성하는 단계는,
    상기 질화처리를 하기 전의 상기 폴리실리콘막을 세정하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터 제조방법.
  9. 제 1 항에 있어서,
    상기 HfO2 유전체 상에 캐패시터의 상부전극을 형성하는 단계 전에,
    600 ∼ 800℃의 온도와 N2 가스 분위기에서 10 ∼ 30분 동안 상기 HfO2 유전체에 대한 어닐링을 수행하는 단계; 및
    산소 또는 이산화질소를 이용한 급속열처리를 수행하거나 또는 O3 플라즈마처리 또는 UV-O3 처리를 수행하는 단계
    를 더 포함하는 것을 특징으로 하는 캐패시터 제조방법.
KR1020030027175A 2003-04-29 2003-04-29 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법 KR100964270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030027175A KR100964270B1 (ko) 2003-04-29 2003-04-29 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030027175A KR100964270B1 (ko) 2003-04-29 2003-04-29 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법

Publications (2)

Publication Number Publication Date
KR20040093301A KR20040093301A (ko) 2004-11-05
KR100964270B1 true KR100964270B1 (ko) 2010-06-16

Family

ID=37373407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030027175A KR100964270B1 (ko) 2003-04-29 2003-04-29 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법

Country Status (1)

Country Link
KR (1) KR100964270B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691004B1 (ko) * 2005-04-15 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013189A (ko) * 2000-08-11 2002-02-20 윤종용 원자층 증착 캐패시터 제조방법 및 장치
KR20020034710A (ko) * 2000-11-03 2002-05-09 박종섭 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법
KR20020096129A (ko) * 2001-06-18 2002-12-31 삼성전자 주식회사 반도체 소자의 커패시터 형성방법
KR20030071582A (ko) * 2002-02-28 2003-09-03 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013189A (ko) * 2000-08-11 2002-02-20 윤종용 원자층 증착 캐패시터 제조방법 및 장치
KR20020034710A (ko) * 2000-11-03 2002-05-09 박종섭 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법
KR20020096129A (ko) * 2001-06-18 2002-12-31 삼성전자 주식회사 반도체 소자의 커패시터 형성방법
KR20030071582A (ko) * 2002-02-28 2003-09-03 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조방법

Also Published As

Publication number Publication date
KR20040093301A (ko) 2004-11-05

Similar Documents

Publication Publication Date Title
KR100390831B1 (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100384850B1 (ko) 탄탈륨옥사이드 유전막 형성 방법
JP4441099B2 (ja) 半導体素子のキャパシターの製造方法
KR20040000602A (ko) 산화저항막을 구비한 캐패시터 및 그 제조 방법
US20070077759A1 (en) Method for forming dielectric film and method for manufacturing semiconductor device by using the same
KR100574148B1 (ko) 반도체 장치의 제조 방법
US8586430B2 (en) Method of forming dielectric film and capacitor manufacturing method using the same
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100964270B1 (ko) 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법
US6835658B2 (en) Method of fabricating capacitor with hafnium
US7320943B2 (en) Capacitor with hafnium, lanthanum and oxygen mixed dielectric and method for fabricating the same
KR100772531B1 (ko) 캐패시터의 제조 방법
KR20050056408A (ko) 반도체 소자의 캐패시터 제조방법
KR100540476B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100529396B1 (ko) 알루미늄산화막과 하프늄산화막의 적층 유전막을 갖는캐패시터의 제조 방법
KR20060002137A (ko) 반도체소자의 캐패시터 형성방법
KR100761392B1 (ko) 하프늄을 이용한 캐패시터 제조방법
KR100604672B1 (ko) 하프늄질화막을 구비한 캐패시터 및 그 제조 방법
KR20040061278A (ko) 반도체소자의 캐패시터 제조방법
KR20040059535A (ko) 반도체 소자의 이산화하프늄 캐패시터 형성방법
KR100646921B1 (ko) 커패시터 제조 방법
KR20030003320A (ko) 오존플라즈마처리를 이용한 탄탈륨산화막의 형성 방법
KR20020048617A (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR100600292B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee