KR20030003320A - 오존플라즈마처리를 이용한 탄탈륨산화막의 형성 방법 - Google Patents

오존플라즈마처리를 이용한 탄탈륨산화막의 형성 방법 Download PDF

Info

Publication number
KR20030003320A
KR20030003320A KR1020010038641A KR20010038641A KR20030003320A KR 20030003320 A KR20030003320 A KR 20030003320A KR 1020010038641 A KR1020010038641 A KR 1020010038641A KR 20010038641 A KR20010038641 A KR 20010038641A KR 20030003320 A KR20030003320 A KR 20030003320A
Authority
KR
South Korea
Prior art keywords
tantalum oxide
oxide film
tantalum
ozone
forming
Prior art date
Application number
KR1020010038641A
Other languages
English (en)
Inventor
김경민
송한상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038641A priority Critical patent/KR20030003320A/ko
Publication of KR20030003320A publication Critical patent/KR20030003320A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 원자층 증착법에 의한 탄탈륨산화막의 형성 방법에 관한 것으로, 이를 위한 본 발명은 원자층증착법을 이용하여 탄탈륨산화막을 증착함과 동시에 O3플라즈마처리하는 과정을 다수번 반복하여 소정 공정이 완료된 기판상에 탄탈륨산화막을 증착하는 단계를 포함하여 이루어지므로써, 단차피복성이 우수하면서 막내 탄소의 양을 감소시키고 산소의 양을 증가시켜 누설전류의 증가를 방지할 수 있다.

Description

오존플라즈마처리를 이용한 탄탈륨산화막의 형성 방법{METHOD FOR FORMING TANTALUM OXIDE USING OZONE-PLASMA TREATMENT}
본 발명은 반도체소자의 캐패시터 제조 방법에 관한 것으로, 특히 원자층증착법을 이용한 탄탈륨산화막의 형성 방법에 관한 것이다.
최근에 반도체 소자가 고집적화됨에 따라 충분한 정전용량을 확보하기 위해 캐패시터의 구조를 실린더(Cylinder), 핀(Pin), 적층(Stack) 또는 반구형 실리콘(HSG) 등의 복잡한 구조로 형성하여 전하저장 면적을 증가시키거나, SiO2나 Si3N4에 비해 유전상수가 큰 Ta2O5, TiO2, SrTiO3, (Ba,Sr)TiO등의 고유전물질에 대한 연구가 활발히 진행되고 있다.
특히, 저압화학적기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)을 이용한 탄탈륨산화막(Ta2O5)은 비교적 유전율이 높아 적용 가능성이 높은 것으로 알려졌다.
그러나, 저압화학기상증착법(LPCVD)을 이용하는 경우, 큰 종횡비(Aspect ratio)를 갖는 구조에는 단차피복성(Step coverage)이 불량하여 캐패시터의 전기적 특성을 확보하는데 어려움이 있다.
이러한 단차피복성의 한계를 극복하기 위해 표면 반응을 이용한 원자층증착법(Atomic Layer Deposition; ALD)이 제안되었는데, 원자층증착법을 이용하면, 단일 레이어(Mono layer)씩 증착되므로 단차피복성이 우수하며, 낮은 온도에서 증착이 이루어지기 때문에 하부막에 대한 열처리 부담(Thermal budget)을 줄일 수 있다.
또한, 탄탈륨산화막내 불순물(특히 탄소)이 저압화학기상증착법보다 적어 그적용가능성이 높은 것으로 알려졌다.
도 1은 종래기술에 따른 탄탈륨산화막의 형성 방법을 도시한 공정 흐름도이다.
도 1에 도시된 바와 같이, 증착챔버내에 기판을 로딩시킨 후, 증착챔버내로 탄탈륨소스를 주입하여 기판 표면에 탄탈륨소스를 흡착시킨다(11∼12).
계속해서, 미반응 탄탈륨소스 및 반응부산물을 제거하기 위해 퍼지가스를 공급한 후, 산소원인 O2(또는 N2O)를 공급하여 플라즈마를 여기시킨 후, O2(또는 N2O)와 반응부산물을 제거하기 위한 퍼지가스를 공급한다(13∼15).
상기와 같은 탄탈륨소스 공급, 퍼지가스 공급, 산소원 공급, 퍼지가스 공급의 단계를 하나의 사이클로 하여 하나의 사이클마다 모노레이어의 탄탈륨산화막을 증착한다.
그러나, 전술한 종래의 원자층 증착법(ALD)과 O2(또는 N2O) 플라즈마를 이용한 탄탈륨산화막의 형성 방법은 산소(또는 질소)의 반응성이 적어 탄탈륨산화막내에 불순물(특히 탄소)이 잔류하게 되며, 산소(또는 질소)의 활성화 에너지가 작아 탄탈륨산화막(12) 내에 산소 결핍이 여전히 남게 되어 누설전류에 의한 전기적 특성이 열화되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 막내 잔류하는 불순물 및 산소결핍에 따른 누설전류를 억제하는데 적합한 탄탈륨산화막의 형성 방법 및 그를 이용한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 탄탈륨산화막의 원자층 증착법을 도시한 공정 흐름도,
도 2는 본 발명의 실시예에 따른 탄탈륨산화막의 원자층 증착법을 도시한 공정 흐름도,
도 3a 내지 도 3c는 도 2에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 하부전극 32 : 실리콘질화막
33 : 탄탈륨산화막 34 : 상부전극
상기의 목적을 달성하기 위한 탄탈륨산화막의 형성 방법은 동일 챔버내에서 원자층증착법을 이용하여 기판상에 탄탈륨산화막을 증착함과 동시에 오존을 이용하여 플라즈마처리하는 과정을 다수번 반복하는 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 오존을 이용하여 플라즈마처리하는 단계는 상기 챔버의 압력을 0.2torr∼10torr로 유지하고, 30W∼500W의 RF 파워를 인가하면서 10000ppm∼20000ppm의 오존을 공급하여 이루어짐을 특징으로 한다.
바람직하게, 상기 탄탈륨산화막을 증착하는 단계는, 탄탈륨에칠레이트를 170℃∼190℃로 유지되는 기화기에서 기상상태로 변화시키는 단계; 및 상기 기상의 탄탈륨에칠레이트를 0.2torr∼10torr의 압력을 유지하는 상기 챔버내에 공급하고, 200℃∼300℃의 온도를 유지하는 상기 기판상에 흡착시키는 단계를 포함하여 이루어짐을 특징으로 한다.
본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극의 표면을 열처리하여 질화막을 형성하는 단계, 상기 질화막상에 원자층증착법을 이용하여 탄탈륨산화막을 증착하는 단계, 상기 탄탈륨산화막이 증착된 챔버내에서오존을 이용하여 플라즈마처리하는 단계, 상기 탄탈륨산화막을 열처리하는 단계, 및 상기 열처리된 탄탈륨산화막상에 상부전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 원자층증착법에 의한 탄탈륨산화막의 형성 방법을 도시한 공정 흐름도이다.
도 2에 도시된 바와 같이, 증착챔버내에 기판을 로딩시킨 후, 증착챔버내로 탄탈륨소스인 탄탈륨에칠레이트[Ta(OC2H5)5]를 공급하여 기판 표면에 흡착시킨다(21∼22).
여기서, 탄탈륨에칠레이트를 흡착시킬 때, 기판은 200℃∼300℃의 온도를 유지하고, 증착챔버는 0.2torr∼10torr의 압력을 유지한다.
한편, 탄탈륨산화막을 형성하기 위한 소스로 널리 사용되는 탄탈륨에칠레이트는 실온에서 액체 상태이며, 145℃ 온도에서 기화하는 특성을 가지고 있으므로, 탄탈륨에칠레이트를 용이하게 반응시키기 위하여 액상인 소스를 기상으로 만들어야 한다. 예컨대, 탄탈륨에칠레이트를 170℃∼190℃로 유지되는 기화기에서 기상상태로 만든 후, 0.1초∼10초동안 증착챔버내로 플로우시킨다.
계속해서, 미반응 탄탈륨소스 및 반응부산물을 제거하기 위해 질소(N2)를 공급하여 퍼지시킨다(23).
다음으로, 증착챔버내에 오존(O3)-플라즈마를 여기시켜 탄탈륨산화막을 증착함과 동시에 탄탈륨산화막내 탄소를 제거하고 산소결핍을 억제한다(24).
여기서, 오존(O3)-플라즈마 처리 방법은 0.2torr∼10torr의 압력을 유지하는 증착챔버내에 30W∼500W의 RF 파워를 인가하고 10000ppm∼20000ppm의 농도를 갖는 오존(O3)을 공급하여 오존(O3)-플라즈마를 여기시키되, 플라즈마 처리는 0.1∼10초동안 이루어진다.
이와 같이, 오존(O3)-플라즈마를 이용하여 탄탈륨산화막을 플라즈마처리하는 경우는 오존(O3)이 산소나 N2O에 비해 반응성이 매우 좋기 때문에 탄탈륨에칠레이트와 보다 빨리 반응한다. 따라서, 탄탈륨에칠레이트에 함유된 탄소와 오존의 빠른 반응으로 이산화탄소가 생성되어 탄소를 제거할 수 있을 뿐만 아니라, 탄탈륨산화막 내의 산소 결핍을 막아주어 막 내에서 탄탈륨(Ta)과 산소(O)의 비가 Ta:O=1:2.5가 되도록 하여 화학정량을 만족시킬 수 있다.
계속해서, O3-플라즈마와 반응부산물을 제거하기 위해 퍼지가스(N2)를 공급하여 퍼지시킨다(25).
상기한 탄탈륨소스 공급, 퍼지가스 공급, O3플라즈마처리, 퍼지가스 공급의 순서를 하나의 사이클로 하고, 이 사이클을 반복하므로써 단차피복성이 우수한 탄탈륨산화막을 증착한다.
후속 공정으로 탄탈륨산화막 증착후, 탄탈륨산화막을 결정화시키기 위해 N2O 또는 O2분위기에서 650℃∼800℃에서 10분∼30분동안 노열처리(Furnace anneal)한다.
본 발명의 실시예에 따른 탄탈륨산화막을 캐패시터 제조 공정에 적용하는 경우에 대해 첨부도면 도 3a 내지 도 3c을 참조하여 설명하기로 한다.
도 3a에 도시된 바와 같이, 캐패시터의 하부전극(31)으로 폴리실리콘을 형성한 후, 폴리실리콘의 표면을 HF나 BOE(Buffer Oxide Etchant)로 식각하여 자연산화막을 제거하고, 후속 산소분위기의 열처리 공정에서 폴리실리콘막(31) 표면에 실리콘산화막이 형성되는 것을 방지하기 위해 암모니아(NH3) 분위기에서 급속열처리(Rapid Thermal Process; RTP) 또는 플라즈마 처리(Plasma treatment)하여 폴리실리콘 표면에 실리콘질화막(32)을 형성한다.
도 3b에 도시된 바와 같이, 원자층증착챔버내에 실리콘질화막(32)이 형성된 웨이퍼를 로딩시킨 후, 탄탈륨에칠레이트[Ta(OC2H5)5]를 공급하여 실리콘질화막(32) 표면에 흡착시킨다. 여기서, 탄탈륨에칠레이트를 흡착시킬 때, 웨이퍼는 200℃∼300℃의 온도를 유지하고, 증착챔버는 0.2torr∼10torr의 압력을 유지한다.
계속해서, 미반응 탄탈륨소스 및 반응부산물을 제거하기 위해 질소(N2)를 공급하여 퍼지시킨 후, 증착챔버내에 O3-플라즈마를 여기시켜 탄탈륨산화막(33)을 증착한다. 이 때, O3플라즈마 처리 방법은 전술한 바와 같은 공정에 의해 이루어지며, 탄탈륨산화막의 증착과 플라즈마 처리를 인시튜(in-situ)로 진행한다.
그리고, O3-플라즈마와 반응부산물을 제거하기 위해 퍼지가스(N2)를 공급하여 퍼지시킨다.
전술한 방법을 반복실시하여 탄탈륨산화막(33)을 형성한 후, 탄탈륨산화막의 결정화를 위해 N2O 또는 O2분위기에서 650℃∼800℃에서 10분∼30분동안 노열처리한다.
도 3c에 도시된 바와 같이, 탄탈륨산화막(33)상에 상부전극(34)으로서 티타늄질화막(TiN)과 폴리실리콘을 증착한다.
본 발명의 실시예에 따른 탄탈륨산화막은 하부전극으로 폴리실리콘을 이용하는 캐패시터는 물론, 루테늄 등의 귀금속을 이용하는 캐패시터, 티타늄질화막 등의 금속을 이용하는 캐패시터에 모두 적용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 탄탈륨산화막의 형성 방법은 원자층 증착법을 이용하므로 단차피복성이 우수하고, 반응성이 우수한 O3을 이용하여 플라즈마처리하므로 탄탈륨산화막내 잔류하는 탄소를 효과적으로 제거하면서 막내 산소결핍을 억제할 수 있어 누설전류 특성을 향상시킬 수 있는 효과가 있다.

Claims (8)

  1. 탄탈륨산화막의 형성 방법에 있어서,
    동일 챔버내에서 원자층증착법을 이용하여 기판상에 탄탈륨산화막을 증착함과 동시에 오존을 이용하여 플라즈마처리하는 과정을 다수번 반복하는 단계를 포함하여 이루어짐을 특징으로 하는 탄탈륨산화막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 오존을 이용하여 플라즈마처리하는 단계는,
    상기 챔버의 압력을 0.2torr∼10torr로 유지하고, 30W∼500W의 RF 파워를 인가하면서 10000ppm∼20000ppm의 오존을 공급하여 이루어지는 것을 특징으로 하는 탄탈륨산화막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 탄탈륨산화막을 증착하는 단계는,
    탄탈륨에칠레이트를 170℃∼190℃로 유지되는 기화기에서 기상상태로 변화시키는 단계; 및
    상기 기상의 탄탈륨에칠레이트를 0.2torr∼10torr의 압력을 유지하는 상기챔버내에 공급하고, 200℃∼300℃의 온도를 유지하는 상기 기판상에 흡착시키는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄탈륨산화막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 탄탈륨산화막을 증착하는 단계와 오존을 이용하여 플라즈마처리 하는 단계는, 각각 0.1초∼10초 동안 이루어지는 것을 특징으로 하는 탄탈륨산화막의 형성 방법.
  5. 반도체소자의 캐패시터 제조 방법에 있어서,
    하부전극을 형성하는 단계;
    상기 하부전극의 표면을 열처리하여 질화막을 형성하는 단계;
    상기 질화막상에 원자층증착법을 이용하여 탄탈륨산화막을 증착하는 단계;
    상기 탄탈륨산화막이 증착된 챔버내에서 오존을 이용하여 플라즈마처리하는 단계;
    상기 탄탈륨산화막을 열처리하는 단계; 및
    상기 열처리된 탄탈륨산화막상에 상부전극을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
  6. 제 5 항에 있어서,
    상기 오존을 이용하여 플라즈마처리하는 단계는,
    0.2torr∼10torr의 압력을 유지하는 챔버내에 10000ppm∼20000ppm의 오존을 공급하여 이루어지되, 30W∼500W의 RF 파워를 인가하는 것을 특징으로 하는 캐패시터의 제조 방법.
  7. 제 5 항에 있어서,
    상기 탄탈륨산화막을 증착하는 단계는,
    탄탈륨에칠레이트를 170℃∼190℃로 유지되는 기화기에서 기상상태로 변화시키는 단계; 및
    상기 기상의 탄탈륨에칠레이트를 0.2torr∼10torr의 압력을 유지하는 챔버내에 공급하고, 200℃∼300℃의 온도를 유지하는 상기 하부전극상에 흡착시키는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄탈륨산화막의 형성 방법.
  8. 제 5 항에 있어서,
    상기 탄탈륨산화막을 열처리하는 단계는,
    N2O 또는 O2분위기의 650℃∼800℃에서 10분∼30분동안 노열처리하는 것을특징으로 하는 캐패시터의 제조 방법.
KR1020010038641A 2001-06-30 2001-06-30 오존플라즈마처리를 이용한 탄탈륨산화막의 형성 방법 KR20030003320A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038641A KR20030003320A (ko) 2001-06-30 2001-06-30 오존플라즈마처리를 이용한 탄탈륨산화막의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038641A KR20030003320A (ko) 2001-06-30 2001-06-30 오존플라즈마처리를 이용한 탄탈륨산화막의 형성 방법

Publications (1)

Publication Number Publication Date
KR20030003320A true KR20030003320A (ko) 2003-01-10

Family

ID=27712573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038641A KR20030003320A (ko) 2001-06-30 2001-06-30 오존플라즈마처리를 이용한 탄탈륨산화막의 형성 방법

Country Status (1)

Country Link
KR (1) KR20030003320A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799735B1 (ko) * 2006-07-10 2008-02-01 삼성전자주식회사 금속 산화물 형성 방법 및 이를 수행하기 위한 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799735B1 (ko) * 2006-07-10 2008-02-01 삼성전자주식회사 금속 산화물 형성 방법 및 이를 수행하기 위한 장치
US7708969B2 (en) 2006-07-10 2010-05-04 Samsung Electronics Co., Ltd. Method of forming metal oxide

Similar Documents

Publication Publication Date Title
US7795160B2 (en) ALD of metal silicate films
KR100323874B1 (ko) 반도체 소자의 알루미늄 산화막 형성 방법
KR100737056B1 (ko) 탄탈 산화막의 엠오씨브이디 방법
KR100546324B1 (ko) Ａｌｄ에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법
KR100390831B1 (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
JP2003100908A (ja) 高誘電膜を備えた半導体素子及びその製造方法
KR100338110B1 (ko) 반도체 소자의 캐패시터 제조방법
JP3740142B2 (ja) ハフニウム酸化膜形成用前駆体、ハフニウム酸化膜の形成方法、キャパシタ構造体、トランジスタ構造体及び電子素子
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
KR100518560B1 (ko) 원자층 증착법을 이용한 박막 형성방법
KR100425463B1 (ko) 산소를 함유하는 활성화된 기체 분위기에서의 탄탈륨산화막 형성 방법 및 유전막 형성 방법
KR20010004751A (ko) 반도체 소자의 캐패시터 제조 방법
US6835658B2 (en) Method of fabricating capacitor with hafnium
KR100772531B1 (ko) 캐패시터의 제조 방법
KR20030003320A (ko) 오존플라즈마처리를 이용한 탄탈륨산화막의 형성 방법
US20060146477A1 (en) Capacitor having multiple dielectric layer and method of forming the same
JP4812164B2 (ja) 半導体素子のキャパシタ製造方法
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100691004B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100964270B1 (ko) 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법
US6794241B2 (en) Method for fabricating capacitor in semiconductor device
KR100600292B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100761392B1 (ko) 하프늄을 이용한 캐패시터 제조방법
KR100422566B1 (ko) 반도체 소자의 커패시터 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination