KR100422566B1 - 반도체 소자의 커패시터 형성방법 - Google Patents

반도체 소자의 커패시터 형성방법 Download PDF

Info

Publication number
KR100422566B1
KR100422566B1 KR10-2001-0038796A KR20010038796A KR100422566B1 KR 100422566 B1 KR100422566 B1 KR 100422566B1 KR 20010038796 A KR20010038796 A KR 20010038796A KR 100422566 B1 KR100422566 B1 KR 100422566B1
Authority
KR
South Korea
Prior art keywords
capacitor
polysilicon
dielectric
atmosphere
forming
Prior art date
Application number
KR10-2001-0038796A
Other languages
English (en)
Other versions
KR20030002060A (ko
Inventor
이기정
김우진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038796A priority Critical patent/KR100422566B1/ko
Publication of KR20030002060A publication Critical patent/KR20030002060A/ko
Application granted granted Critical
Publication of KR100422566B1 publication Critical patent/KR100422566B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 커패시터 형성방법에 관한 것으로, 특히 탄소 성분이 없는 TaON 커패시터의 제조방법에 관한 것이다. 본 발명에 따른 커패시터의 형성방법은 하부 전극용 폴리실리콘을 형성하는 단계; 할로겐화 탄탈륨을 전구체로 하여 TaON 박막을 유전체로서 증착하는 단계; 및 상부 전극을 형성하는 단계를 포함하며, 상기 할로겐화 탄탈륨으로 TaF5또는 TaCl5를 사용하는 것이 바람직하며, 상기 하부전극용 폴리실리콘 표면을 질화시키는 것이 바람직하다. 본 발명에 따른 커패시터의 제조방법에 따르면, 누설전류의 수준이 낮아지고 절연파괴전압이 높아져서 커패시터의 수명시간이 길어짐에 따라 소자의 신뢰성이 향상될 뿐 아니라, 종래의 유기화합물을 전구체로 사용할 때보다 단위 공정수가 줄어들고, 공정온도도 낮아져 매우 경제적이다.

Description

반도체 소자의 커패시터 형성방법{FORMATION METHOD FOR CAPACITOR IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 커패시터 형성방법에 관한 것으로, 특히 탄소 성분이 전혀 없는(carbon-free) TaON 커패시터의 제조방법에 관한 것이다. 이같은 탄소가 함유되어 있지 않은 TaON 커패시터는 기존의 NO 커패시터에 사용되는 Si3N4박막(유전율= 7)에 비하여 유전율이 매우 높고 유기 금속을 전구체로 사용한 종래의 Ta2O5박막(유전율= 7)에 비하여 막질이 우수하기 때문에 256M DRAM 급 이상의 초고집적 제품에 사용될 수 있다.
종래의 Ta2O5유전막을 사용하는 커패시터 제조에는 유전막을 증착하는 데에 필요한 전구체로 Ta(OC2H5)5와 같은 금속물이 사용되었다. 따라서, 화학기상증착(Chemical Vapor Deposition; CMP)을 통하여 불순물인 탄소원자와 탄소화합물(C, CH4, C2H4등) 및 물(H2O)도 함께 잔존하게 되는 문제점을 안고 있다. 결국 Ta2O5박막 내에 불순물로 존재하는 탄소원자, 이온 및 라디칼로 인하여 커패시터의 누설전류가 증가하게 되고 유전특성이 열화되는 문제점을 갖고 있었다.
현재 저압 유기금속 화학기상증착(Low Pressure-MetalOrganic Chemical Napor Deposition) 방식의 Ta2O5박막의 제조에는 Ta(OC2H5)5(탄탈륨 펜타에톡사이드), TaCl2(OC2H5)2C5H7O2(탄탈륨 디클로로-디에톡시-아세틸아세토네이트), Ta(N(CH3)2)5(펜타-디메틸-아미노-탄탈륨), Ta(DMP)4Cl (탄탈륨 클로로-테트라디피발로메탄), Ta(OCH3)5(탄탈륨 펜타메톡사이드) 등과 같은 비교적 낮은 금속 유기 화합물들이 전구체로 많이 사용되어 왔다. 이상의 물질들은 증착 과정에서 O2와 반응하여 Ta2O5이 비교적 손쉽게 만들어지기는 하지만 Ta2O5박막 내에 탄소원자를 비롯한 탄화수소 화합물이 그대로 박막 내에 부산물로 잔존하게 되어 커패시터의 누설전류를 유발하는 주요 원인이 되고 있다. 또한 유전강도를 크게 약화시키는 주요 요인 중에 하나가 되고 있기도 하다.
본 발명은 상기와 같은 문제점을 해결할 수 있도록 탄소원자에 의한 누설전류 유발 등의 문제를 근본적으로 해결할 수 있는 커패시터의 제조방법을 제공하는 데에 그 목적이 있다.
도 1 및 도 2는 본 발명의 일실시예에 따라 탄소성분이 함유되지 않은 유전체 박막을 포함하는 스택형 커패시터의 제조과정을 보여주는 개략적 단면도.
도 3은 본 발명의 일실시예에 따라 탄소성분이 함유되지 않은 유전체 박막을 포함하는 컨케이브형 커패시터의 구조를 보여주는 개략적 단면도.
도 4는 본 발명의 일실시예에 따라 하부전극용 폴리실리콘의 표면을 질화시키는 과정을 포함한 스택형 커패시터의 구조를 보여주는 개략적 단면도.
* 도면의 주요부분의 부호의 설명 *
100, 300, 400: 반도체 기판
110, 310, 410: 실리콘 산화막
120, 330, 420: 하부전극용 폴리실리콘
130, 340, 440: 탄소가 포함되지 않은 유전체 박막
140, 360, 450: 상부 전극
320: 컨케이브형 커패시터 산화막
350: 반구형 실리콘 그레인(Hemi Spherical Grain)
430: 나이트라이드 박막
상기와 같은 목적을 달성하기 위하여 본 발명자는 예의 연구를 거듭한 결과,탄소가 함유되어 있지 않은 할로겐화 탄탈륨 전구체를 사용할 경우 유전강도가 높아질 뿐만 아니라 커패시터의 수명이 길어질 수 있다는 점에 착안하여 본 발명을 완성하게 되었다.
본 발명은 하부 전극용 폴리실리콘을 형성하는 단계; 할로겐화 탄탈륨을 전구체로 하여 TaON 박막을 유전체로서 증착하는 단계; 및 상부 전극을 형성하는 단계를 포함하는 반도체 소자의 커패시터 형성방법을 제공한다.
본 발명에 따른 커패시터 형성에 있어서 상기 유전체의 증착은 TaF5를 65 내지 95℃에서 기화시킨 후, 100 내지 150℃의 공급관을 통하여 화학적 기계적 증착(Chemical Vapor Deposition; CVD) 챔버로 주입한 후 증착시키거나, TaCl5를 95 내지 150℃에서 기화시킨 후, 150 내지 190℃의 공급관을 통하여 CVD 챔버로 주입한 후 증착한다. 이 때, TaF5또는 TaCl5의 기화는 버블러를 사용하거나 또는 760 Torr 이하의 정온 기화장치를 사용할 수 있다. 또한 오리피스(orifice) 또는 노즐(nozzle)과 같은 형태의 기화기(vaporizer)와 공급관을 갖춘 형태로 기화된 증기가 연무 상태로 분사될 수 있도록 고안된 일체의 장치를 사용하여도 좋다.
상기 CVD 챔버내로는 활성 수소 및 활성 산소가 반응 기체로 함께 주입되는데, 활성 수소 및 활성 산소는 CVD 챔버의 외부 플라즈마 생성기(plasma generator)에서 플라즈마의 글로우 방전(glow discharge)을 이용하여 이온화된 수소를 일차적으로 발생시킨 다음 이를 CVD 챔버로 다시 주입하는 원격(remote) 플라즈마법을 이용할 수 있다. 또한 상기 반응기체를 공급한 상태에서 인-시튜로 플라즈마를 방전시켜 이온화된 수소와 산소를 얻는 반응 활성화 방법을 사용할 수도 있다.
상기 유전체 박막을 증착하는 단계는 NH3분위기 하에서 저압 화학 기상 증착(LP-CVD) 챔버 내에서 유량조절기를 통하여 정량으로 공급된 Ta 증기와 활성 수소 및 활성 산소가 300℃이하의 온도에서 표면 화학반응을 통하여 비정질 TaON 박막이 형성되는데, N2분위기하에서 RTP공정으로 800 내지 900℃, 또는 전기로에서 700 내지 800℃ 의 온도에서 후속 어닐링 처리를 할 경우 비정질 TaON 의 결정화를 유도하여 유전율을 향상시킬 수 있다. 또한 300 내지 600℃에서 N2O또는 O2분위기 하에서 플라즈마를 이용하여 저온 산화처리 할 경우, 비정질 TaON 박막 형성과정 및 결정화 과정에서 발생하는 미세 균열(micro crack) 또는 핀홀(pin hole) 등과 같은 구조적 결함(defect) 및 구조적 불균일성(homogeneity)을 개선할 수 있다.
상기 커패시터의 형성방법에 있어서, 상기 하부전극용 폴리실리콘 층의 표면에 자연산화막이 형성되는 것을 방지하기 위하여 폴리실리콘 표면을 질화(nitridation)시키는 것이 바람직하다. 상기 질화 방법으로는 LP-CVD 챔버 내에서 폴리실리콘을 형성한 후, 인-시튜(in-situ)로 300 내지 500℃에서 NH3분위기 하에서 30초 내지 5분 동안 플라즈마 처리하는 방법, 폴리실리콘 층을 급속 열 처리(Rapid Thermal Process; RTP)공정으로 800 내지 900℃에서 NH3분위기 하에서 어닐링하는 방법 및 전기로를 이용하여 700 내지 900℃에서 NH3분위기 하에서 질화시키는 방법 등 어느 방법을 사용하여도 좋다.
또한 상기 폴리실리콘 형성 단계 이후 HF 증기 또는 HF 용액으로 처리하여 폴리실리콘 표면에 형성된 자연산화막을 제거한 후 유전체를 증착하는 진행시킬 수도 있다. 이 때, HF 처리 전후에 폴리실리콘 표면을 세정하거나 또는 NH4OH 용액 또는 H2SO4용액 처리하는 것이 바람직하며, 산화막 제거 후 실리콘 질화막을 5 내지 15Å의 두께로 증착한 후 시간지연 없이 바로 유전체를 증착하는 단계를 진행하는 것이 바람직하다.
본 발명에 따른 커패시터 제조방법에 있어서, 상기 상부 전극은 TaN, W, WN, Ru, Ir, Pt 중 선택된 하나 이상을 사용하는 것이 바람직하며, 상부 전극의 두께는 100 내지 500Å인 것이 바람직하다. 또한 상기 상부 전극의 형성시 완충층(buffer)으로서 도프트 폴리실리콘을 함께 적층할 수도 있는데, 이는 구조적인 안정성을 확보하고, 열적 또는 전기적 충격에 대하여 상부전극의 내구성을 향상시킬 수 있다.
본 발명에 따른 상기 커패시터의 제조방법은 스택형(stack type), 실린더형(cylinder type) 또는 컨케이브형(concave type)을 비롯한 다양한 구조의 커패시터에 모두 적용이 가능하다.
상기한 바와 같이 본 발명에 따라 제조된 TaON 유전체 박막이 포함된 커패시터의 단면도를 첨부하였다.
도 1은 본 발명에 따라 탄소가 포함되지 않은 TaON 유전체 박막(130)을 하부전극용 폴리실리콘(130) 상부에 증착한 상태를 나타내는 단면도이고 도 2는 상기 유전체 박막(130)의 상부에 상부 전극(140)을 형성한 구조를 보여주는 단면도이다. 우선 기판 상분에 형성된 도 1 및 도 2는 스택형 커패시터를 나타내었으나, 본 발명은 상기한 바와 같은 다양한 커패시터의 구조에 적용이 가능하다.
도 3은 컨케이브형 구조의 커패시터에 본 발명을 적용시킨 경우의 단면을 보여준다. 하부전극용 폴리실리콘(330)의 상부에 전하저장면적을 즐리기 위하여 반구형 폴리실리콘(Hemi Spherical Grain)(340)을 형성한 후 유전체 박막(350)을 증착한 후 상부전극(360)을 형성한 구조이다.
본 발명에 따른 유전막의 증착 과정은 다음과 같은 하기 반응식 1 및 2와 같은 화학반응을 유도하여 TaON 유전막을 증착하는 것으로 이루어진다.
5H2+ 2TaF5-> 10HF + 2Ta
4Ta + 5O2+ 4NH3-> 4TaON + 6H2O
여기서 반응에 필요한 수소와 산소의 경우, 플라즈마의 글로우 방전(glow discharge)을 이용하여 이온화시킨 활성산소와 활성수소를 함께 사용하면 반응성이더욱 향상되어 TaON 증착속도가 빨라지고 양질의 TaON 박막을 얻을 수 있다. 한편, 상기 반응식을 통해 알 수 있듯이, 이온화된 활성수소는 TaF의 F와 결합하여 상기 반응식 1과 같이 HF 가스를 만들고, 활성산소는 치환형 Ta 원자와 결합하여 TaON 이 만들어진다. 이 과정에서 발생한 HF 가스는 휘발성 가스이기 때문에 반응 중에 완전히 제거된다. 따라서, 증착된 비정질 Ta2O5박막 내에는 플루오라이드 계열의 화합물은 물론 탄소성분과 같은 부산물이 잔존할 수 없기 때문에 양질의 유전막을 얻을 수 있다.
이같은 비탄소 함유 TaON 유전막의 제조방법은 먼저 CVD 챔버로 O2가스와 TaF5증기를 각각 300sccm 과 100sccm 이하로 정량 공급한 다음 활성수소와 NH3가스를 반응시켜서 얻을 수 있다. 이 때 웨이퍼 온도는 300℃이하, 압력은 10mTorr 이면 충분하다. 그리고, CVD 챔버 외부의 플라즈마 생성기에서 방전된 글로우 방전을 이용하여 H2를 이온화시켜 주입하는 원격(remote) 플라즈마법을 이용하면 플라즈마에 의한 손상이 없는 TaON 박막을 증착할 수 있다. 이상과 같은 방법으로 증착된 비정질 TaON 박막은 300℃이하의 저온에서 이루어지기 때문에 증착과정에서 과산화 반응이 심하게 일어나지 않아 전하저장전극과의 계면에 저유전 산화막이 10Å정도밖에 형성되지 않는다. 따라서, 종래 방법에 의한 커패시터의 제조시 계면 산화막이 30Å정도 형성되어 커패시터 등가산화막 두께(Tox)를 30Å이하로 더 낮추기 어려운 한계를 감안한다면 본 발명의 경우 등가산화막 두께(Tox)를 30Å이하로낮출 수 있어서 보다 큰 충전용량을 얻을 수 있다는 잇점이 있다. 그리고, 무엇보다도 증착후 Ta2O5박막 내에 남아있는 탄소 성분을 제거하기 위한 저온 및 고온 열처리 공정을 거치지 않아도 누설전류와 항복전압과 같은 전기적 특성을 안정적으로 확보할 수 있다는 장점을 가지고 있다.
상기한 바와 같이 본 발명에 따른 커패시터의 제조방법에 의하면, 에서는 탄소 성분이 전혀 없는 전구체를 사용하여 커패시터의 유전체 박막을 형성함으로써 탄소원자 화합물이 부산물로 작용하여 발생되는 누설전류의 발생 원인을 근본적으로 해결할 수 있어, 누설전류의 수준이 1/2 이상 낮아지고 절연파괴전압(breakdown voltage)이 높아져 커패시터의 수명이 길어지는 효과를 나타내어 소자의 신뢰성이 향상된다. 또한 256M DRAM급 이상의 소자 동작에 필요한 충분한 충전용량을 동시에 얻을 수 있으며 종래의 유기화합물을 전구체로 사용할 때보다 단위 공정수가 줄어들어 공정시간이 단축되며, 공정온도도 낮아져 경제적이다.

Claims (19)

  1. 반도체 소자의 커패시터 형성방법에 있어서,
    하부 전극용 폴리실리콘을 형성하는 단계;
    TaF6또는 TaCl6를 전구체로 하여 TaON 박막을 유전체로서 증착하는 단계; 및
    상부 전극을 형성하는 단계를 포함하는 커패시터 형성방법.
  2. 제1 항에 있어서,
    상기 유전체의 증착은 TaF5를 65 내지 95℃에서 기화시킨 후, 100 내지 150℃의 공급관을 통하여 화학기상 증착 챔버로 주입한 후 증착하는 것을 특징으로 하는
    커패시터 형성방법.
  3. 제1 항에 있어서,
    상기 유전체의 증착은 TaCl5를 95 내지 150℃에서 기화시킨 후, 150 내지 190℃의 공급관을 통하여 CVD 챔버로 주입한 후 증착하는 것을 특징으로 하는
    커패시터 형성방법.
  4. 제1 항에 있어서,
    형성된 TaON 박막을 N2분위기 하에서 800 내지 900℃의 급속 열처리 공정 또는 700 내지 800℃의 전기로의 조건하에서 후속 고온 어닐링 처리하는 것을 특징으로 하는
    커패시터 형성방법.
  5. 제4 항에 있어서,
    상기 어닐링 처리 후, N2O 또는 O2분위기 하에서 플라즈마를 이용하여 300 내지 500℃의 온도범위에서 저온 산화시키는 것을 특징으로 하는
    커패시터 형성방법.
  6. 제1 항에 있어서,
    상기 TaON 박막의 형성 후, N2O 또는 O2분위기 하에서 플라즈마를 이용하여 300 내지 500℃의 온도범위에서 저온 산화시키는 것을 특징으로 하는
    커패시터 형성방법.
  7. 제1 항에 있어서,
    상기 하부전극용 폴리실리콘 층의 표면을 질화시키는 것을 특징으로 하는
    커패시터 형성방법.
  8. 제7 항에 있어서,
    상기 폴리실리콘 층을 저압-화학기상 증착 챔버내에서 형성한 후, 인시튜로 300 내지 500℃에서 NH3분위기 하에서 30초 내지 5분 동안 플라즈마 처리하여 질화시키는 것을 특징으로 하는
    커패시터 형성방법.
  9. 제7 항에 있어서,
    상기 폴리실리콘 층을 급속 열처리 공정으로 800 내지 900℃에서 NH3분위기 하에서 어닐링하여 질화시키는 것을 특징으로 하는
    커패시터 형성방법.
  10. 제7 항에 있어서,
    상기 폴리실리콘 층을 전기로를 이용하여 700 내지 900℃에서 NH3분위기 하에서 질화시키는 것을 특징으로 하는
    커패시터 형성방법.
  11. 제1 항에 있어서,
    상기 폴리실리콘 형성 단계 이후 HF 증기 또는 HF 용액으로 처리하여 폴리실리콘 표면에 형성된 자연산화막을 제거한 후 유전체 증착 단계를 진행시키는 것을 특징으로 하는
    커패시터 형성방법.
  12. 제11 항에 있어서,
    상기 HF 처리 전 및 후에 폴리실리콘 표면을 세정하거나 또는 NH4OH 용액 또는 H2SO4용액 처리하는 것을 특징으로 하는
    커패시터 형성방법.
  13. 제11 항에 있어서,
    상기 자연산화막 제거 후 실리콘 질화막을 5 내지 15Å의 두께로 증착한 후 시간 지연없이 유전체를 증착하는 단계를 진행하는 것을 특징으로 하는
    커패시터 형성방법.
  14. 제1 항에 있어서,
    상기 상부 전극은 TaN, W, WN, Ru, Ir, Pt 중 선택된 하나 이상을 사용하는 것을 특징으로 하는
    커패시터 형성방법
  15. 제1 항 또는 제14 항에 있어서,
    상기 상부 전극의 두께는 100 내지 500Å인 것을 특징으로 하는
    커패시터 형성방법.
  16. 제1 항 또는 제14 항에 있어서,
    상기 상부 전극의 형성시 완충층으로서 도프트 폴리실리콘을 함께 적층하는것을 특징으로 하는
    커패시터 형성방법.
  17. 제1 항 내지 제14 항 중 어느 한 항에 있어서,
    상기 커패시터는 스택형인
    커패시터 형성방법.
  18. 제1 항 내지 제14 항 중 어느 한 항에 있어서,
    상기 커패시터는 실린더형인
    커패시터 형성방법.
  19. 제1 항 내지 제14 항 중 어느 한 항에 있어서,
    상기 커패시터는 컨케이브형인
    커패시터 형성방법.
KR10-2001-0038796A 2001-06-30 2001-06-30 반도체 소자의 커패시터 형성방법 KR100422566B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038796A KR100422566B1 (ko) 2001-06-30 2001-06-30 반도체 소자의 커패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038796A KR100422566B1 (ko) 2001-06-30 2001-06-30 반도체 소자의 커패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20030002060A KR20030002060A (ko) 2003-01-08
KR100422566B1 true KR100422566B1 (ko) 2004-03-12

Family

ID=27712703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038796A KR100422566B1 (ko) 2001-06-30 2001-06-30 반도체 소자의 커패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100422566B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016005B1 (ko) 2007-05-30 2011-02-23 르네사스 일렉트로닉스 가부시키가이샤 반도체 소자 및 그의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008530A (ko) * 1999-07-01 2001-02-05 김영환 ＴａＯＮ박막을 갖는 커패시터 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008530A (ko) * 1999-07-01 2001-02-05 김영환 ＴａＯＮ박막을 갖는 커패시터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016005B1 (ko) 2007-05-30 2011-02-23 르네사스 일렉트로닉스 가부시키가이샤 반도체 소자 및 그의 제조방법

Also Published As

Publication number Publication date
KR20030002060A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
KR100367404B1 (ko) 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100450685B1 (ko) 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
US6656788B2 (en) Method for manufacturing a capacitor for semiconductor devices
KR100464650B1 (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
US20040011279A1 (en) Method of manufacturing semiconductor device
KR100331270B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100655140B1 (ko) 캐패시터 및 그 제조 방법
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
US20070264770A1 (en) Capacitor forming method
KR100422566B1 (ko) 반도체 소자의 커패시터 형성방법
US6835658B2 (en) Method of fabricating capacitor with hafnium
KR100358066B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100583155B1 (ko) 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
KR100331271B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR20060002137A (ko) 반도체소자의 캐패시터 형성방법
KR100555494B1 (ko) 오존 어닐링 공정을 이용한 반도체 장치의 커패시터제조방법
KR100557961B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2001144272A (ja) 半導体素子のキャパシタ製造方法
KR100761392B1 (ko) 하프늄을 이용한 캐패시터 제조방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100618682B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100656282B1 (ko) 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee