JP2005191279A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 コンタクトホールを安定して形成し、且つ、ダマシンプロセスにおいてオーバーエッチングも防ぐことができる半導体装置の製造方法を提供することを目的とする。
【解決手段】 コンタクト領域を有する半導体層の上に層間絶縁層と第３の層間絶縁膜を形成し、前記第３の層間絶縁膜に開口を形成し、前記第３の層間絶縁膜の前記開口に露出する前記層間絶縁層をエッチングすることにより、前記コンタクト領域に至るコンタクトホールを形成して金属により埋め込み、その上に第４の層間絶縁膜とトレンチ開口を有するマスクを形成し、前記トレンチ開口に露出する前記第４の層間絶縁膜を、前記第３の層間絶縁膜に対するエッチング速度よりも前記第４の層間絶縁膜に対するエッチング速度のほうが大なる条件によりエッチングすることにより前記第３の層間絶縁膜に至るトレンチを形成して金属により埋め込む。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に関し、特に、半導体装置の素子基板部分と配線層との絶縁構造及び電気接続構造を形成するための半導体装置の製造方法に関する。

半導体装置、特に半導体集積回路の高集積化、微細化が進展するにつれてゲート電極が細線化され、ゲート酸化膜も薄膜化され、それに伴い、基板と配線層とを接続するコンタクト形成工程においても微細加工の限界に達しつつある。これらコンタクト形成工程においても、現在開発途上にある技術は「６５ｎｍノード」とよばれるものであり、目標のコンタクトホール（接続孔）の径は９０ｎｍ程度となる。また、微細化の進展に伴い、接続孔部分が素子分離領域内に落ちることがあり、素子分離の機能が果たせずリーク電流発生につながるおそれもある。素子分離領域を保護するため、酸化膜のみの絶縁層の下に酸化膜以外の絶縁膜、例えば窒化膜を用いて、素子分離部分の酸化膜を保護する工夫も行われている。

一方、配線材料も、従来のＡｌ−Ｃｕ系合金から低抵抗のＣｕ合金を使用する方向へ進んでいる。ただし、Ｃｕ合金を用いる場合、Ａｌ−Ｃｕ系合金の配線パターンの形成時に使用されていたドライエッチング工程を用いることはできず、溝加工を施した層間絶縁膜中にＣｕ合金を堆積しＣＭＰによって平坦化を行う「ダマシンプロセス（damascene process）」と呼ばれる工程が採用されている（例えば、特許文献１）。
特開２００２−１１０８２４号公報

しかし、通常の接続孔の形成プロセスにおいては、レジストパターン率が極めて高い。レジストも微細化によって薄膜化し、ドライエッチング時におけるレジストの劣化も激しなる。このためコンタクトホールの形成に際して、十分なオーバーエッチングを行うことができず、コンタクト抵抗値等の電気特性値に対して「ばらつき」が生じることがある。

一方、ダマシン配線プロセスにおいては、層間絶縁膜にコンタクトホールを形成する際に、オーバーエッチングによる下層のエッチングを防ぐ必要がある。 本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、コンタクトホールの形成を安定して実施し、且つ、ダマシンプロセスにおいて、コンタクトホールの形成に際してオーバーエッチングも防ぐことができる半導体装置の製造方法を提供することにある。

上記目的を達成するため、本発明によれば、コンタクト領域を有する半導体層の上に層間絶縁層を形成する工程と、前記層間絶縁層の上に第３の層間絶縁膜を形成する工程と、前記第３の層間絶縁膜に開口を形成する工程と、前記第３の層間絶縁膜の前記開口に露出する前記層間絶縁層をエッチングすることにより、前記コンタクト領域に至るコンタクトホールを形成する工程と、前記コンタクトホールを金属により埋め込む工程と、前記第３の層間絶縁膜の上に、第４の層間絶縁膜を形成する工程と、前記第４の絶縁膜の上にトレンチ開口を有するマスクを形成する工程と、前記トレンチ開口に露出する前記第４の層間絶縁膜を、前記第３の層間絶縁膜に対するエッチング速度よりも前記第４の層間絶縁膜に対するエッチング速度のほうが大なる条件によりエッチングすることにより前記第３の層間絶縁膜に至るトレンチを形成する工程と、前記トレンチを金属により埋め込む工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。

ここで、前記層間絶縁層は、第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間絶縁膜と、を有し、前記第１の層間絶縁膜と前記第３の層間絶縁膜とは、実質的に同一の材料からなり、前記第２の層間絶縁膜と前記第３の層間絶縁膜とは、実質的に異なる材料からなるものとすることができる。

また、前記コンタクトホールを形成する工程は、前記第３の層間絶縁膜に対するエッチング速度よりも前記第２の層間絶縁膜に対するエッチング速度のほうが大なる条件により前記第２の層間絶縁膜をエッチングする第１のエッチング工程と、 前記第２の層間絶縁膜に対するエッチング速度よりも前記第１の層間絶縁膜に対するエッチング速度のほうが大なる条件により前記第１の層間絶縁膜をエッチングする第２のエッチング工程と、を含むものとすることができる。

また、前記第２の層間絶縁膜と前記第４の層間絶縁膜とは、実質的に同一の材料からなるものとすることができる。
また、前記第３の層間絶縁膜の厚みは、前記第１の層間絶縁膜の厚みよりも大なるものとすることができる。

また、 前記第３の層間絶縁膜は、前記開口が前記層間絶縁層に向けて徐々に縮小する順テーパ状の断面を有するものとすることができる。

また、前記トレンチ開口を有するマスクは、前記第３の層間絶縁膜と実質的に同一の材料からなるものとすることができる。
また、前記第３の層間絶縁膜は、シリコン窒化物、シリコン炭化物、シリコン炭酸化物及びシリコン酸窒化物よりなる群から選択されたいずれかからなるものとすることができる。
また、前記第４の層間絶縁膜は、シリコン酸化物、シリコン酸フッ化物、ホウ素リン・ケイ酸ガラス、リン・ケイ酸ガラス及び有機シリコンよりなる群から選択されたいずれかからなるものとすることができる。

また、前記コンタクト領域は、金属のシリサイドを含むものとすることができる。

本発明ではこの欠点を補充するため素子分離部分の酸化膜を保護する膜と同一の材質を持つハードマスクを用いて、レジスト耐性が安定したコンタクトホールの形成を目指すとともに、このハードマスクをダマシン形成時のストッパーとして用い、工程の簡略化を目指す。また、窒化膜ハードマスクをエッチング加工する際に順テーパー形状であれば、所望のコンタクト径より微細化が可能である。

本発明によれば、コンタクトホールを形成するためのハードマスクを、金属配線のトレンチを形成する際にエッチングストッパとして兼用でき、プロセスを簡略化するとともに精密な構造を再現性よく製造することができる。その結果として、微細なコンタクトホールを安定して形成でき、かつコンタクト抵抗のウェーハ面内ばらつきも極めて小さくすることができる半導体装置の製造方法を提供することができ、産業上のメリットは多大である。

以下、図面を参照しつつ本発明の実施の形態について説明する。
図１は、本発明により製造される半導体装置の要部断面構造を例示する模式図である。 すなわち、同図は、半導体集積回路を構成するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transister）の要部断面構造を表す。

シリコン基板の表面部分が素子分離領域１０１により絶縁分離され、これら分離されたウエル１０２のそれぞれにＭＯＳＦＥＴが形成されている。それぞれのＭＯＳＦＥＴは、ソース領域１０７、ドレイン領域１０８と、これらの間に設けられたチャネル１０３と、を有する。チャネル１０３の上には、ゲート絶縁膜１０４を介してゲート電極１０６が設けられている。ソース・ドレイン領域１０７、１０８とチャネル１０３との間には、いわゆる「ショートチャネル効果」などを防ぐ目的で、ＬＤＤ（lightly doped drain）領域１０３Ｄが設けられている。そして、これらＬＤＤ領域１０３Ｄの上には、ゲート電極１０６に隣接してゲート側壁１０５が設けられている。ゲート側壁１０５は、ＬＤＤ領域１０３Ｄをセルフアライン（自己整合）的に形成するために設けられている。

また、ソース・ドレイン領域１０７、１０８とゲート電極１０６の上には、電極とのコンタクトを改善するためにシリサイド層１１９が設けられている。これら構造体の上は、第１の層間絶縁膜１１０と第２の層間絶縁膜１１１と第３の層間絶縁膜１１２により覆われ、これらを貫通するコンタクトホールを介して、ソースコンタクト１１３Ｓ、ゲートコンタクト１１３Ｇ、ドレインコンタクト１１３Ｄが形成されている。ここで、第１の層間絶縁膜１１０と第３の層間絶縁膜１１２は、例えば、窒化シリコンにより形成され、第２の層間絶縁膜１１１は、例えば、酸化シリコンにより形成することができる。

さらに、この上に、第４の層間絶縁膜１１４と第５の層間絶縁膜１１５が形成されている。そして、これらを貫通するトレンチにソース配線１１６Ｓ、ゲート配線１１６Ｇ、ドレイン配線１１６Ｄがそれぞれ埋め込み形成されている。ここで、第４の層間絶縁膜１１４は酸化シリコンにより形成され、第５の層間絶縁膜１１５は、窒化シリコンにより形成することができる。

以上説明したような半導体装置を製造するに際して、本発明によれば、第３の層間絶縁膜１１２をハードマスクとして用い、さらにエッチングストッパとして用いることができる。
すなわち、第２の層間絶縁膜１１１にコンタクトホールを形成する工程において、第３の層間絶縁膜１１２をハードマスクとして用いることができる。さらにその下の第１の層間絶縁膜１１０にコンタクトホールを形成する際にも、第３の層間絶縁膜１１２をハードマスクとして用いることができる。この際に、第１の層間絶縁膜１１０と第３の層間絶縁膜１１２とが同質の材料（例えば、窒化シリコン）からなる場合には、第３の層間絶縁膜１１２を第１の層間絶縁膜１１０よりも厚く形成することによりマスクとして用いることができる。

このようにすれば、ソースコンタクト１１３Ｓ、ゲートコンタクト１１３Ｇ、ドレインコンタクト１１３Ｄのコンタクトホールを精密に形成することができ、オーバーエッチングも防ぐことができる。その結果として、微小なコンタクトを確実且つ容易に形成し、素子サイズの微細化を実現できる。

一方、第４の層間絶縁膜１１４にトレンチを形成する工程において、第３の層間絶縁膜１１２をエッチングストッパとして用いることができる。例えば、第３の層間絶縁膜１１２を窒化シリコンにより形成し、第４の層間絶縁膜１１４を酸化シリコンにより形成すれば、第３の層間絶縁膜１１２をエッチングストッパとして用いることができる。その結果として、ダマシンプロセスのためのトレンチの形成に際して、トレンチのオーバーエッチングを防ぎ、所望の配線構造を精密に形成することが可能となる。

図２乃至図７は、本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。
まず、図２（ａ）に表したように、ＭＯＳトランジスタの要部を形成する。すなわち、Ｓｉ基板上に素子分離領域１０１、ウェル１０２、チャネル１０３、ゲート絶縁膜１０４、ゲート電極１０６、ＬＤＤ注入サイドウォール１０５を順次形成し、ソース領域１０７、ドレイン領域１０８の形成を行う。さらに、コバルトスパッタ、ＲＴＰ（rapid thermalprocessing）を順次行い、シリサイド領域１０９を形成する。

次に、図２（ｂ）に表したように、第１の層間絶縁膜１１０及び第２の層間絶縁膜１１１を形成する。すなわち、第１の層間絶縁膜１１０として、ジクロロシランとアンモニアガスを用い、ＬＰ−ＣＶＤ（low pressure chemical vapor deposition）により７６０℃において厚みが５０ｎｍのシリコン窒化膜を形成する。次いで、第２の層間絶縁膜１１１として、ＴＥＯＳ（tetra ethoxy silane）ガスを用い、プラズマＣＶＤにより６００℃において厚みが６００ｎｍのシリコン酸化膜を形成する。

次に、図２（ｃ）に表したように、この上に第３の層間絶縁膜１１２として、第１の層間絶縁膜１１０と同様にＬＰ−ＣＶＤにより７６０℃において例えば厚み１２０ｎｍ程度のシリコン窒化膜を形成する。さらに、レジストを塗布してパターニングすることにより、レジストパターン１２０を形成する。レジストパターン１２０は、例えば、ＡｒＦ露光機を用いて１２０ｎｍ径に露光することにより形成する。

次に、図３（ａ）に表したように、レジストパターン１２０をマスクとして第３の層間絶縁膜１１２のエッチングを行う。エッチング方法としては、例えば、ＩＣＰ（induction coupled prasma）型反応性イオンエッチング装置を用いることができる。第３の層間絶縁膜１１２のエッチングに際しては、例えば、ＣＨ_２Ｆ_２：５０ｓｃｃｍ Ｏ_２：５０ｓｃｃｍ の混合ガスを用いて６．７パスカル（Ｐａ）にてエッチングすることにより、層間絶縁膜１１２に開口部１２１を形成することができる。

次に、図３（ｂ）に表したように、酸素プラズマによるアッシングを実施してレジストマスク１２０を除去する。

その後、図３（ｃ）に表したように、第２の層間絶縁膜１１１に接続孔（コンタクトホール）を形成する。第２の層間絶縁膜１１１の接続孔形成を行う際には、Ｃ_４Ｆ_６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて６．７パスカルにて反応性イオンエッチングを行う。このようにして、第２の層間絶縁膜１１１の接続孔１２２を形成する。

この時に、シリコン窒化膜からなる第３の層間絶縁膜１１２をエッチングマスクして用いることにより、安定したエッチングができる。すなわち、第２の層間絶縁膜１１１を構成するシリコン酸化膜と、第３の層間絶縁膜１１２を構成するシリコン窒化膜とでは、エッチング速度を異ならせることにより、大きなエッチング選択比を得ることが容易である。従って、第３の層間絶縁膜１１２により確実にマスクされた状態を維持しつつ、第２の層間絶縁膜１１１をエッチングできる。つまり、マスクの劣化によるエッチング開口サイズの変動などの問題を解消して、所望の開口を安定的に形成することができる。

一方、第１の層間絶縁膜１１０は、第３の層間絶縁膜１１２と同一のシリコン窒化膜により形成されているので、エッチングストッパとして確実に作用する。つまり、オーバーエッチングやアンダーエッチングなどによる問題を解消することもできる。

次に、図４（ａ）に表したように、第１の層間絶縁膜１１０に接続孔を形成する。第１の層間絶縁膜１１０と第３の層間絶縁膜１１２を同質の材料により形成した場合には、このエッチング工程において、第３の層間絶縁膜１１２もエッチングされる。そこで、第３の層間絶縁膜１１２を第１の層間絶縁膜１１０よりも厚く形成しておくことが必要である。エッチング条件としては、反応性イオンエッチング法により、ＣＨ_２Ｆ_２：５０ｓｃｃｍ Ｏ_２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて６．７パスカルにてエッチング行うことができる。このようにして第１の層間絶縁膜１１０に形成されたコンタクトホールの直径は、約１１０ｎｍであり、第３の層間絶縁膜１１２の残存量は、厚みにして約７０ｎｍ程度であった。

次に、図４（ｂ）に表したように、コンタクト金属を堆積する。
そして、化学機械研磨法（chemical mechanical polishing：ＣＭＰ）により研磨して表面を平坦化させて、図４（ｃ）に表したようにコンタクト金属を埋め込んだ構造を形成できる。なお、この際にも、第３の層間絶縁膜１１２を設けることにより、ＣＭＰによる研磨に対して、第２の層間絶縁膜１１１を保護することができる。つまり、酸化シリコンなどの比較的柔らかい材料により形成された第２の層間絶縁膜１１１の上に、窒化シリコンなどの比較的堅い材料からなる第３の層間絶縁膜１１２を設けることによりＣＭＰの研磨の際に、第２の層間絶縁膜１１１が研磨されて膜厚が薄くなることを防ぐことができる。その結果として、配線間容量の増大や電流リークなどの問題を抑制できる。

次に、図５（ａ）に表したように、第４の層間絶縁膜１１４として、例えば、酸化シリコンを堆積する。そして、さらに、図５（ｂ）に表したように、第５の層間絶縁膜１１５として、例えば窒化シリコンを堆積する。

次に、図６（ａ）に表したように、レジストパターン１２３を形成する。
そして、図６（ｂ）に表したように、第５の層間絶縁膜１１５と第４の層間絶縁膜１１４をそれぞれエッチングすることにより、トレンチ１２４を形成する。第５の層間絶縁膜１１２のエッチングに際しては、例えば、ＣＨ_２Ｆ_２：５０ｓｃｃｍ Ｏ_２：５０ｓｃｃｍ の混合ガスを用いて６．７パスカル（Ｐａ）にてエッチングすることにより、層間絶縁膜１１５に開口部を形成することができる。

しかる後に、第４の層間絶縁膜１１４にトレンチを形成する。第４の層間絶縁膜１１４にトレンチを形成する際には、Ｃ_４Ｆ_６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて６．７パスカルにて反応性イオンエッチング行うことができる。この際に、第５の層間絶縁膜１１５をハードマスクとして用い、同時に、第３の層間絶縁膜１１２をエッチングストッパとして用いることができる。すなわち、酸化シリコンにより形成された第４の層間絶縁膜１１４をエッチングする際に、窒化シリコンにより形成された第５の層間絶縁膜１１５をハードマスクとして用い、同じく窒化シリコンにより形成された第３の層間絶縁膜１１２をエッチングストッパとして用いることにより、オーバーエッチングなどを抑制してトレンチを精密に形成できる。

この後、図７（ａ）に表したように、配線用の金属を堆積し、ＣＭＰによって研磨して平滑化することにより、図７（ｂ）に表したように、トレンチにソース配線１１６Ｓ、ゲート配線１１６Ｇ、ドレイン配線１１６Ｄがそれぞれ埋め込まれた層間配線構造を形成できる。

以上説明したように、本実施形態によれば、第３の層間絶縁膜１１２を設けることにより、第２の層間絶縁膜１１１のコンタクトホールの形成工程におけるハードマスクとして用いることにより、オーバーエッチングなどを抑制して、ソース・ゲート・ドレインに対する微小なコンタクトを精密に形成することができる。

また、ソースコンタクト１１３Ｓ、ゲートコンタクト１１３Ｇ、ドレインコンタクト１１３Ｄを形成するＣＭＰ工程において、第２の層間絶縁膜１１１を保護することができる。

そしてさらに、第４の層間絶縁膜１１４に配線用のトレンチを形成する際に、第３の層間絶縁膜１１２をエッチングストッパとして用いることができる。
その結果として、従来よりも微細な半導体集積回路を確実に製造できる。

本発明者が上記具体例にかかる半導体装置の製造方法を実施した結果、８インチウェーハ内で、直径１１０ｎｍのコンタクトホールを形成した場合の寸法ばらつきがプラスマイナス３ｎｍ以下であり、コンタクト抵抗の平均値が３０Ωでばらつきがプラスマイナス１．５Ω以下であった。

なお、第１の層間絶縁膜１１０、第３の層間絶縁膜１１２及び第５の層間絶縁膜１１５の材料としては、上記具体例において用いたシリコン窒化物（ＳｉＮ_ｘ）の他にも、例えば、シリコン炭化物（ＳｉＣ_ｘ）、シリコン炭酸化膜（ＳｉＯ_ｘＣ_ｙ）あるいはシリコン酸窒化物（ＳｉＯ_ｘＮ_ｙ）などを用いることができる。

一方、第２の層間絶縁膜１１１及び第４の層間絶縁膜１１４の材料としては、上記具体例の他にも、例えば、ＢＰＳＧ（Boron-doped Phospho-Silicate Glass：ホウ素・リン・ケイ酸ガラス）、ＰＳＧ（Phospho-Silicate Glass：リン・ケイ酸ガラス）、酸化フッ化シリコン（ＳｉＯ_ｘＦ_ｙ）などを用いることもできる。またさらに、第２の層間絶縁膜１１１及び第４の層間絶縁膜１１４の材料としては、有機シリコンを用いることもできる。すなわち、第１の層間絶縁膜１１０、第３の層間絶縁膜１１２及び第５の層間絶縁膜１１５と、第２の層間絶縁膜１１１及び第４の層間絶縁膜１１４と、の間で適切なエッチング選択比が得られればよい。

図８乃至図１０は、本発明の比較例としての半導体装置の製造方法の一部を表す工程断面図である。

本比較例の要部について簡単に説明すると以下の如くである。
すなわち、図８（ａ）に表したように、第２の層間絶縁膜１１１を堆積した後に、レジストパターン１２０を形成する。レジストパターン１２０は、ＡｒＦ露光機を用いて１２０ｎｍ径に露光した。

次に、図８（ｂ）に表したように、コンタクトホールを開口した。まず第２の層間絶縁膜１１１のコンタクトホール形成を行う際には、Ｃ_４Ｆ_６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて６．７パスカルにてエッチング行い、第２の層間絶縁膜部分１１１のコンタクトホール１２２を形成した。次に、レジストパターン１２０を酸素プラズマにて除去した後に、ＣＨ_２Ｆ_２：５０ｓｃｃｍ Ｏ_２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて６．７パスカルにてエッチング行い、第１の層間絶縁膜部分のコンタクトホールを形成した。なお、この際得られたコンタクトホールの直径は表面部分で１２０ｎｍ程度であった。

しかる後に、図８（ｃ）に表したように、コンタクトホールを金属電極で埋め込み、ＣＭＰにより平坦化して、ソースコンタクト１１３Ｓ、ゲートコンタクト１１３Ｇ、ドレインコンタクト１１３Ｄを形成した。
その後、図９（ａ）に表したように、第３の層間絶縁膜１１２を形成し、さらに、図９（ｂ）に表したように、第４の層間絶縁膜１１４と第５の層間絶縁膜１１５を形成した。 しかる後に、図１０（ａ）に表したようにトレンチ１２５を形成し、さらに図１０（ｂ）に表したように、第３の層間絶縁膜１１２にコンタクト開口を形成した。この後、トレンチを金属で埋め込んで、配線層を形成した。

以上説明した比較例の場合、図８に関して前述したように、第２の層間絶縁膜１１１の開口に際して、レジストパターン１１３によるマスクを用いてエッチングを行う。しかし、レジストではエッチングプロセスに対する耐性が低く、コンタクトホール１２２のサイズの制御性が低下する。また、レジスト１１３の耐性が低いために、エッチングに際してオーバーエッチングできない。このために、ソース・ゲート・ドレインにおけるコンタクト抵抗が高くなりやすく、且つばらつくという問題が生ずる。

本発明者が本比較例を実施した結果、８インチウェーハ内で、コンタクトホールの直径の平均は、１２０ｎｍであり、その寸法ばらつきがプラスマイナス１０ｎｍ、コンタクト抵抗の平均値が３０Ωでばらつきがプラスマイナス７Ωと大きかった。

図１１は、本発明の第２の具体例にかかる半導体装置の製造方法により得られた構造を表す断面図である。

また、図１２は、本具体例の半導体装置の製造方法の要部を表す工程断面図である。これらの図面については、図１乃至図１０に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

本具体例においては、第３の層間絶縁膜１１２をエッチングする際のエッチング条件を変えることにより、その開口形状を略テーパ状とする。こうすることにより、より微小なコンタクトホールを形成することができる。

すなわちまず、図１２（ａ）に表したように、第３の層間絶縁膜１１２の上に、レジストパターン１１３を形成する。なお、レジストパターン１１３は、ＡｒＦ露光機を用いて１２０ｎｍ径の開口をパターニングした。

次に、図１２（ｂ）に表したように、レジストパターン１１３をマスクとして第３の層間絶縁膜１１２のエッチングを行った。エッチング方法としてはＩＣＰ型反応性イオンエッチング装置を用いた。ここで、ＣＨ_２Ｆ_２：５０ｓｃｃｍ Ｏ_２：５０ｓｃｃｍ の混合ガスを用いて１３．３パスカルにてシリコン窒化膜をエッチングし第３の層間絶縁膜１１２の開口部を形成した。この時、エッチング圧力を図３に関して前述した条件（６．７パスカル）よりも上げることにより、図１２（ｂ）に表したように、窒化膜からなる第３の層間絶縁膜１１２を略テーパ状にエッチングすることができる。

この後、図１２（ｃ）に表したように、酸素プラズマによるアッシングにてレジストパターン１１３を除去する。
しかる後に、図３（ｃ）乃至図７（ｂ）に関して前述した工程を実施することにより、図１１に表した半導体装置が完成する。

以上説明したように、本具体例においては、第３の層間絶縁膜１１２を略テーパ状にエッチングすることにより、接続孔（コンタクトホール）のサイズを縮小させ、素子サイズをさらに微細化させて、集積度を上げることができる。

本具体例において、第１の層間絶縁膜１１０に形成されたコンタクトホール１１６の直径は、表面部分で９０ｎｍ程度であった。また、このコンタクトホールの寸法ばらつきはプラスマイナス２．５ｎｍ以下、コンタクト抵抗の平均値が４０Ωでばらつきがプラスマイナス２Ω以下であった。

すなわち、本変型例においても、図２乃至図７に関して前述したものと同様にコンタクトホールのサイズのばらつきやコンタクト抵抗のばらつきが極めて小さく、同時に、安定して低いコンタクト抵抗が得られた。

以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。

例えば、半導体装置の具体的な構造やサイズ、材料などついては、当業者が適宜設計変更して適用したものも、本発明の要旨を含む限り、本発明の範囲に包含される。

また、各層の形成方法、形成条件、加工条件、エッチング条件、熱処理条件などについても、具体例にとして前述したもの以外にも当業者が適宜設計したものも本発明の範囲に包含される。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての触媒ＣＶＤ装置及び触媒ＣＶＤ法は、本発明の範囲に包含される。

本発明により製造される半導体装置の要部断面構造を例示する模式図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の比較例としての半導体装置の製造方法の一部を表す工程断面図である。 本発明の比較例としての半導体装置の製造方法の一部を表す工程断面図である。 本発明の比較例としての半導体装置の製造方法の一部を表す工程断面図である。 本発明の第２の具体例の半導体装置の製造方法により得られた半導体装置を表す断面図である。 本発明の第２の具体例の半導体装置の製造方法を表す工程断面図である。

符号の説明

１０１ 素子分離領域
１０２ ウェル
１０３ チャネル
１０３Ｄ ＬＤＤ領域
１０４ ゲート絶縁膜
１０５ ゲート側壁
１０６ ゲート電極
１０７ ソース領域
１０８ ドレイン領域
１０９ シリサイド領域
１１０ 第１の層間絶縁膜（シリコン窒化膜）
１１１ 第２の層間絶縁膜（シリコン酸化膜）
１１２ 第３の層間絶縁膜（シリコン窒化膜）
１１３Ｄ ドレインコンタクト
１１３Ｇ ゲートコンタクト
１１３Ｓ ソースコンタクト
１１３ コンタクト
１１４ 第４の層間絶縁膜（シリコン酸化膜）
１１５ 第５の層間絶縁膜（シリコン窒化膜）
１１６Ｄ ドレイン配線
１１６Ｇ ゲート配線
１１６Ｓ ソース配線

Claims (10)

1. コンタクト領域を有する半導体層の上に層間絶縁層を形成する工程と、
   前記層間絶縁層の上に第３の層間絶縁膜を形成する工程と、
   前記第３の層間絶縁膜に開口を形成する工程と、
   前記第３の層間絶縁膜の前記開口に露出する前記層間絶縁層をエッチングすることにより、前記コンタクト領域に至るコンタクトホールを形成する工程と、
   前記コンタクトホールを金属により埋め込む工程と、
   前記第３の層間絶縁膜の上に、第４の層間絶縁膜を形成する工程と、
   前記第４の絶縁膜の上にトレンチ開口を有するマスクを形成する工程と、
   前記トレンチ開口に露出する前記第４の層間絶縁膜を、前記第３の層間絶縁膜に対するエッチング速度よりも前記第４の層間絶縁膜に対するエッチング速度のほうが大なる条件によりエッチングすることにより前記第３の層間絶縁膜に至るトレンチを形成する工程と、
   前記トレンチを金属により埋め込む工程と、
   を備えたことを特徴とする半導体装置の製造方法。
2. 前記層間絶縁層は、第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間絶縁膜と、を有し、
   前記第１の層間絶縁膜と前記第３の層間絶縁膜とは、実質的に同一の材料からなり、
   前記第２の層間絶縁膜と前記第３の層間絶縁膜とは、実質的に異なる材料からなることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記コンタクトホールを形成する工程は、前記第３の層間絶縁膜に対するエッチング速度よりも前記第２の層間絶縁膜に対するエッチング速度のほうが大なる条件により前記第２の層間絶縁膜をエッチングする第１のエッチング工程と、 前記第２の層間絶縁膜に対するエッチング速度よりも前記第１の層間絶縁膜に対するエッチング速度のほうが大なる条件により前記第１の層間絶縁膜をエッチングする第２のエッチング工程と、を含むことを特徴とする請求項２記載の半導体装置の製造方法。
4. 前記第２の層間絶縁膜と前記第４の層間絶縁膜とは、実質的に同一の材料からなることを特徴とする請求項２または３に記載の半導体装置の製造方法。
5. 前記第３の層間絶縁膜の厚みは、前記第１の層間絶縁膜の厚みよりも大なることを特徴とする請求項２〜４のいずれか１つに記載の半導体装置の製造方法。
6. 前記第３の層間絶縁膜は、前記開口が前記層間絶縁層に向けて徐々に縮小する順テーパ状の断面を有することを特徴とする請求項１〜５のいずれか１に記載の半導体装置の製造方法。
7. 前記トレンチ開口を有するマスクは、前記第３の層間絶縁膜と実質的に同一の材料からなることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
8. 前記第３の層間絶縁膜は、シリコン窒化物、シリコン炭化物、シリコン炭酸化物及びシリコン酸窒化物よりなる群から選択されたいずれかからなることを特徴とする請求項１〜７のいずれか１つに記載の半導体装置の製造方法。
9. 前記第４の層間絶縁膜は、シリコン酸化物、シリコン酸フッ化物、ホウ素リン・ケイ酸ガラス、リン・ケイ酸ガラス及び有機シリコンよりなる群から選択されたいずれかからなることを特徴とする請求項１〜８のいずれか１つに記載の半導体装置の製造方法。
10. 前記コンタクト領域は、金属のシリサイドを含むことを特徴とする請求項１〜９のいずれか１つに記載の半導体装置の製造方法。
    

Images