KR100834267B1 - 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조방법 - Google Patents

노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조방법 Download PDF

Info

Publication number
KR100834267B1
KR100834267B1 KR1020070044116A KR20070044116A KR100834267B1 KR 100834267 B1 KR100834267 B1 KR 100834267B1 KR 1020070044116 A KR1020070044116 A KR 1020070044116A KR 20070044116 A KR20070044116 A KR 20070044116A KR 100834267 B1 KR100834267 B1 KR 100834267B1
Authority
KR
South Korea
Prior art keywords
light
pattern
transmission pattern
contact hole
width
Prior art date
Application number
KR1020070044116A
Other languages
English (en)
Inventor
양철훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070044116A priority Critical patent/KR100834267B1/ko
Priority to US11/771,139 priority patent/US7955987B2/en
Application granted granted Critical
Publication of KR100834267B1 publication Critical patent/KR100834267B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조 방법에 관한 것으로, 마스크 기판과, 상기 마스크 기판에 형성되는 차광 패턴 및 상기 차광 패턴으로 한정되며, 단면적은 동일하되 단방향 폭과 장방향 폭이 상이한 다수의 패턴들이 그룹을 이루며 상기 그룹이 반복적으로 배열된 투광 패턴을 포함하는 것을 특징으로 하기 때문에, 미세한 포토 레지스트 패턴을 균일하게 형성할 수 있다.
포토 레지스트, 노광, 노광 마스크, 콘택홀

Description

노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조 방법{Exposure mask and method for forming semiconductor device using the same}
도 1은 동일한 형상과 크기를 갖는 투광 패턴을 갖는 노광 마스크를 사용하여 형성한 60nm 크기의 포토 레지스트 패턴의 SEM(Scanning Electron Microscope) 사진이다.
도 2a는 본 발명에 따라 형성된 노광 마스크의 패턴의 일실시예를 설명하기 위하여 도시한 노광 마스크의 평면도이다.
도 2b는 본 발명에 따라 형성된 노광 마스크의 패턴의 다른 실시예를 설명하기 위하여 도시한 노광 마스크의 평면도이다.
도 3은 본 발명에 따른 노광 마스크를 이용한 반도체 소자의 콘택홀 제조 방법을 설명하기 위한 반도체 소자의 레이 아웃도이다.
도 4a와 도 4b는 본 발명에 따른 노광 마스크를 이용한 반도체 소자의 콘택홀 제조 방법을 설명하기 위한 소자의 단면도이다.
도 5는 본 발명의 노광 마스크를 이용한 포토 리소그래피 공정으로 패터닝한 포토 레지스트 패턴을 나타낸 평면도이다.
<도면의 주요 부분에 대한 부호 설명>
300 : 반도체 기판 302 : 소자 분리막
304 : 드레인 영역 305 : 식각 정지막
306a : 제1 절연막 306b : 제2 절연막
308 : 하드 마스크 310 : 포토 레지스트 패턴
312 : 노광 마스크 316 : 차광 패턴
318a : 제1 투광 패턴 318b : 제2 투광 패턴
본 발명은 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조 방법에 관한 것으로, 특히 미세 패턴을 형성할 수 있는 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조 방법에 관한 것이다.
반도체 소자의 제조 공정에서 비트 라인(bit line) 콘택홀(contact hole) 또는 드레인(drain) 콘택홀 등을 형성하기 위한 각종 패턴들은 사진 식각 공정(photolithography)을 통해 형성된다. 이러한 사진 식각 공정은 감광막 도포와 노광 마스크(reticle)를 이용한 감광막 노광 및 현상을 통해 감광막 패턴을 형성하고 이 감광막 패턴을 마스크로 식각 공정을 수행하여 원하는 패턴을 형성하는 것이 일반적이다. 이때 노광 마스크는 통상 석영 기판과 같은 투광성 기판에 비투광성의 크롬(chrome) 패턴을 형성하여 제조한다. 이때 동일한 크기와 형상의 단면을 가지는 콘택홀을 형성하기 위해, 비투광성의 크롬 패턴으로 한정되어 오픈(open)되는 투광 패턴은 동일한 크기와 형상으로 형성된다.
그런데, 사진 식각 공정을 실시하여 웨이퍼 상에 형성된 감광막 패턴은 노광 마스크에 형성된 패턴과 비교하여 많이 왜곡되게 된다. 이는 사진 식각 공정에서 노광 마스크 패턴을 지나가는 빛이 이웃한 패턴 간의 간섭을 일으켜 나타나는 광근접효과에 의한 왜곡이 발생하기 때문이다. 이러한 광근접효과는 해상하고자 하는 패턴의 크기가 광원의 파장보다 작을수록 왜곡현상이 심해지는 경향이 있다. 이와 같은 원인에 의해 원하는 패턴의 임계치수보다 반도체 기판에 형성되는 콘택홀 패턴의 임계치수가 더 작아지게 되는 문제점이 발생한다.
도 1은 동일한 형상과 크기를 갖는 투광 패턴을 갖는 노광 마스크를 사용하여 형성한 60nm 크기의 포토 레지스트 패턴의 SEM(Scanning Electron Microscope) 사진이다.
도 1을 참조하면, 동일한 형상과 크기를 갖는 투광 패턴을 갖는 포토 레지스트 패턴을 사용했음에도 불구하고, 포토 레지스트 패턴은 왜곡되어 매우 불균일하게 형성된다. 이렇게 불균일하게 형성되는 포토 레지스트 패턴은 크기가 작을수록 더욱 왜곡되어 형성되기 때문에, 고집적화된 반도체 소자를 제조하기 위해서는 이러한 문제를 해결하는 것이 필수적이다.
본 발명은 단면적은 동일하되 폭 또는 길이가 상이한 다수의 패턴들이 그룹을 이루며 상기 그룹이 반복적으로 배열된 투광 패턴을 포함하는 노광 마스크를 이용하여 포토 레지스트에 대해 포토리소그래피 공정을 실시함으로써, 미세한 포토 레지스트 패턴을 균일하게 형성할 수 있다.
본 발명은, 마스크 기판과, 상기 마스크 기판에 형성되는 차광 패턴 및 상기 차광 패턴으로 한정되며, 단면적은 동일하되 단방향 폭과 장방향 폭이 상이한 다수의 패턴들이 그룹을 이루며 상기 그룹이 반복적으로 배열된 투광 패턴을 포함하는 것을 특징으로 한다.
상기 그룹을 이루는 상기 다수의 패턴들은 단면적이 동일할 수 있다. 상기 그룹을 이루는 상기 다수의 패턴들은 상기 장방향 폭과 상기 단방향 폭이 2nm이상 차이가 날 수 있다. 상기 그룹은 제1 투광 패턴과 제2 투광 패턴으로 형성될 수 있다. 상기 제1 투광 패턴의 단방향 폭은 상기 제1 투광 패턴과 상기 제2 투광 패턴의 피치의 1/2보다 1~20% 짧게 형성할 수 있다. 상기 제2 투광 패턴의 단방향 폭은 상기 제1 투광 패턴과 상기 제2 투광 패턴의 피치의 1/2보다 1~20% 길게 형성할 수 있다.
본 발명의 다른 측면에 따른 반도체 소자의 콘택홀 제조 방법은, 반도체 기판상에 식각 정지막, 절연막, 하드 마스크 및 포토 레지스트를 형성하는 단계와, 단면적은 동일하되 단방향 폭과 장방향 폭이 상이한 다수의 패턴들이 그룹을 이루며 상기 그룹이 반복적으로 배열된 투광 패턴을 포함하는 노광 마스크로 상기 포토 레지스트를 패터닝하는 단계와, 상기 포토 레지스트를 이용하여 상기 하드 마스크를 패터닝하는 단계와. 상기 하드 마스크를 이용하여 상기 절연막 및 상기 식각 정지막을 식각함으로써 상기 반도체 기판의 일부를 노출시키는 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 그룹을 이루는 상기 다수의 패턴들은 단면적이 동일하도록 형성될 수 있다. 상기 그룹을 이루는 상기 다수의 패턴들은 상기 단방향 폭과 상기 장방향 폭이 각각 2nm이상 차이가 나도록 형성할 수 있다. 상기 그룹은 제1 투광 패턴과 제2 투광 패턴으로 형성될 수 있다 상기 제1 투광 패턴의 단방향 폭은 상기 제1 투광 패턴과 상기 제2 투광 패턴의 피치의 1/2보다 1~20% 짧게 형성할 수 있다. 상기 제2 투광 패턴의 단방향 폭은 상기 제1 투광 패턴과 상기 제2 투광 패턴의 피치의 1/2보다 1~20% 길게 형성할 수 있다. 상기 단방향 폭이 가장 좁은 상기 콘택홀의 하부에 형성된 상기 반도체 기판이 노출될 때까지 상기 콘택홀 형성을 위한 식각 각공정을 실시할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 2a는 본 발명에 따라 형성된 노광 마스크의 패턴의 일실시예를 설명하기 위하여 도시한 노광 마스크의 평면도이다.
도 2a를 참조하면, 노광 마스크(312)는, 포토리소그래피 공정에서 사용되는 노광 광원이 투과할 수 있는 투과성 재료, 예를 들면 이산화규소(SiO2)로 형성한 마스크 기판(314)의 표면에, 노광 광원이 투과할 수 없는 비투과성 재료, 예를 들면 크롬(Cr)등으로 형성한 차광 패턴(316)을 형성하여 제조할 수 있다. 이로써, 마스크 기판(314)에서 차광 패턴(316)이 형성되지 않은 다수의 영역이 다수의 제1 투광 패턴(318a)과 제2 투광 패턴(318b)이 된다.
제1 투광 패턴(318a)과 제2 투광 패턴(318b)의 중심부는 후속하는 공정에서 드레인 콘택홀이 형성되는 영역의 중심부와 일치하도록 형성한다. 제1 투광 패턴(318a)과 제2 투광 패턴(318b)은 폭 또는 길이가 서로 다르게 형성되며, 이들은 한 쌍이 그룹(group)을 이룬다.
또한, 제1 투광 패턴(318a)과 제2 투광 패턴(318b)의 넓이는 동일하게 형성하는 것이 바람직하다. 제1 투광 패턴(318a)의 단방향 폭은 제1 투광 패턴(318a)과 제2 투광 패턴(318b)의 피치(pitch) l의 1/2보다 1~20% 정도 짧게 형성한다. 반면에, 제2 투광 패턴(318b)의 단방향 폭은 제1 투광 패턴(318a)과 제2 투광 패턴(318b)의 피치 l의 1/2보다 1~20% 정도 길게 형성하는 것이 바람직하다. 또한, 제1 투광 패턴(318a)과 제2 투광 패턴(318b)의 면적이 같도록 제1 투광 패턴(318a)의 장방향 폭과 제2 투광 패턴(318b)의 장방향 폭을 형성한다. 이에 따라, 제1 투광 패턴(318a)의 장방향 폭이 제2 투광 패턴(318b)의 장방향 폭보다 더욱 길게 형성된다. 이와 같이 형성되는 제1 투광 패턴(318a)의 단방향 폭과 장방향 폭은 서로 2nm 이상 차이가 나도록 형성하는 것이 바람직하다. 또한, 제2 투광 패턴(318b)의 단방향 폭과 장방향 폭 또한 서로 2nm 이상 차이가 나도록 형성하는 것이 바람직하다.
그리고, 하나의 그룹을 이루는 제1 투광 패턴(318a)과 제2 투광 패턴(318b)은, 제1 투광 패턴(318a)과 제2 투광 패턴(318b) 사이의 피치 l의 두 배인 거리 L만큼 이격되어 다수로 반복 배열되어 하나의 열(rank)을 형성한다. 또한, 다수의 제1 투광 패턴(318a)과 제2 투광 패턴(318b)이 교대로 형성된 열의 상부와 하부에는 이와 동일하게 형성된 열이 다수로 반복 배열되어 노광 마스크(312)의 투광 패턴을 형성한다.
도 2b는 본 발명에 따라 형성된 노광 마스크의 패턴의 다른 실시예를 설명하기 위하여 도시한 노광 마스크의 평면도이다.
도 2b를 참조하면, 노광 마스크(312)는마스크 기판(314)에서 차광 패턴(316)이 형성되지 않은 다수의 영역이 다수의 제1 투광 패턴(318a)과 제2 투광 패턴(318b)이 된다. 제1 투광 패턴(318a)과 제2 투광 패턴(318b)은 폭 또는 길이가 서로 다르게 형성되며, 이들은 한 쌍이 그룹(group)을 이룬다.
또한, 제1 투광 패턴(318a)과 제2 투광 패턴(318b)의 넓이는 동일하게 형성하는 것이 바람직하다. 제1 투광 패턴(318a)의 단방향 폭은 제1 투광 패턴(318a)과 제2 투광 패턴(318b)의 피치 l의 1/2보다 1~20% 정도 짧게 형성한다. 반면에, 제2 투광 패턴(318b)의 단방향 폭은 제1 투광 패턴(318a)과 제2 투광 패턴(318b)의 피치 l의 1/2보다 1~20% 정도 길게 형성하는 것이 바람직하다. 또한, 제1 투광 패 턴(318a)과 제2 투광 패턴(318b)의 면적이 같도록 제1 투광 패턴(318a)의 장방향 폭과 제2 투광 패턴(318b)의 장방향 폭을 형성한다. 이에 따라, 제1 투광 패턴(318a)의 장방향 폭이 제2 투광 패턴(318b)의 장방향 폭보다 더욱 길게 형성된다. 이와 같이 형성되는 제1 투광 패턴(318a)의 단방향 폭과 장방향 폭은 서로 2nm 이상 차이가 나도록 형성하는 것이 바람직하다. 또한, 제2 투광 패턴(318b)의 단방향 폭과 장방향 폭 또한 서로 2nm 이상 차이가 나도록 형성하는 것이 바람직하다.
그리고, 하나의 그룹을 이루는 제1 투광 패턴(318a)과 제2 투광 패턴(318b)은, 제1 투광 패턴(318a)과 제2 투광 패턴(318b) 사이의 피치 l의 두 배인 거리 L만큼 이격되어 다수로 반복 배열되어 하나의 열(rank)을 형성한다. 또한, 다수의 제1 투광 패턴(318a)과 제2 투광 패턴(318b)이 교대로 형성된 열의 상부와 하부에는 제1 투광 패턴(318a)과 제2 투광 패턴(318b) 중 하나가 어긋나서 형성된 투광 패턴의 열이 다수로 반복 배열되어 노광 마스크(312)의 투광 패턴을 형성한다.
한편, 도면에서는 크기가 서로 다른 두 개의 투광 패턴의 한 쌍이 그룹을 이루는 것으로 도시하였지만, 세 개 이상이 그룹을 이룰 수도 있다. 또한, 이때 하나의 그룹을 이루는 각각의 투광 패턴들은 모두 단면적이 동일하되, 각각의 투광 패턴들의 장방향 폭과 단방향 폭은 점진적으로 크기가 증가하거나 감소하도록 형성한다.
도 3은 본 발명에 따른 노광 마스크를 이용한 반도체 소자의 콘택홀 제조 방법을 설명하기 위한 반도체 소자의 레이 아웃도이다.
도 3를 참조하면, 반도체 기판의 소정 영역에 복수의 소자 분리 영역(101)과 활성 영역(102)이 서로 교대로 평행하게 형성된다. 소자 분리 영역(101)에는 소자 분리막(도시하지 않음)이 형성되고, 활성 영역(102)에는 드레인/소스 영역을 포함하는 접합 영역(도시하지 않음)이나 게이트(도시하지 않음) 등의 구조물이 형성된다. 한편, 활성 영역(102)에 형성된 구조물 상부에는 절연막(도시하지 않음)이 형성되고, 절연막의 일부를 식각하여 하부에 형성되느 드레인 영역이 노출되도록 드레인 콘택홀을 형성한다. 그리고 드레인 콘택홀에 도전 물질을 형성하여 하단이 드레인 영역과 연결되도록 드레인 콘택 플러그(103)를 형성한다. 이렇게 형성된 드레인 콘택 플러그(103)의 상부에는 금속 라인을 형성하여 드레인 영역과 금속 라인을 연결한다. 이하에서는, 전술한 드레인 콘택홀(103) 형성 공정을 보다 상세하게 설명하고자 한다.
도 4a와 도 4b는 본 발명에 따른 노광 마스크를 이용한 반도체 소자의 콘택홀 제조 방법을 설명하기 위한 소자의 단면도이다. 특히, 도 4a와 도 4b는 도 3의 선 A-A'를 따라 절단한 부분의 단면을 도시한 것이다. 도 5는 본 발명의 노광 마스크를 이용한 포토 리소그래피 공정으로 패터닝한 포토 레지스트 패턴을 나타낸 평면도이다.
도 4a를 참조하면, 셀 영역과 주변 회로 영역을 포함하는 반도체 기판(300)의 소정 영역에 서로 평행한 복수 개의 소자 분리막(302)을 형성하여 활성영역을 정의한다. 셀 영역은 다수의 스트링으로 구성되며, 각각의 스트링은 소스 선택 트랜지스터(도시하지 않음), 다수의 메모리 셀(도시하지 않음) 및 드레인 선택 트랜지스터(도시하지 않음)가 직렬로 연결되어 형성된다. 상기 주변 회로 영역에는 주 변 트랜지스터가 형성된다. 그리고, 상기 형성된 트랜지스터 및 메모리 셀들이 구비된 전체 구조 상부에 이온주입공정을 실시하여 소스 선택 트랜지스터 일측의 반도체 기판(300)에 소스 영역(도시하지 않음)이 형성하고, 드레인 선택 트랜지스터 일측의 반도체 기판(300)에 드레인 영역(304)이 형성한다. 또한, 상기 메모리 셀 사이에는 접합 영역(도시하지 않음)이 형성된다. 한편, 후속하는 공정에서 형성되는 드레인 콘택홀은 폭이 상이한 드레인 콘택홀이 한 쌍을 이루며 반복적으로 형성되기 때문에, 드레인 영역(304)의 폭은 드레인 영역(304)의 상부에 형성되는 드레인 콘택홀에 대응하여 형성하는 것이 바람직하다.
그리고, 반도체 기판(300)을 포함하는 상기 전체 구조상에 식각 정지막(305), 제1 절연막(306a)을 형성하고, 제1 절연막(306a)을 식각하여 소스 콘택홀(미도시)을 형성한다. 제1 절연막(306a)은 산화막으로 형성하는 것이 바람직하다. 이어서, 상기 소스 콘택홀에 도전 물질을 형성한 후 화학 기계적 연마(Chemical Mechanical Polishing; CMP) 방법과 같은 평탄화 공정을 실시하여 소스 콘택 플러그(미도시)를 형성한다.
그리고, 상기 소스 콘택 플러그를 포함하는 제1 절연막(306a) 상부에 제2 절연막(306b)를 형성하고, 제2 절연막(306b) 상부에 하드 마스크(308)를 형성한다. 하드 마스크(308) 하부에는 식각 정지막(도시하지 않음)을 더욱 형성할 수 있다. 그리고 하드 마스크(308) 상부에 포토 레지스트층을 형성한다.
이후에, 전술한 실시예를 이용하여 제조한 노광 마스크(312)를 포토 레지스트층 상부에 위치시키고 포토리소그래피 공정으로 포토 레지스트층을 패터닝한다. 노광 마스크(312)는 포토리소그래피 공정을 실시할 때 노광 광원과 포토 레지스트층의 중간 위치에 설치하여 포토 레지스트층의 표면을 선택적으로 노광시킬 수 있다. 이어서, 노광된 포토 레지스트층에 대해 현산 공정을 실시하여 포토 레지스트 패턴(310)을 형성한다.
도 5를 참조하면, 간섭 및 회절 현상에 의해 투광 패턴(318a, 318b)은 사각형이지만 포토 레지스트 패턴(310)은 타원형 또는 원형으로 형성된다. 또한 포토 레지스트 패턴(310)은 투광 패턴(318a, 318b)에 의해 단방향 폭과 장방향 폭이 다르게 형성된 오픈 영역이 한 쌍을 이루며 교대로 형성된다. 즉, 제1 투광 패턴(318a; 도 2b 참조)에 의해 형성된 포토 레지스트 패턴(310)의 오픈 영역은 가로 폭이 보다 좁고 세로 폭이 넓은 형상으로 형성된다. 반면에, 제2 투광 패턴(318b; 도 2b 참조)에 의해 형성된 포토 레지스트 패턴(310)의 오픈 영역은, 상기 오픈 영역에 비하여 가로 폭이 보다 넓고 세로 폭이 보다 좁은 형상으로 형성된다. 이는 가로 폭이 상이한 제1 투광 패턴(318a)과 제2 투광 패턴(318b)이 상호 어시스트 홀(assist hole)과 같은 효과를 주면서 서로 포토 레지스트를 패터닝하기 때문이다. 하지만 하나의 그룹을 이루는 제1 투광 패턴(318a; 도 2b 참조)과 제2 투광 패턴(318b; 도 2b 참조)의 단면적이 동일하기 때문에 , 하나의 그룹을 이루는 포토 레지스트 패턴(310)의 오픈 영역은 단면적이 동일하게 형성된다.
이어서, 도 4b를 참조하면, 포토 레지스트 패턴(310; 도 4a 참조)으 이용한 식각 공정으로 하드 마스크(308)를 식각하여 하드 마스크 패턴(308a)을 형성한다. 이때 단방향 폭과 장방향 폭이 다르게 형성된 포토 레지스트 패턴(310)의 오픈 영 역으로 인하여 각각의 하드 마스크 패턴(308a) 또한 단방향 폭과 장방향 폭이 다르게 형성된 오픈 영역이 교대로 형성된다. 이후에, 포토 레지스트 패턴(310)을 제거한다. 그리고, 하드 마스크 패턴(308a)를 이용한 식각 공정으로 제2 절연막(306b), 제1 절연막(306a) 및 식각 방지막(305)의 일부를 식각하여 반도체 기판(302)에 형성된 드레인 영역(304)이 노출되도록 드레인 콘택홀(320a, 320b)을 형성한다. 이때 전술한 하드 마스크 패턴(308a)으로 인하여 단방향 폭이 보다 좁게 형성된 제1 드레인 콘택홀(320a)과 단방향 폭이 보다 넓게 형성된 제2 드레인 콘택홀(320b)이 하나의 그룹을 이루며 연속하여 형성된다. 하지만, 전술한 패터닝 공정에서 하나의 그룹을 이루는 패턴들의 단면적이 동일하게 형성되었기 때문에, 제1 드레인 콘택홀(320a)과 제2 드레인 콘택홀(320b)을 포함하는 모든 드레인 콘택홀의 단면적은 동일하게 형성된다.
한편, 전술한 제1 드레인 콘택홀(320a)과 제2 드레인 콘택홀(320b)을 형성하는 식각 공정 시에는, 단방향 폭이 더욱 좁게 형성되어 제2 드레인 콘택홀(320b)에 비해 식각 공정이 느리게 진행되는 제1 드레인 콘택홀(320a)을 기준으로 실시한다. 이때, 식각 정지막(305)을 더욱 두껍게 형성하여 제2 드레인 콘택홀(320b)이 과도 식각되는 것을 방지한다.
이후에, 도면으로 도시하지는 않았지만 제1 드레인 콘택홀(320a)과 제2 드레인 콘택홀(320b)에 도전 물질을 형성하여 하부에 형성된 드레인 영역(304)과 전기적으로 접속되는 콘택 플러그를 형성한다. 이때, 전술한 공정으로 형성된 제1 드레인 콘택홀(320a)과 제2 드레인 콘택홀(320b)의 단면적은 동일하게 형성되기 때문 에, 모든 콘택 플러그의 단면적도 동일하게 형성되도록 한다. 이로써 각각의 콘택 플러그의 단면 형상은 다르더라도 접촉 저항(Rs)이 동일하여 반도체 소자 특성을 저해하지 않을 수 있다. 하지만, 반도체 소자의 동작 특성을 저해하지 않는 범위에서 한 쌍을 이루는 콘택 플러그의 단면적을 다르게 할 수도 있다.
한편, 전술한 실시예에서는 드레인 콘택홀을 형성하는 것으로 예를 들어 설명하였지만, 이에 한정하지 않고 비트 라인 콘택홀 등 반도체 소자의 콘택홀을 형성하는 모든 공정에서 적용할 수 있음은 당연하다.
본 발명에 따른 노광 마스크를 이용한 반도체 소자의 콘택홀 제조 방법은, 단면적은 동일하되 장방향 폭과 단방향 폭이 상이한 다수의 패턴들이 그룹을 이루고, 상기 그룹이 반복적으로 배열된 투광 패턴을 포함하는 노광 마스크를 이용하여 포토 레지스트에 대해 포토리소그래피 공정을 실시함으로써, 미세한 포토 레지스트 패턴을 균일하게 형성할 수 있다.

Claims (13)

  1. 마스크 기판;
    상기 마스크 기판에 형성되는 차광 패턴; 및
    상기 차광 패턴으로 한정되며 단방향 폭과 장방향 폭이 상이한 다수의 패턴들이 그룹을 이루며 상기 그룹이 반복적으로 배열된 투광 패턴을 포함하는 노광 마스크.
  2. 제1항에 있어서,
    상기 그룹을 이루는 상기 다수의 패턴들은 단면적이 동일한 노광 마스크.
  3. 제1항에 있어서,
    상기 그룹을 이루는 상기 다수의 패턴들은 상기 장방향 폭과 상기 단방향 폭이 2nm이상 차이가 나는 노광 마스크.
  4. 제1항에 있어서,
    상기 그룹은 제1 투광 패턴과 제2 투광 패턴으로 형성되는 노광 마스크.
  5. 제4항에 있어서,
    상기 제1 투광 패턴의 단방향 폭은 상기 제1 투광 패턴과 상기 제2 투광 패턴의 피치의 1/2보다 1~20% 짧게 형성되는 노광 마스크.
  6. 제4항에 있어서,
    상기 제2 투광 패턴의 단방향 폭은 상기 제1 투광 패턴과 상기 제2 투광 패턴의 피치의 1/2보다 1~20% 길게 형성되는 노광 마스크.
  7. 반도체 기판상에 식각 정지막, 절연막, 하드 마스크 및 포토 레지스트를 형성하는 단계;
    단방향 폭과 장방향 폭이 상이한 다수의 패턴들이 그룹을 이루며 상기 그룹이 반복적으로 배열된 투광 패턴을 포함하는 노광 마스크로 상기 포토 레지스트를 패터닝하는 단계;
    상기 포토 레지스트를 이용하여 상기 하드 마스크를 패터닝하는 단계;
    상기 하드 마스크를 이용하여 상기 절연막 및 상기 식각 정지막을 식각함으로써 상기 반도체 기판의 일부를 노출시키는 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 제조 방법.
  8. 제7항에 있어서,
    상기 그룹을 이루는 상기 다수의 패턴들은 단면적이 동일하도록 형성되는 반도체 소자의 콘택홀 제조 방법.
  9. 제7항에 있어서,
    상기 그룹을 이루는 상기 다수의 패턴들은 상기 단방향 폭과 상기 장방향 폭이 각각 2nm이상 차이가 나도록 형성하는 반도체 소자의 콘택홀 제조 방법.
  10. 제7항에 있어서,
    상기 그룹은 제1 투광 패턴과 제2 투광 패턴으로 형성되는 반도체 소자의 콘택홀 제조 방법.
  11. 제10항에 있어서,
    상기 제1 투광 패턴의 단방향 폭은 상기 제1 투광 패턴과 상기 제2 투광 패 턴의 피치의 1/2보다 1~20% 짧게 형성되는 반도체 소자의 콘택홀 제조 방법.
  12. 제10항에 있어서,
    상기 제2 투광 패턴의 단방향 폭은 상기 제1 투광 패턴과 상기 제2 투광 패턴의 피치의 1/2보다 1~20% 길게 형성되는 반도체 소자의 콘택홀 제조 방법.
  13. 제7항에 있어서,
    상기 단방향 폭이 가장 좁은 상기 콘택홀의 하부에 형성된 상기 반도체 기판이 노출될 때까지 상기 콘택홀 형성을 위한 식각 각공정을 실시하는 반도체 소자의 콘택홀 제조 방법.
KR1020070044116A 2007-05-07 2007-05-07 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조방법 KR100834267B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070044116A KR100834267B1 (ko) 2007-05-07 2007-05-07 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조방법
US11/771,139 US7955987B2 (en) 2007-05-07 2007-06-29 Exposure mask and method of forming a contact hole of a semiconductor device employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070044116A KR100834267B1 (ko) 2007-05-07 2007-05-07 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조방법

Publications (1)

Publication Number Publication Date
KR100834267B1 true KR100834267B1 (ko) 2008-05-30

Family

ID=39665816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070044116A KR100834267B1 (ko) 2007-05-07 2007-05-07 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조방법

Country Status (2)

Country Link
US (1) US7955987B2 (ko)
KR (1) KR100834267B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087719B1 (ko) * 2009-06-17 2011-11-29 주식회사 하이닉스반도체 노광 마스크 및 이를 이용한 포토레지스트 패턴 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110001292A (ko) * 2009-06-30 2011-01-06 삼성전자주식회사 패턴 구조물 및 이의 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030000825A (ko) * 2001-06-27 2003-01-06 주식회사 하이닉스반도체 반도체 소자의 마스크

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW365654B (en) * 1997-07-01 1999-08-01 Matsushita Electronics Corp Electronic device phase shift mask and method using the same
WO2000007072A1 (fr) * 1998-07-31 2000-02-10 Hoya Corporation Ebauche pour photomasque, photomasque, ses procedes de fabrication et procede de formage de micromodeles
JP4686006B2 (ja) * 2000-04-27 2011-05-18 大日本印刷株式会社 ハーフトーン位相シフトフォトマスクとハーフトーン位相シフトフォトマスク用ブランクス、及びハーフトーン位相シフトフォトマスクの製造方法
DE10307518B4 (de) * 2002-02-22 2011-04-14 Hoya Corp. Halbtonphasenschiebermaskenrohling, Halbtonphasenschiebermaske und Verfahren zu deren Herstellung
KR100475083B1 (ko) * 2002-07-25 2005-03-10 삼성전자주식회사 미세한 콘택홀 어레이를 위한 포토마스크, 그 제조방법 및사용방법
US7960797B2 (en) * 2006-08-29 2011-06-14 Micron Technology, Inc. Semiconductor devices including fine pitch arrays with staggered contacts

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030000825A (ko) * 2001-06-27 2003-01-06 주식회사 하이닉스반도체 반도체 소자의 마스크

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087719B1 (ko) * 2009-06-17 2011-11-29 주식회사 하이닉스반도체 노광 마스크 및 이를 이용한 포토레지스트 패턴 형성방법

Also Published As

Publication number Publication date
US7955987B2 (en) 2011-06-07
US20080280443A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
US8580685B2 (en) Integrated circuit having interleaved gridded features, mask set, and method for printing
KR100983711B1 (ko) 반도체소자의 형성방법
US9006911B2 (en) Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads
US9564371B2 (en) Method for forming semiconductor device
US20220223428A1 (en) Method for Improved Critical Dimension Uniformity in a Semiconductor Device Fabrication Process
US6498105B1 (en) Method of forming fine patterns of a semiconductor device
KR100944331B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
US7820345B2 (en) Exposure mask and a method of making a semiconductor device using the mask
KR100834267B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조방법
KR100564578B1 (ko) 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법
CN101436529B (zh) 半导体器件的制造方法
KR20090050698A (ko) 반도체 소자의 제조 방법
TWI749578B (zh) 形成圖案的方法
KR101708606B1 (ko) 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법
KR20090111063A (ko) 반도체 소자의 형성 방법
KR20110001289A (ko) 리소그래피용 마스크
KR100940275B1 (ko) 반도체 소자의 게이트 패턴 형성방법
KR20090072669A (ko) 반도체소자의 콘택홀 형성방법
KR20100081764A (ko) 반도체 집적 회로 장치의 제조 방법
US20240126174A1 (en) Lithography
KR20090069770A (ko) 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법
KR20090072796A (ko) 반도체소자의 미세 패턴 형성방법
KR20090070704A (ko) 포토 마스크 및 그의 형성 방법
KR20070075981A (ko) 반도체 소자의 제조 방법
KR20040092586A (ko) 마스크 패턴의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee