TWI749578B - 形成圖案的方法 - Google Patents

形成圖案的方法 Download PDF

Info

Publication number
TWI749578B
TWI749578B TW109118690A TW109118690A TWI749578B TW I749578 B TWI749578 B TW I749578B TW 109118690 A TW109118690 A TW 109118690A TW 109118690 A TW109118690 A TW 109118690A TW I749578 B TWI749578 B TW I749578B
Authority
TW
Taiwan
Prior art keywords
pattern
patterns
linear separation
linear
photoresist
Prior art date
Application number
TW109118690A
Other languages
English (en)
Other versions
TW202141573A (zh
Inventor
莊英政
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202141573A publication Critical patent/TW202141573A/zh
Application granted granted Critical
Publication of TWI749578B publication Critical patent/TWI749578B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本揭示內容提供一種形成圖案的方法，包括以下步驟：提供結構，包括基板以及目標層，其中目標層設置於基板上，以及目標層包括中央區以及周邊區；形成複數核心圖案以及線型分隔圖案在中央區上，其中線型分隔圖案的寬度大於50nm；覆蓋光阻在周邊區上；移除未覆蓋複數核心圖案以及未覆蓋線型分隔圖案的中央區的部分，以形成圖案於中央區內；以及移除光阻、線型分隔圖案以及複數核心圖案，以暴露圖案。

Description

形成圖案的方法
本揭示內容涉及形成圖案的方法。具體來說，本揭示內容涉及形成圖案的方法，可避免因光學鄰近效應 (optical proximity effect；OPE) 造成的邊緣缺陷。
隨著半導體元件的集成密度的增加，光微影處理需要更高的解析度來滿足半導體元件的準確度需求。光微影蝕刻處理通常用於在半導體基板上製造電子及光電元件。因此，圖案的準確度是決定半導體元件品質的非常重要的因素。
然而，在光微影蝕刻處理之後，存在著主要由光阻溢出預定區域引起的邊緣缺陷，例如圖案的線寬偏差、線末端縮短、線缺失。通常執行光學鄰近校正 (Optical proximity correction；OPC)，預先歪曲遮罩上的圖案，最小化OPC，以解決邊緣缺陷。然而，在製程中執行OPC需要很多時間。
實際應用上，需要一種可更有效率形成沒有邊緣缺陷的圖案的方法。
本揭示內容中的一態樣是關於形成圖案的方法，包括以下步驟：提供結構，包括基板以及目標層，其中目標層設置於基板上，以及目標層包括中央區以及周邊區；形成複數核心圖案以及線型分隔圖案在中央區上，其中藉由溝槽使線型分隔圖案與複數核心圖案分隔，其中線型分隔圖案的寬度大於50nm；覆蓋光阻在周邊區上；移除未覆蓋複數核心圖案以及未覆蓋線型分隔圖案的中央區的部分，以形成圖案於中央區內；以及移除光阻、線型分隔圖案以及複數核心圖案，以暴露圖案。
在一些實施方式中，結構更包括介於基板以及目標層之間的硬遮罩。
在一些實施方式中，目標層包括氮化矽。
在一些實施方式中，線型分隔圖案的寬度為50nm至150nm。
在一些實施方式中，複數核心圖案以及線型分隔圖案的材料包括氧化物。
在一些實施方式中，形成複數核心圖案以及線型分隔圖案在中央區上的步驟包括執行第一微影蝕刻處理，其中第一微影蝕刻處理包括以下步驟：形成第一圖案化光阻在遮罩層上；蝕刻未覆蓋第一圖案化光阻的遮罩層，以形成複數核心圖案以及線型分隔圖案在中央區上；以及移除第一圖案化光阻。
在一些實施方式中，形成複數核心圖案以及線型分隔圖案在中央區上的步驟包括形成複數線型分隔圖案在中央區上。
在一些實施方式中，其中移除未覆蓋複數核心圖案以及未覆蓋線型分隔圖案的中央區的部分的步驟包括執行第二微影蝕刻處理，以形成圖案在中央區內。
在一些實施方式中，其中移除光阻、線型分隔圖案以及複數核心圖案的步驟包括執行蝕刻處理，以移除線型分隔圖案以及複數核心圖案。
在一些實施方式中，圖案為陣列圖案或對準記號。
本揭示內容中的一態樣是關於形成對準記號的方法，包括以下步驟：提供結構，包括基板以及目標層，其中目標層設置於基板上，以及目標層包括中央區以及周邊區；形成複數核心圖案以及線型分隔圖案在中央區上，其中藉由溝槽使線型分隔圖案與複數核心圖案分隔，其中線型分隔圖案的寬度大於50nm；覆蓋光阻在周邊區上；移除未覆蓋複數核心圖案以及未覆蓋線型分隔圖案的中央區的部分，以形成對準記號於中央區內；以及移除光阻、線型分隔圖案以及複數核心圖案，以暴露對準記號。
應當理解，前述的一般性描述和下文的詳細描述都是示例，並且旨在提供對所要求保護的本揭示內容的進一步解釋。
可以理解的是，下述內容提供的不同實施方式或實施例可實施本揭露之標的不同特徵。特定構件與排列的實施例係用以簡化本揭露而非侷限本揭露。當然，這些僅是實施例，並且不旨在限制。舉例來說，以下所述之第一特徵形成於第二特徵上的敘述包含兩者直接接觸，或兩者之間隔有其他額外特徵而非直接接觸。此外，本揭露在多個實施例中可重複參考數字及/或符號。這樣的重複是為了簡化和清楚，而並不代表所討論的各實施例及/或配置之間的關係。
本說明書中所用之術語一般在本領域以及所使用之上下文中具有通常性的意義。本說明書中所使用的實施例，包括本文中所討論的任何術語的例子僅是說明性的，而不限制本揭示內容或任何示例性術語的範圍和意義。同樣地，本揭示內容不限於本說明書中所提供的一些實施方式。
將理解的是，儘管本文可以使用術語第一、第二等來描述各種元件，但是這些元件不應受到這些術語的限制。這些術語用於區分一個元件和另一個元件。舉例來說，在不脫離本實施方式的範圍的情況下，第一元件可以被稱為第二元件，並且類似地，第二元件可以被稱為第一元件。如本文所使用，術語“和/或”包含一個或多個相關聯的所列項目的任何和所有組合。
術語「包含」、「包括」、「具有」等應理解為開放式，即，意指包括但不限於。
本揭示內容涉及形成圖案的方法。具體而言，本揭示內容涉及形成圖案的方法，不須經 OPC 處理，即可避免邊緣缺陷 (例如部分圖案的外觀模糊或缺失)。
第1圖至第5圖示例性地描述根據本揭示內容的一些實施方式中形成圖案的流程的透視圖。第6圖示例性地描述根據本揭示內容的一些實施方式中所形成的對準記號的上視圖。
首先，請參閱第1圖，提供包括基板100以及目標層200的結構，其中目標層200設置在包括中央區CA以及周邊區PA的基板100上。在一些實施方式中，基板100的材料與目標層200的材料不同。在一些實施方式中，基板100包括矽 (Si)、鎵 (Ga)、砷化鎵 (GaAs)、氮化鎵 (GaN)、應變矽 (strained silicon)、矽鍺 (SiGe)、碳化矽 (SiC)、鑽石、外延層或其組合。在一些實施方式中，目標層200包括根據所欲形成的元件的類型所選擇的材料。目標層200的材料的實施例，包括但不限於，介電材料 (例如SiN)、半導體材料、以及導電材料。在一些實施方式中，結構更包括介於基板100以及目標層200的硬遮罩，其中硬遮罩包括單層或是多層的結構.
接下來，請參閱第2圖，遮罩層300形成於目標層200上，例如在整個目標層200上或是目標層200的中央區CA上。在一些實施方式中，遮罩層300的材料包括氧化物，例如SiO。
請參閱第3圖，圖案化遮罩層300，以形成圖案化遮罩層 320，以及形成複數核心圖案322，以及線型分隔圖案324在中央區CA上，其中線型分隔圖案324位於中央區CA的邊緣上，並藉由溝槽與複數核心圖案322分隔。換句話說，線型分隔圖案324與複數核心圖案322相鄰。在一些實施方式中，複數核心圖案322是相互平行的多個線型圖案。例如，多個線型圖案由具有第二寬度W2的相同線型圖案組成。核心圖案322的特徵可以根據製造需求調整。在一些實施方式中，線型分隔圖案324可以是具有第一寬度W1的線型分隔圖案。在一些實施方式中，線型分隔圖案324可以由多個相互平行的線型圖案置換，並且其中一個與核心圖案322相鄰的線型圖案藉由溝槽與複數核心圖案322分隔。例如，多個線型圖案由具有第一寬度W1的相同線型圖案組成。可以根據製造需求來調整線型分隔圖案324的特徵。在一些實施方式中，多個線型分隔圖案324可以分別形成在與複數核心圖案322相鄰的多個側邊上，例如在與複數核心圖案322相鄰的兩個側邊上，或者在複數核心圖案322周圍。可以根據製造需求來調整線型分隔圖案324的特徵。在一些實施方式中，可以利用第一微影蝕刻處理，執行形成複數核心圖案322以及線型分隔圖案324在中央區CA上的步驟。第一微影蝕刻處理包括設置遮罩層300在目標層200上，形成第一圖案化光阻在遮罩層300上，接著蝕刻未覆蓋第一圖案化光阻的遮罩層300，以形成複數核心圖案322以及線型分隔圖案324在中央區CA上，然後移除第一圖案化光阻。第一圖案化光阻可以包括執行，例如但不限於，在半導體製造領域中已知的常規光微影術，所形成的線型。
請參閱第4圖，提供並覆蓋光阻400在周邊區PA上。在一些實施方式中，由於光阻400的流動性，光阻400也可以覆蓋在與周邊區PA相鄰的線型分隔圖案324的一部分上。也就是說，光阻400的流動性越高，則光阻400覆蓋越寬的線型分隔圖案324的區域。在一實施方式中，第一寬度W1為50nm至150nm。值得注意的是，線型分隔圖案324可作為屏障，防止光阻400從線型分隔圖案324溢出，並防止覆蓋到與部分線型分隔圖案324相鄰的複數核心圖案322。當第一寬度W1增加至大於50nm，線型分隔圖案324可表現出較佳的屏障效果；否則，光阻400可能會覆蓋複數核心圖案322，進一步對於後續蝕刻處理形成的中央區CA的圖案，造成邊緣缺陷。在一實施方式中，第一寬度W1可以根據實際需求調整，其中第一寬度W1可以小於150nm，以節省元件 (例如陣列區) 的工作空間。在一實施例中，第一寬度W1為50nm至150nm，例如50nm、60nm、70nm、80nm、90nm、100nm、110nm、120nm、130nm、140nm、150nm或上述數字之間的任何數值。
請參閱第5圖以及第6圖，移除未覆蓋複數核心圖案322以及未覆蓋線型分隔圖案324的中央區CA的部分，以利用線型分隔圖案324以及複數核心圖案322作為蝕刻遮罩，在中央區CA形成沒有邊緣缺陷的圖案220。接下來，移除光阻400、線型分隔圖案324以及複數核心圖案322，以暴露圖案220。在目標層200的圖案化處理之後，中央區CA包括分隔特徵240以及包含複數核心特徵222的圖案220，其中分隔特徵240的第三寬度W3以及複數核心特徵222的第四寬度W4，對應著圖案化遮罩層320中相對圖案的寬度，第一寬度W1以及第二寬度W2。在一些實施方式中，移除未覆蓋複數核心圖案322以及未覆蓋線型分隔圖案324的中央區CA的部分的步驟，包括執行第二微影蝕刻處理，以形成圖案220在中央區CA內。第二微影蝕刻處理可以類似於第一微影蝕刻處理的製程來進行。在一些實施方式中，移除光阻400、線型分隔圖案324以及複數核心圖案322的步驟包括執行蝕刻處理 (例如濕蝕刻或乾蝕刻)，以移除線型分隔圖案324以及複數核心圖案322。在一些實施方式中，圖案220為陣列圖案或對準記號。
本揭示內容中的一些實施方式中，也提供形成對準記號的方法，包括以下步驟：提供結構，包括基板以及目標層，其中目標層設置於基板上，以及目標層包括中央區以及周邊區；形成複數核心圖案以及線型分隔圖案在中央區上，其中線型分隔圖案藉由溝槽與複數核心圖案分隔，並且線型分隔圖案的寬度大於50nm；覆蓋光阻在周邊區上；移除未覆蓋複數核心圖案以及未覆蓋線型分隔圖案的中央區的部分，以形成對準記號於中央區內；以及移除光阻、線型分隔圖案以及複數核心圖案，以暴露對準記號。
總體而言，本揭示內容提供了一種形成圖案的方法，其中通過增加光阻屏障的寬度，阻止光阻的溢出，來避免OPE造成的邊緣缺陷。根據本揭示內容，通過簡化製程，可以實現更高品質的半導體元件，其中圖案沒有邊緣缺陷，有著更好的精確度。
儘管本揭示內容已根據某些實施方式具體描述細節，其他實施方式也是可行的。因此，所附請求項的精神和範圍不應限於本文所記載的實施方式。
本領域技術人員也應當理解，在不脫離本揭示內容的精神和範圍的情況下，對於本揭示內容所做的各種修改和變形是可行的。根據前述內容，本揭示內容旨在涵蓋可落入後續請求項範圍內的本揭示內容中的各種修改和變形。
100:基板 200:目標層 220:圖案 222:核心特徵 240:分隔特徵 300:遮罩層 320:圖案化遮罩層 322:核心圖案 324:線型分隔圖案 400:光阻 W1:第一寬度 W2:第二寬度 W3:第三寬度 W4:第四寬度 CA:中央區 PA:周邊區
通過閱讀以下參考附圖對實施方式的詳細描述，可以更完整地理解本揭示內容。 第1圖至第5圖示例性地描述根據本揭示內容的一些實施方式中的形成圖案的流程的透視圖；以及 第6圖示例性地描述根據本揭示內容的一些實施方式中所形成的對準記號的上視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:基板 200:目標層 320:圖案化遮罩層 322:核心圖案 324:線型分隔圖案 400:光阻 W1:第一寬度 W2:第二寬度 CA:中央區 PA:周邊區

Claims (10)

  1. 一種形成圖案的方法，包含以下步驟：提供一結構，包括一基板以及一目標層，其中該目標層設置於該基板上，以及該目標層包括一中央區以及一周邊區；形成複數核心圖案以及一線型分隔圖案在該中央區上，其中藉由一溝槽使該線型分隔圖案與該複數核心圖案分隔，其中該線型分隔圖案的一寬度為60nm至150nm之間；覆蓋一光阻在周邊區上；移除未覆蓋該複數核心圖案以及未覆蓋該線型分隔圖案的該中央區的一部分，以形成一圖案於中央區內；以及移除該光阻、該線型分隔圖案以及該複數核心圖案，以暴露該圖案。
  2. 如請求項1所述的方法，其中該結構更包括介於該基板以及該目標層之間的一硬遮罩。
  3. 如請求項1所述的方法，其中該目標層包括氮化矽。
  4. 如請求項1所述的方法，其中該複數核心圖案以及該線型分隔圖案的材料包括氧化物。
  5. 如請求項1所述的方法，其中形成該複數 核心圖案以及該線型分隔圖案在該中央區上的步驟包括：設置一遮罩層在該目標層上；形成一第一圖案化光阻在該遮罩層上；蝕刻未覆蓋該第一圖案化光阻的該遮罩層，以形成該複數核心圖案以及該線型分隔圖案在該中央區上；以及移除該第一圖案化光阻。
  6. 如請求項1所述的方法，其中形成該複數核心圖案以及該線型分隔圖案在該中央區上的步驟包括形成複數線型分隔圖案在該中央區上。
  7. 如請求項1所述的方法，其中移除未覆蓋該複數核心圖案以及未覆蓋該線型分隔圖案的該中央區的該部分的步驟包括執行一第二微影蝕刻處理，以形成該圖案在中央區上。
  8. 如請求項1所述的方法，其中移除該光阻、該線型分隔圖案以及該複數核心圖案的步驟包括執行一蝕刻處理，以移除該線型分隔圖案以及該複數核心圖案。
  9. 如請求項1所述的方法，其中該圖案為一陣列圖案或是一對準記號。
  10. 一種形成對準記號的方法，包含以下步驟：提供一結構，包括一基板以及一目標層，其中該目標層設置於該基板上，以及該目標層包括一中央區以及一周邊區；形成複數核心圖案以及一線型分隔圖案在該中央區上，其中藉由一溝槽使該線型分隔圖案與該複數核心圖案分隔，其中該線型分隔圖案的一寬度為60nm至150nm之間；覆蓋一光阻在周邊區上；移除未覆蓋該複數核心圖案以及未覆蓋該線型分隔圖案的該中央區的一部分，以形成一對準記號於中央區內；以及移除該光阻、該線型分隔圖案以及該複數核心圖案，以暴露該對準記號。
TW109118690A 2020-04-22 2020-06-03 形成圖案的方法 TWI749578B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/855,998 2020-04-22
US16/855,998 US11502041B2 (en) 2020-04-22 2020-04-22 Method of forming a pattern

Publications (2)

Publication Number Publication Date
TW202141573A TW202141573A (zh) 2021-11-01
TWI749578B true TWI749578B (zh) 2021-12-11

Family

ID=78124142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109118690A TWI749578B (zh) 2020-04-22 2020-06-03 形成圖案的方法

Country Status (3)

Country Link
US (1) US11502041B2 (zh)
CN (1) CN113539795B (zh)
TW (1) TWI749578B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779990B (zh) * 2022-01-14 2022-10-01 南亞科技股份有限公司 製作半導體元件的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130210228A1 (en) * 2005-08-31 2013-08-15 Micron Technology, Inc. Method of forming pitch multiplied contacts
US20170179305A1 (en) * 2015-12-17 2017-06-22 International Business Machines Corporation Enabling large feature alignment marks with sidewall image transfer patterning
US20200117085A1 (en) * 2018-07-31 2020-04-16 Samsung Sdi Co., Ltd. Semiconductor resist composition, and method of forming patterns using the composition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345885B2 (ja) * 2000-02-28 2002-11-18 日本電気株式会社 半導体装置の製造方法
KR100554514B1 (ko) * 2003-12-26 2006-03-03 삼성전자주식회사 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
KR101077453B1 (ko) * 2009-03-31 2011-10-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US10181401B1 (en) * 2018-01-08 2019-01-15 Nanya Technology Corporation Method for manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130210228A1 (en) * 2005-08-31 2013-08-15 Micron Technology, Inc. Method of forming pitch multiplied contacts
US20170179305A1 (en) * 2015-12-17 2017-06-22 International Business Machines Corporation Enabling large feature alignment marks with sidewall image transfer patterning
US20200117085A1 (en) * 2018-07-31 2020-04-16 Samsung Sdi Co., Ltd. Semiconductor resist composition, and method of forming patterns using the composition

Also Published As

Publication number Publication date
CN113539795B (zh) 2024-05-24
US20210335721A1 (en) 2021-10-28
US11502041B2 (en) 2022-11-15
CN113539795A (zh) 2021-10-22
TW202141573A (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
KR101468028B1 (ko) 반도체 소자의 미세 패턴 형성 방법
TW201030899A (en) Method of fabricating a semiconductor device
US10734284B2 (en) Method of self-aligned double patterning
US12009212B2 (en) Semiconductor device with reduced critical dimensions
KR100818997B1 (ko) 게이트 형성용 포토마스크 및 이를 이용한 반도체 소자의제조 방법
TWI749578B (zh) 形成圖案的方法
US9219002B2 (en) Overlay performance for a fin field effect transistor device
CN101399226B (zh) 形成半导体器件的图案的方法
US7820345B2 (en) Exposure mask and a method of making a semiconductor device using the mask
US20200083047A1 (en) Integration of device regions
TWI766060B (zh) 圖案化方法
TWI817631B (zh) 主動區域的製備方法
US10283362B2 (en) Method of forming fine line patterns of semiconductor devices
US7939451B2 (en) Method for fabricating a pattern
KR100834267B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조방법
US11444180B2 (en) Method of forming uniform fin features
US20190057870A1 (en) Method of forming fine line patterns of semiconductor devices
KR100940275B1 (ko) 반도체 소자의 게이트 패턴 형성방법
WO2021196996A1 (zh) 半导体结构及其制备方法
TWI845833B (zh) 形成圖案的方法和製造半導體裝置的方法
JPH0974136A (ja) 半導体装置の製造方法
CN112117185A (zh) 一种图案化方法
KR20220062828A (ko) 하드마스크 제조 방법 및 이를 이용한 반도체 소자 제조 방법
CN117012633A (zh) 半导体器件及其形成方法
TW202232243A (zh) 形成圖案的方法和製造半導體裝置的方法