JP3345885B2

JP3345885B2 - 半導体装置の製造方法

Info

Publication number: JP3345885B2
Application number: JP2000051010A
Authority: JP
Inventors: 和美平田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-02-28
Filing date: 2000-02-28
Publication date: 2002-11-18
Anticipated expiration: 2020-02-28
Also published as: JP2001244163A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。

【０００２】

【従来の技術】一般的なスピン塗布機を用いて、角形基
板の上面にフォトレジスト（図示せず）が滴下された
後、その角形基板を回転させると、そのフォトレジスト
が均一に塗布される。

【０００３】図６に示されるように、下地膜の種類また
は表面状態（何らかの表面処理を行った場合も含む）に
よって、フォトレジスト３１の密着不良が生じ、角形基
板１の端部から中央部に向かってフォトレジスト３１が
塗布されない領域１ａが発生する。この密着不良は、最
初はフォトレジスト３１が塗布された状態であっても時
間経過と共に密着不良部分１ａが角形基板１の中央部に
向かって進行する場合がある。

【０００４】したがって、密着不良部分１ａが進行する
と、デバイスが作製される領域（デバイス作製領域）１
１に達して、このデバイス作製領域１１におけるデバイ
スのパターン不良が引き起こされる。また、このような
状態のＴＦＴ（薄膜トランジスタ：ｔｈｉｎ−ｆｉｌｍ
−ｔｒａｎｓｉｓｔｏｒ）基板と対向基板により、液晶
ディスプレイパネルが作製されると、密着不良部分１ａ
に相当する周辺部のパターンの乱れにより、貼り合わせ
時のギャップむらが誘発される原因となる。

【０００５】上記の問題を生じる理由は、下地膜とフォ
トレジスト３１の密着性が低いためである。下地膜の表
面状態によっても異なるが、下地膜の種類が酸化膜系で
ある場合は、金属膜またはシリサイド膜に比べて密着力
が低い。通常、ＨＭＤＳ（ヘキサメチルジシラザン）処
理により親水性の角形基板１の表面を親油性に改善する
が、下地膜が酸化膜系である場合には、ＨＭＤＳ処理に
よっても、上記問題を回避できない場合がある。

【０００６】なお、特開平８−６２６３１号公報には、
以下の粘性液体塗布方法が記載されている。レジストを
ガラス基板に１００μｍ程度の厚みで塗布した後、ステ
ージを回転させて、均一で１〜３μｍまでの薄い膜厚の
レジストを塗布する。これにより、基板１枚当たりに使
用する粘性液体の量の削減を図り、未使用で廃棄する量
を削減する。

【０００７】特開平１１−６６６３４号公報には、以下
の光ディスクのスタンパ原盤作製方法が記載されてい
る。プライマーの塗布に先立って、ガラス基板のほぼ中
心上に配置されたノズルに溶剤を供給し、ノズルから吐
出させてガラス基板の中心部に適量の溶剤を滴下する。
テーブルは５００ｒｐｍ程度の回転数で約２分間回転さ
せ、振り切り乾燥を行う。次に、ノズルにプライマー、
すなわちチタンカップリング剤を供給し、適量をガラス
基板上に滴下する。つづいて、ノズルをガラス基板から
外れた位置まで移動させ、ノズルに溶剤を供給する。こ
れにより溶剤がノズルから吐出され、ノズルの先端部な
どに付着しているプライマーが洗い流される。その後、
フォトレジストをガラス基板に塗布する。

【０００８】特開平１１−１２１３６７号公報には、以
下の塗布膜形成装置が開示されている。塗布膜形成装置
は、温度制御板を主軸に沿って移動させてターンテーブ
ルに密着させ、ターンテーブル上にガラス基盤を載置さ
せて吸引口により吸着させると、温度制御板のヒータ線
により所定の目標温度に温度制御する。温度センサでタ
ーンテーブルの温度を検出して目標温度に均一に加熱さ
れると、温度制御板をターンテーブルから引き離して、
主軸を介してターンテーブルを所定の低速回転させ、ア
ームを介して吐出口をガラス基盤の外周位置まで移動さ
せて、ガラス基盤の外周から内周に向かってアームを回
動させつつガラス基盤上にレジストを滴下する。レジス
トの滴下を完了すると、ターンテーブルを所定の高速で
回転させ、ガラス基盤上のレジストを振り切って膜厚を
均一にするとともに、レジストを乾燥させる。

【０００９】

【発明が解決しようとする課題】基板とフォトレジスト
との密着性が低い領域が無い、または最小限であること
が望まれる。密着不良領域を小さくすることが望まし
い。デバイス作製領域が広いことが望まれる。デバイス
のパターン不良の発生を抑制することが望まれる。ＴＦ
Ｔ基板と対向基板とが貼り合わされたときに、ギャップ
むらが起きないことが望まれる。下地膜の種類または表
面状態によらず、下地膜とフォトレジストの密着性が高
いことが望まれる。

【００１０】本発明の目的は、上記の事情に鑑みてなさ
れたもので、基板とフォトレジストとの密着性が低い領
域を最小限に抑えることができる、半導体装置の製造方
法を提供することである。また、本発明の他の目的は、
デバイス作製領域が広い、半導体装置の製造方法を提供
することである。本発明のさらに他の目的は、ＴＦＴ基
板と対向基板とが貼り合わされたときに、ギャップむら
が起きない、半導体装置の製造方法を提供することであ
る。本発明のさらに他の目的は、下地膜の種類または表
面状態によらず、下地膜とフォトレジストの密着性が高
い、半導体装置の製造方法を提供することである。

【００１１】

【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中の請求
項対応の技術的事項には、括弧（）つき、番号、記号等
が添記されている。その番号、記号等は、請求項対応の
技術的事項と実施の複数・形態のうちの少なくとも一つ
の形態の技術的事項との一致・対応関係を明白にしてい
るが、その請求項対応の技術的事項が実施の形態の技術
的事項に限定されることを示されるためのものではな
い。

【００１２】本発明の半導体装置の製造方法は、（ａ）
基板（１）に第１の膜（２）を形成することと、
（ｂ）前記基板（１）のデバイスが作製されるための
設定領域（１１）の外側に段部（４）を形成すること
と、（ｃ）前記第１の膜（２）、前記段部（４）およ
び前記基板（１）の上に、第２の膜（５）を形成するこ
とと、（ｄ）前記第２の膜（５）の上にフォトレジス
ト（３１）を塗布することとを備えてなり、前記フォト
レジスト（３１）は、前記段部（４）の上の前記第２の
膜（５）の少なくとも一部に塗布される。

【００１３】本発明の半導体装置の製造方法において、
前記（ｂ）は、前記段部（４）が形成されるように前記
第１の膜（２）の一部を除去する。

【００１４】本発明の半導体装置の製造方法は、（ｅ）
基板（１）に第１の膜（２）を形成することと、
（ｆ）前記第１の膜（２）に第１のフォトレジスト
（３）を塗布することと、（ｇ）前記第１のフォトレ
ジスト（３）をマスクとして前記第１の膜（２）の一部
を除去することと、ここで、前記（ｆ）は、前記（ｇ）
が行われたときに、前記基板（１）のデバイスが作製さ
れるための設定領域（１１）の外側に、段部（４）が形
成されるように行われ、（ｈ）前記第１の膜（２）、
前記段部（４）および前記基板（１）の上に、第２の膜
（５）を形成することと、（ｉ）前記第２の膜（５）
の上に第２のフォトレジスト（３１）を塗布することと
を備えてなり、ここで、前記第２のフォトレジスト（３
１）は、前記段部（４）の上の前記第２の膜（５）の少
なくとも一部に塗布される。

【００１５】本発明の半導体装置の製造方法において、
前記段部（４）は、前記基板（１）の端部と前記設定領
域（１１）との間に形成される。

【００１６】本発明の半導体装置の製造方法において、
前記第２の膜（５）は、酸化膜である。

【００１７】本発明の半導体装置の製造方法において、
前記段部（４）の形成は、前記設定領域（１１）にパタ
ーンが形成されるように前記設定領域（１１）の前記第
１の膜（２）の一部が除去されるときと同時に行われ
る。

【００１８】本発明の半導体装置の製造方法において、
前記段部（４）は、平面視して直線状に形成される。

【００１９】本発明の半導体装置の製造方法において、
前記段部（４）は、複数設けられ、前記複数の段部
（４）のそれぞれは、溝状に形成され、前記基板（１）
の各辺に概ね平行に形成される。

【００２０】本発明の半導体装置の製造方法において、
前記段部（４）は、前記基板（１）の外周部の少なくと
も一部に沿って、側断面視して概ねＵ字状に形成され
る。

【００２１】本発明の半導体装置の製造方法において、
前記段部（４）は、前記基板（１）の外周部の少なくと
も一部に沿って、側断面視して概ねＬ字状に形成され
る。

【００２２】本発明の半導体装置の製造方法において、
前記段部（４）は、複数設けられ、前記複数の段部
（４）は、前記基板（１）の各辺に沿って複数列に形成
され、前記複数の段部（４）のそれぞれは、互いに離間
して配置される。

【００２３】本発明の半導体装置の製造方法において、
前記段部（４）は、複数設けられ、前記複数の段部
（４）のそれぞれは、前記基板（１）の各辺の概ね中央
部に配置されている。

【００２４】本発明の半導体装置の製造方法において、
前記第１の膜（２）は、金属膜、シリサイド膜およびシ
リコン膜のいずれかである。

【００２５】本発明の半導体装置の製造方法において、
前記段部（４）は、前記基板（１）の端部側からの、前
記フォトレジスト（３１）または前記第２のフォトレジ
スト（３１）の流動に対して抵抗となるように機能す
る。

【００２６】本発明では、液晶ディスプレイ（ＬＣＤ）
等を作製する場合に用いられる角形基板において基板端
面から発生するフォトレジストの密着不良を低減するた
めに、基板周辺部に段差部を設ける。この段差構造がフ
ォトレジストの流動に対して抵抗力となり基板との密着
性を向上させる。段差部を最外周に近く形成すること
で、基板周辺部のフォトレジストの密着不良領域を狭く
することが可能となり、結果的にデバイス作製領域を広
げることが可能となる。

【００２７】

【発明の実施の形態】以下、添付図面を参照して、本発
明の半導体装置の製造方法の一実施形態が説明される。

【００２８】まず、図１（ａ）に示されるように、角形
基板１の上に、遮光可能な膜として、Ｃｒ、Ａｌ（また
はＷＳｉ）等の金属（またはシリサイドまたはシリコ
ン）膜２が成膜される。

【００２９】次に図１（ｂ）に示されるように、第１回
目のフォトリソグラフィが行われる。第１回目のフォト
リソグラフィでは、デバイスが作製される領域（デバイ
ス作製領域１１）におけるフォトレジスト（ＰＲ）３の
パターン形成と同時に、デバイス作製領域１１の外の角
形基板１の周辺部に、帯状にフォトレジスト３が抜かれ
てなるパターン３ｄが形成される。このパターン３ｄ
は、一般的なポジ型レジストの場合には、ガラスマスク
の透明部分が用いられて露光され、矩形のパターンが重
ね合わされることで形成される。

【００３０】続いて、図１（ｃ）に示されるように、フ
ォトレジスト３をマスクとして、金属（またはシリサイ
ドまたはシリコン）膜２にエッチングが行われた後、フ
ォトレジスト３が除去されて、デバイス作製領域１１の
パターンと共に、角形基板１の周辺部にパターン３ｄに
相当する段差部４が形成される。

【００３１】図１（ａ）から（ｃ）の方法で作製された
段差部４は、平面的には図２に示されるように、デバイ
ス作製領域１１の外周側に形成される。

【００３２】図３に示されるように、図１（ｃ）に引き
続いて、酸化膜５が成膜された後に、酸化膜５を下地膜
として、第２フォトレジスト（第２ＰＲ）３１が塗布さ
れる。この場合において、酸化膜５と第２ＰＲ３１との
間で、角形基板１の周辺部からの密着不良が発生して
も、段差部４の抵抗により密着不良が低減され、段差部
４の内側すなわちデバイス作製領域１１には、密着不良
の無い正常な第２ＰＲ３１が塗布されることができる。

【００３３】図３に示されるように、第２ＰＲ３１は、
もともと段差部４を埋めるほどには塗布されず、段差部
４の内側のデバイス作製領域１１の第２ＰＲ３１と、段
差部４の外側の上記周辺部の第２ＰＲ３１とは、一体的
（連続的）ではなく互いに分離されている。したがっ
て、段差部４の外側の第２ＰＲ３１が酸化膜５と密着不
良となっても、その密着不良がデバイス作製領域１１に
まで進行することはない。

【００３４】あるいは、図示されないが第２ＰＲ３１が
段差部４を埋めるほどに塗布されて、段差部４の内側の
第２ＰＲ３１と、段差部４の外側の第２ＰＲ３１とが一
体的であった場合には、段差部４の溝を構成する側面視
Ｕ字状の内側の３つの面に、第２ＰＲ３１が強固に密着
している（段差部４以外の箇所に比べて単位面積当たり
の、第２ＰＲ３１と酸化膜５との接触面積が大きいた
め）。したがって、段差部４の外側の第２ＰＲ３１が酸
化膜５と密着不良となっても、その密着不良の進行は、
段差部４の箇所で停止され、デバイス作製領域１１にま
で進行することはない。

【００３５】図１（ｂ）に示される第１回目のフォトリ
ソグラフィ工程は、フォトレジスト３に対する密着性が
比較的高い金属膜（またはシリサイド膜またはシリコン
膜）２が下地膜として用いられている。そのため、角形
基板１の上記周辺部に密着不良が生じることなく、所望
の段差部４が形成されることができる。

【００３６】第２回目以降のフォトリソグラフィ工程で
は、フォトレジスト３１が密着不良を起こし易い酸化膜
５等の膜上に塗布されても、角形基板１の上記周辺部に
形成された段差部４によって、上記周辺部のフォトレジ
スト３１の密着不良が低減できる。このため、角形基板
１の上記周辺部のパターン異常が回避され、ＴＦＴ基板
の歩留まり向上および、パネル組立時のギャップ不良が
低減される。また、段差部４が基板１の最外周部の近く
に形成されることで、密着不良を起こさない領域を広く
することが可能となり、デバイス作製領域１１（デバイ
スを作製可能な範囲）を広くすることができる。さら
に、図１に示される帯状の段差部４が複数設けられるこ
とで、密着不良がより効果的に防止される。

【００３７】次に、図４（ａ）、（ｂ）を参照して、第
２の実施形態が説明される。図４（ａ）に示されるよう
に、図２に示された段差部４が、角形基板１の周辺端
（周縁部）を含む領域に形成されている。このため、第
２ＰＲ３１は、図４（ｂ）に示されるように、段差部４
により密着不良が低減され、デバイス作製領域１１の第
２ＰＲ３１が正常に形成されることができる。この第２
実施形態によれば、第１実施形態に比べて、段差部４が
形成される領域が基板１の端部になるため、デバイス作
製領域１１の面積を広くすることができ、基板１の有効
利用が可能となる。

【００３８】次に、図５（ａ）、（ｂ）を参照して、第
３実施形態が説明される。図５（ａ）、（ｂ）に示され
るように、角形基板１の周辺端（周縁部）を含む領域に
は、段差部４０が複数形成される。段差部４０は、平面
視矩形状に形成されている。段差部４０は、互いに離間
した位置に形成される。

【００３９】図５（ａ）に示されるように、段差部４０
は、角形基板１の四辺のそれぞれに沿って、２列に（２
重に）配置されている。図５（ｂ）に示されるように、
角形基板１の四辺のそれぞれ中央部に、一つの段差部４
０が配置されることができる。図５（ｂ）に示される位
置に段差部４０が配置される理由は、角形基板１の周辺
部から発生する密着不良は、通常、角形基板１の各辺の
中央部から発生することから、その発生時の始点となる
位置に段差部４０が配置されることが有効だからであ
る。

【００４０】なお、本実施形態にあっては、基板は角形
基板１であるとして説明されたが、本発明における基板
は、角形に限定されるわけではなく、他の形状であるこ
とができる。その場合にも、密着不良が発生しやすい箇
所に段差部が設けられる。

【００４１】

【発明の効果】本発明によれば、フォトレジストの密着
不良領域が最小限に抑制される。

【図面の簡単な説明】

【図１】図１は、本発明の半導体装置の製造方法の一実
施形態を示し、図１（ａ）はその一工程を示し、図１
（ｂ）は図１（ａ）の次の工程を示し、図１（ｃ）は図
１（ｂ）の次の工程を示す、側断面図である。

【図２】図２は、本実施形態における、図１（ｃ）の工
程を示す平面図である。

【図３】図３は、本実施形態における、図１（ｃ）の次
の工程を示す側断面図である。

【図４】図４は、本発明の半導体装置の製造方法の第２
実施形態を示し、図４（ａ）は、第１実施形態における
図２に対応する状態を示す平面図であり、図４（ｂ）
は、図４（ａ）の次の工程を示し第１実施形態における
図３に対応する状態を示す側断面図である。

【図５】図５は、本発明の半導体装置の製造方法の第３
実施形態を示し、図５（ａ）は、第１実施形態における
図２に対応する状態を示す平面図であり、図５（ｂ）は
図５（ａ）の変形例を示し第１実施形態における図２に
対応する状態を示す平面図である。

【図６】図６は、従来の問題点を説明するための平面図
である。

【符号の説明】

１角形基板１ａ密着不良部分２金属（またはシリサイドまたはシリコン）膜３フォトレジスト３ｄパターン４段差部５酸化膜１１デバイス作製領域３１フォトレジスト（第２フォトレジスト）４０段差部

Claims

(57)【特許請求の範囲】

【請求項１】（ａ）基板に第１の膜を形成すること
と、（ｂ）前記基板のデバイスが作製されるための設
定領域の外側に段部を形成することと、（ｃ）前記第
１の膜、前記段部および前記基板の上に、第２の膜を形
成することと、（ｄ）前記第２の膜の上にフォトレジ
ストを塗布することとを備えてなり、前記フォトレジストは、前記段部の上の前記第２の膜の
少なくとも一部に塗布される半導体装置の製造方法。
【請求項２】請求項１記載の半導体装置の製造方法に
おいて、前記（ｂ）は、前記段部が形成されるように前記第１の
膜の一部を除去する半導体装置の製造方法。
【請求項３】（ｅ）基板に第１の膜を形成すること
と、（ｆ）前記第１の膜に第１のフォトレジストを塗
布することと、（ｇ）前記第１のフォトレジストをマ
スクとして前記第１の膜の一部を除去することと、ここで、前記（ｆ）は、前記（ｇ）が行われたときに、
前記基板のデバイスが作製されるための設定領域の外側
に、段部が形成されるように行われ、（ｈ）前記第１
の膜、前記段部および前記基板の上に、第２の膜を形成
することと、（ｉ）前記第２の膜の上に第２のフォト
レジストを塗布することとを備えてなり、ここで、前記第２のフォトレジストは、前記段部の上の
前記第２の膜の少なくとも一部に塗布される半導体装置
の製造方法。
【請求項４】請求項１から３のいずれか１項に記載の
半導体装置の製造方法において、前記段部は、前記基板の端部と前記設定領域との間に形
成される半導体装置の製造方法。
【請求項５】請求項１から４のいずれか１項に記載の
半導体装置の製造方法において、前記第２の膜は、酸化膜である半導体装置の製造方法。
【請求項６】請求項１から５のいずれか１項に記載の
半導体装置の製造方法において、前記段部の形成は、前記設定領域にパターンが形成され
るように前記設定領域の前記第１の膜の一部が除去され
るときと同時に行われる半導体装置の製造方法。
【請求項７】請求項１から６のいずれか１項に記載の
半導体装置の製造方法において、前記段部は、平面視して直線状に形成される半導体装置
の製造方法。
【請求項８】請求項１から７のいずれか１項に記載の
半導体装置の製造方法において、前記段部は、複数設けられ、前記複数の段部のそれぞれは、溝状に形成され、前記基
板の各辺に概ね平行に形成される半導体装置の製造方
法。
【請求項９】請求項１から８のいずれか１項に記載の
半導体装置の製造方法において、前記段部は、前記基板の外周部の少なくとも一部に沿っ
て、側断面視して概ねＵ字状に形成される半導体装置の
製造方法。
【請求項１０】請求項１から９のいずれか１項に記載
の半導体装置の製造方法において、前記段部は、前記基板の外周部の少なくとも一部に沿っ
て、側断面視して概ねＬ字状に形成される半導体装置の
製造方法。
【請求項１１】請求項１から６のいずれか１項に記載
の半導体装置の製造方法において、前記段部は、複数設けられ、前記複数の段部は、前記基板の各辺に沿って複数列に形
成され、前記複数の段部のそれぞれは、互いに離間して配置され
る半導体装置の製造方法。
【請求項１２】請求項１から６のいずれか１項に記載
の半導体装置の製造方法において、前記段部は、複数設けられ、前記複数の段部のそれぞれは、前記基板の各辺の概ね中
央部に配置されている半導体装置の製造方法。
【請求項１３】請求項１から１２のいずれか１項に記
載の半導体装置の製造方法において、前記第１の膜は、金属膜、シリサイド膜およびシリコン
膜のいずれかである半導体装置の製造方法。
【請求項１４】請求項１から１３のいずれか１項に記
載の半導体装置の製造方法において、前記段部は、前記基板の端部側からの、前記フォトレジ
ストまたは前記第２のフォトレジストの流動に対して抵
抗となるように機能する半導体装置の製造方法。