TWI817631B - 主動區域的製備方法 - Google Patents

主動區域的製備方法 Download PDF

Info

Publication number
TWI817631B
TWI817631B TW111128384A TW111128384A TWI817631B TW I817631 B TWI817631 B TW I817631B TW 111128384 A TW111128384 A TW 111128384A TW 111128384 A TW111128384 A TW 111128384A TW I817631 B TWI817631 B TW I817631B
Authority
TW
Taiwan
Prior art keywords
layer
photoresist
silicon
preparing
top surface
Prior art date
Application number
TW111128384A
Other languages
English (en)
Other versions
TW202349461A (zh
Inventor
莊英政
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI817631B publication Critical patent/TWI817631B/zh
Publication of TW202349461A publication Critical patent/TW202349461A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)

Abstract

本揭露提供一種主動區域的製備方法。該製備方法包括以下操作：接收一基板，其上具有一氧化層、一氮化層、和一矽層；形成一圖案化光阻層於該矽層上；沈積一罩幕層以覆蓋該圖案化光阻層的一輪廓；塗佈一碳層於該罩幕層上；蝕刻該碳層、該罩幕層、和該矽層以暴露該氮化層的一頂表面；形成複數個開口於該氧化層中以暴露該基板的一頂表面；以及從該基板的該頂表面生長一磊晶層於該些開口中以形成該些主動區域。

Description

主動區域的製備方法
本申請案主張美國第17/828,802號專利申請案之優先權(即優先權日為「2022年5月31日」)，其內容以全文引用之方式併入本文中。
本揭露係關於一種半導體結構的製備方法。特別是關於一種主動區域的製備方法。
在半導體工業中，臨界尺寸持續地縮小。然而，在製備更小和更均勻的元件時，也更具有挑戰性。尤其是半導體元件的均勻性對半導體製備的良率至關重要。此外，良率與成本高度相關。因此，尋找更好的方法來製備能夠滿足要求(亦即，均勻性及/或成本)的半導體結構一直是本領域的重要問題。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不形成本揭露之先前技術，且上文之「先前技術」之任何說明均不應做為本案之任一部分。
本揭露的一方面提供一種主動區域的製備方法。該製備方法包括以下操作：接收一基板，其上具有一氧化層、一氮化層、和一矽 層；形成一圖案化光阻層於該矽層上；沈積一罩幕層以覆蓋該圖案化光阻層的一輪廓；塗佈一碳層於該罩幕層上；蝕刻該碳層、該罩幕層、和該矽層以暴露該氮化層的一頂表面；形成複數個開口於該氧化層中以暴露該基板的一頂表面；以及從該基板的該頂表面生長一磊晶層於該些開口中以形成該些主動區域。
在一些實施例中，該製備方法更包括移除該圖案化光阻層、該罩幕層、和該碳層。
在一些實施例中，該製備方法更包括進行一化學機械平坦化以平坦化該些主動區域和該氧化層。在該化學機械平坦化之後，該些主動區域和該氧化層為共平面的。
在一些實施例中，該製備方法更包括使用該些主動區域以形成複數個電晶體結構。
在一些實施例中，接收其上具有該氧化層、該氮化層、和該矽層的該基板包括以下操作：沈積該氧化層於該基板上；沈積該氮化層於該氧化層上；以及沈積該矽層於該氮化層上。
在一些實施例中，該氧化層包括氧化矽、該氮化層包括氮化矽、且該矽層為一非晶矽層。
在一些實施例中，形成該圖案化光阻層於該矽層包括以下操作：沈積一光阻層於該矽層；進行一微影以將該光阻層轉移成複數個光阻物件於該矽層上；以及修整該些光阻物件以形成該圖案化光阻層。
在一些實施例中，修整後每一個該些光阻物件的一寬度小於整修前每一個該些光阻物件的一寬度。
在一些實施例中，修整後每一個該些光阻物件的一尺寸小 於修整前每一個該些光阻物件的一尺寸。
在一些實施例中，進行該微影以將該光阻層轉移成該些光阻物件於該矽層上包括以下操作：根據一罩幕的圖案來圖案化該光阻層；以及蝕刻該光阻層以形成該些光阻物件。
在一些實施例中，修整該些光阻物件以形成該圖案化光阻層包括：提供一氣體；以及提高該氣體的一溫度以蝕刻該些光阻物件，從而修整該些光阻物件。
在一些實施例中，該氣體包括氧氣。
在一些實施例中，該罩幕層的沈積技術包括一原子層沈積(atomic layer deposition)。
在一些實施例中，該罩幕層包括氧化矽。
在一些實施例中，該罩幕層包括氮化矽。
在一些實施例中，蝕刻該碳層、該罩幕層、和該矽層以暴露該氮化層的該頂表面包括以下操作：使用一第一蝕刻劑來蝕刻該碳層以暴露該罩幕層的一頂表面；使用一第二蝕刻劑來蝕刻該罩幕層以暴露該圖案化光阻層的一頂表面和該矽層的一頂表面；以及使用一第三蝕刻劑來蝕刻該矽層以暴露該氮化層的一頂表面。
在一些實施例中，該第一蝕刻劑與該第二蝕刻劑不同，且該第二蝕刻劑與該第三蝕刻劑不同。
在一些實施例中，每一個該些開口的一寬度範圍介於約14nm至約30nm。
在一些實施例中，該磊晶層包括矽。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下 文之本揭露詳細描述得以獲得較佳瞭解。形成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可做為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:半導體結構
20:方法
100:基板
100a:頂表面
120:淺溝槽隔離
140:主動區域
200:氧化層
200a:頂表面
300:氮化層
300a:頂表面
400:矽層
400a:頂表面
500:光阻層
500a:頂表面
520:光阻物件
540:圖案化光阻層
600:罩幕層
600a:頂表面
700:碳層
OP:開口
S22:操作
S222:操作
S224:操作
S226:操作
S24:操作
S242:操作
S244:操作
S2442:操作
S2444:操作
S246:操作
S2462:操作
S2464:操作
S26:操作
S28:操作
S30:操作
S302:操作
S304:操作
S306:操作
S32:操作
S34:操作
S36:操作
S38:操作
S40:操作
T1:厚度
W1:寬度
W2:寬度
W3:寬度
本揭露各方面可配合以下圖式及詳細說明閱讀以便了解。要強調的是，依照工業上的標準慣例，各個部件(feature)並未按照比例繪製。事實上，為了清楚之討論，可能任意的放大或縮小各個部件的尺寸。
圖1例示本揭露一些實施例之半導體結構的示意圖。
圖2例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖3例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖4例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖5例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖6例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖7例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖8例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖9例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖10例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖11例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖12例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖13例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖14例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖15例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖16例示本揭露一些實施例之半導體結構的製備步驟的示意圖。
圖17例示本揭露一些實施例之方法的流程圖。
圖18例示本揭露一些實施例之方法的操作流程圖。
圖19例示本揭露一些實施例之方法的操作流程圖。
圖20例示本揭露一些實施例之方法的操作流程圖。
圖21例示本揭露一些實施例之方法的操作流程圖。
圖22例示本揭露一些實施例之方法的操作流程圖。
以下使用特定語言描述圖式中所示本揭露的實施例或示例。應理解的是，於此並不意圖限制本揭露的範圍。所述實施例的任何改變或修改，以及本文中所述原則的任何進一步應用，對於與本揭露相關之本技術領域具有通常知識者來說，都被視為是會正常發生的。在所有實施例中可以重複使用參照符號，但這不一定意味著一實施例的部件適用於另一實施例，即使它們使用相同的參照符號。
應理解的是，儘管本文可以使用第一、第二、第三等用詞來描述各種元件、組件、區域、層、或部分，但是這些元件、組件、區域、層、或部分不受限於這些用詞。相反地，這些用詞僅用於區分一個元件、組件、區域、層、或部分與另一元件、組件、區域、層、或部分。因此，在不悖離本揭露概念教示的情況下，以下所討論的第一元件、組件、區域、層、或部分可以被稱為第二元件、組件、區域、層、或部分。
在此使用的用詞僅出於描述特定示例實施例的目的，且不用於限制本揭露之概念。如本文所使用的，除非上下文另外明確指出，單數形式的“一(a/an)”和“該”也包括複數形式。應理解的是，用詞“包括(comprises)”和“包含(comprising)”在本說明書中使用時指出所述之部件、整數、步驟、操作、元件、或構件的存在，但不排除一或複數個部件、整數、步驟、操作、元件、構件、或前述之組合的存在或增加。
圖1例示本揭露一些實施例之半導體結構10的示意圖。半導體結構10包括基板100、複數個淺溝槽隔離(shallow trench isolations；STIs)120、和複數個主動區域140。
淺溝槽隔離120豎立在基板100上，主動區域140和淺溝槽隔離120交替設置。在一些實施例中，半導體結構10配置為被處理以作為電晶體結構。在本實施例中，主動區域140為電晶體結構的源/汲極區域，而淺溝槽隔離120為電晶體結構的淺溝槽隔離。在一些實施例中，主動區域140是電晶體結構中的鰭狀結構。應注意的是，提供電晶體結構是出於示例性目的，本揭露不限於此。適用於半導體結構10的各種結構都在本揭露所設想的範圍內。
參照圖2到圖16。圖2到圖16例示本揭露一些實施例之半導體結構10的每一個製備步驟的示意圖。
參照圖2，接收基板100。在一些實施例中，基板100是矽晶圓。在其他實施例中，基板100包括矽之外的其他材料。
參照圖3，沈積氧化層200於基板100上。氧化層200包括氧化矽。氧化層200將被處理以形成圖1所示的淺溝槽隔離120。在一些實施 例中，氧化層200的厚度為約250nm至約450nm。應注意的是，圖1至圖16中所示的每一個元件的厚度是為了說明的目的而提供。每一個元件的實際厚度不限於圖式。例如，基板100的厚度遠大於氧化層200的厚度。
參照圖4，沈積氮化層300於氧化層200上。在一些實施例中，氮化層包括氮化矽。在一些實施例中，氮化層300的厚度為約50nm至約150nm。
參照圖5，沈積矽層400於氮化層300上。在一些實施例中，矽層400是非晶矽(a-Si)層。在一些實施例中，矽層400的厚度為約50nm至約150nm。
參照圖6，沈積光阻層500於矽層400上。在一些實施例中，光阻層500包括碳鏈化合物。在一些實施例中，光阻層500包括正型光阻或負型光阻。
參照圖7，在光阻層500上進行微影以形成複數個光阻物件520。更具體地，根據罩幕的圖案對光阻層500進行圖案化。換句話說，將圖案轉移至光阻層500。接著，根據圖案蝕刻光阻層500以形成複數個光阻物件520。光阻物件520為蝕刻後光阻層500的剩餘部分。
參照圖8，修整光阻物件520以形成圖案化光阻層540。修整每一個光阻物件520，並縮小每一個光阻物件520的尺寸。例如，光阻物件520的寬度W1(如圖7所示的修整前)約為38nm至約50nm，而修整後的光阻物件520的寬度W2約為26nm至約36nm。修整後的該些光阻物件520也稱為圖案化光阻層540。
在一些實施例中，在腔室中進行光阻物件520的修整，所述腔室例如被配置為進行擴散製程的腔室。向腔室提供氣體，並加熱腔室中 的環境。這樣一來，提高光阻物件520和氣體的溫度以開始修整。在一些實施例中，氣體包括氧氣及/或氮氣。
參照圖9，沈積罩幕層600以覆蓋圖案化光阻層540的輪廓。在一些實施例中，罩幕層600的沈積技術包括原子層沈積(atomic layer deposition；ALD)。在一些實施例中，罩幕層600包括氧化矽。在其他實施例中，罩幕層600包括氮化矽。如圖9所示，罩幕層600覆蓋圖案化光阻層540的頂表面、圖案化光阻層540的側壁、以及矽層400的部分頂表面。由於原子層沈積，罩幕層600的厚度T1為實質上均勻。
參照圖10，塗佈碳層700於罩幕層600上。在一些實施例中，碳層700也稱為抗反射塗層(antireflection coating；ARC)。
參照圖11，蝕刻碳層700以暴露罩幕層600的頂表面600a。在一些實施例中，使用第一蝕刻劑來蝕刻碳層700。
參照圖12，蝕刻罩幕層600以暴露圖案化光阻層540的頂表面500a和矽層400的頂表面400a。在一些實施例中，使用第二蝕刻劑來蝕刻罩幕層600，且第一蝕刻劑與第二蝕刻劑不同。在暴露出圖案化光阻層540的頂表面500a和矽層400的頂表面400a之後，罩幕層600一部分的仍保留在碳層700之下，如圖12所示。換句話說，第二蝕刻劑不會蝕刻碳層700，因此，在碳層700之下的部分罩幕層600被碳層700所遮蔽。
參照圖13，蝕刻矽層400以暴露氮化層300的頂表面300a。在一些實施例中，使用第三蝕刻劑來蝕刻矽層400，且第三蝕刻劑與第二蝕刻劑不同。
參照圖14，蝕刻氮化層300以暴露氧化層200的頂表面200a。在一些實施例中，在蝕刻氮化層300之前，移除矽層400、圖案化 光阻層540、罩幕層600、和碳層700的剩餘部分。
參照圖15，蝕刻氧化層200以暴露基板100的頂表面100a，從而形成複數個開口OP。在蝕刻氧化層200之後，形成淺溝槽隔離120。
參照圖16，移除氮化層300、矽層400、圖案化光阻層540、罩幕層600、和碳層700的剩餘部分。在一些實施例中，開口OP的寬度W3為約14nm至約30nm。
在形成開口OP之後，從基板100的頂表面100a生長磊晶層(作為主動區域140)於開口OP中。如圖1所示，主動區域140填充在開口OP中。在一些實施例中，主動區域140包括矽。
在一些實施例中，進行化學機械平坦化(chemical mechanical planarization；CMP)以平坦化主動區域140和氧化層200(淺溝槽隔離120)。在一些實施例中，在化學機械平坦化之後，主動區域140和氧化層200為共平面的。
在一些傳統方法中，主動區域的寬度不夠小，且主動區域不均勻地形成。具體而言，傳統的主動區域是透過蝕刻基板，然後沈積氧化物於被蝕刻掉的空間中以形成淺溝槽隔離而形成的。在這些方法中，主動區域無法均勻地形成。這些因素使得半導體結構無法滿足新技術節點的要求。
與上述傳統方法相比，本揭露提供了一種方法20(如圖17所示)，其用於製備主動區域140於基板100上，其中主動區域140形成得夠小且均勻，從而能夠滿足新技術節點的要求。
參照圖17。圖17例示本揭露一些實施例之方法20的流程圖。方法20包括操作S22、S24、S26、S28、S30、S32、S34、S36、 S38、和S40。為了加速理解，參照圖1至圖16來描述方法20。
在操作S22中，接收其上具有氧化層200、氮化層300、和矽層400的基板100。請參照圖5，氧化層200、氮化層300、和矽層400堆疊在基板100上。
在操作S24中，如圖8所示，形成圖案化光阻層540於矽層400上。
在操作S26中，沈積罩幕層600以覆蓋圖案化光阻層540的輪廓，如圖9所示。
在操作S28中，塗佈碳層700於罩幕層600上，如圖10所示。
在操作S30中，蝕刻碳層700、罩幕層600、和矽層400以暴露氮化層300的頂表面300a，如圖13所示。
在操作S32中，如圖15所示，形成複數個開口OP於氧化層200中，並暴露基板100的頂表面100a。
在操作S34中，移除圖案化光阻層540、罩幕層600、和碳層700，如圖16所示。
在操作S36中，從基板100的頂表面100a生長主動區域140於開口OP中以形成如圖1所示的主動區域140。
在操作S38中，進行化學機械平坦化以平坦化主動區域140和氧化層200(淺溝槽隔離120)。
在操作S40中，使用主動區域140以形成電晶體結構。
參照圖18。圖18例示本揭露一些實施例之方法20的操作S22的流程圖。操作S22包括操作S222、S224、和S226。
在操作S222中，沈積氧化層200於基板100上，如圖3所示。
在操作S224中，沈積氮化層300於氧化層200上，如圖4所示。
在操作S226中，沈積矽層400於氮化層300上，如圖5所示。
參照圖19。圖19例示本揭露一些實施例之方法20的操作S24的流程圖。操作S24包括操作S242、S244、和S246。
在操作S242中，沈積光阻層500於矽層400上，如圖6所示。
在操作S244中，進行微影以將光阻層500轉移為該些光阻物件520於矽層400上。如圖7所示，將光阻層500圖案化並蝕刻成該些光阻物件520。
在操作S246中，修整該些光阻物件520以形成如圖8所示的圖案化光阻層540。
參照圖20。圖20例示本揭露一些實施例之方法20的操作S244的流程圖。操作S244包括操作S2442和S2444。
在操作S2442中，根據罩幕的圖案對光阻層500進行圖案化。
在操作S2444中，蝕刻光阻層500以形成該些光阻物件520。
參照圖21。圖21例示本揭露一些實施例之方法20的操作S246的流程圖。操作S246包括操作S2462和S2464。
在操作S2462中，將氣體提供給光阻物件520。
在操作S2464中，提高氣體和光阻物件520的溫度以蝕刻光阻物件520，從而修整光阻物件520。
參照圖22。圖22例示本揭露一些實施例之方法20的操作S30的流程圖。操作S30包括操作S302、S304、和S306。
在操作S302中，如圖1l所示，使用第一蝕刻劑來蝕刻碳層700以暴露罩幕層600的頂表面600a。
在操作S304中，如圖12所示，使用第二蝕刻劑來蝕刻罩幕層600以暴露圖案化光阻層540的頂表面500a和矽層400的頂表面400a。
在操作S306中，如圖13所示，使用第三蝕刻劑來蝕刻矽層400以暴露氮化層300的頂表面300a。
在一些實施例中，方法20包括間距倍增製程(pitch doubling process)，更具體地，反向間距倍增製程(reverse pitch doubling process)。開口OP的寬度W3實質上是光阻物件520的寬度W1的一半。
本揭露的一方面提供了一種主動區域的製備方法。該製備方法包括以下操作：接收其上具有氧化層、氮化層、和矽層的基板；形成圖案化光阻層於矽層上；沈積罩幕層以覆蓋圖案化光阻層的輪廓；塗佈碳層於罩幕層上；蝕刻碳層、罩幕層、和矽層以暴露氮化層的頂表面；形成複數個開口於氧化層中以暴露基板的頂表面；以及從基板的頂表面生長磊晶層於該些開口中以形成主動區域。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例 如，可用不同的方法實施上述的許多製程，且以其他製程或前述之組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中該之製程、機械、製造、物質形成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文該之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質形成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質形成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10:半導體結構
100:基板
120:淺溝槽隔離
140:主動區域

Claims (20)

  1. 一種主動區域的製備方法，包括： 接收一基板，其具有一氧化層、一氮化層和一矽層； 形成一圖案化光阻層於該矽層上； 沈積一罩幕層以覆蓋該圖案化光阻層的一輪廓； 塗佈一碳層於該罩幕層上； 蝕刻該碳層、該罩幕層、和該矽層以暴露該氮化層的一頂表面； 形成複數個開口於該氧化層中以暴露該基板的一頂表面；以及 從該基板的該頂表面生長一磊晶層於該些開口中以形成該些主動區域。
  2. 如請求項1所述之主動區域的製備方法，更包括： 移除該圖案化光阻層、該罩幕層、和該碳層。
  3. 如請求項1所述之主動區域的製備方法，更包括： 進行一化學機械平坦化以平坦化該些主動區域和該氧化層，其中在該化學機械平坦化之後，該些主動區域和該氧化層為共平面的。
  4. 如請求項3所述之主動區域的製備方法，更包括： 使用該些主動區域以形成複數個電晶體結構。
  5. 如請求項4所述之主動區域的製備方法，其中該氧化層包括該些電晶體結構的複數個淺溝槽隔離。
  6. 如請求項1所述之主動區域的製備方法，其中接收其上具有該氧化層、該氮化層、和該矽層的該基板包括： 沈積該氧化層於該基板上； 沈積該氮化層於該氧化層上；以及 沈積該矽層於該氮化層上。
  7. 如請求項6所述之主動區域的製備方法，其中該氧化層包括氧化矽、該氮化層包括氮化矽、且該矽層為一非晶矽層。
  8. 如請求項1所述之主動區域的製備方法，其中形成該圖案化光阻層於該矽層包括： 沈積一光阻層於該矽層； 進行一微影以將該光阻層轉移成複數個光阻物件於該矽層上；以及 修整該些光阻物件以形成該圖案化光阻層。
  9. 如請求項8所述之主動區域的製備方法，其中修整後每一個該些光阻物件的一寬度小於整修前每一個該些光阻物件的一寬度。
  10. 如請求項8所述之主動區域的製備方法，其中修整後每一個該些光阻物件的一尺寸小於修整前每一個該些光阻物件的一尺寸。
  11. 如請求項8所述之主動區域的製備方法，其中進行該微影以將該光阻層轉移成該些光阻物件於該矽層上包括： 根據一罩幕的一圖案來圖案化該光阻層；以及 蝕刻該光阻層以形成該些光阻物件。
  12. 如請求項8所述之主動區域的製備方法，其中修整該些光阻物件以形成該圖案化光阻層包括： 提供一氣體；以及 提高該氣體的一溫度以蝕刻該些光阻物件，從而修整該些光阻物件。
  13. 如請求項12所述之主動區域的製備方法，其中該氣體包括氧氣。
  14. 如請求項1所述之主動區域的製備方法，其中該罩幕層的沈積技術包括一原子層沈積。
  15. 如請求項1所述之主動區域的製備方法，其中該罩幕層包括氧化矽。
  16. 如請求項1所述之主動區域的製備方法，其中該罩幕層包括氮化矽。
  17. 如請求項1所述之主動區域的製備方法，其中蝕刻該碳層、該罩幕層、和該矽層以暴露該氮化層的該頂表面包括： 使用一第一蝕刻劑來蝕刻該碳層以暴露該罩幕層的一頂表面； 使用一第二蝕刻劑來蝕刻該罩幕層以暴露該圖案化光阻層的一頂表面和該矽層的一頂表面；以及 使用一第三蝕刻劑來蝕刻該矽層以暴露該氮化層的一頂表面。
  18. 如請求項17所述之主動區域的製備方法，其中該第一蝕刻劑與該第二蝕刻劑不同，且該第二蝕刻劑與該第三蝕刻劑不同。
  19. 如請求項1所述之主動區域的製備方法，其中每一個該些開口的一寬度範圍介於約14 nm至約30 nm。
  20. 如請求項1所述之主動區域的製備方法，其中該磊晶層包括矽。
TW111128384A 2022-05-31 2022-07-28 主動區域的製備方法 TWI817631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/828,802 2022-05-31
US17/828,802 US11830744B1 (en) 2022-05-31 2022-05-31 Method of preparing active areas

Publications (2)

Publication Number Publication Date
TWI817631B true TWI817631B (zh) 2023-10-01
TW202349461A TW202349461A (zh) 2023-12-16

Family

ID=88876642

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128384A TWI817631B (zh) 2022-05-31 2022-07-28 主動區域的製備方法

Country Status (3)

Country Link
US (2) US11830744B1 (zh)
CN (1) CN117153784A (zh)
TW (1) TWI817631B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830744B1 (en) * 2022-05-31 2023-11-28 Nanya Technology Corporation Method of preparing active areas

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070148968A1 (en) * 2005-12-26 2007-06-28 Samsung Electronics Co., Ltd. Method of forming self-aligned double pattern
US20090124086A1 (en) * 2007-11-13 2009-05-14 Hynix Semiconductor Inc. Method of fabricating a flash memory device
TWI424469B (zh) * 2007-11-30 2014-01-21 Taiwan Semiconductor Mfg 微影雙重圖形成形方法
TWI619144B (zh) * 2012-12-14 2018-03-21 蘭姆研究公司 用於多重圖案化之利用可灰化硬遮罩間隙塡充的影像反轉
US20190181014A1 (en) * 2017-12-13 2019-06-13 United Microelectronics Corp. Patterning method
US20200043735A1 (en) * 2014-10-17 2020-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Semiconductor Device Fabrication
US20210119023A1 (en) * 2019-10-17 2021-04-22 Shanghai Huali Integrated Circuit Corporation FinFET Transistor Cut Etching Process Method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10395937B2 (en) * 2017-08-29 2019-08-27 Taiwan Semiconductor Manufacturing Co., Ltd Fin patterning for semiconductor devices
KR20200055192A (ko) * 2018-11-12 2020-05-21 삼성전자주식회사 반도체 소자 형성 방법
US11315787B2 (en) * 2019-04-17 2022-04-26 Applied Materials, Inc. Multiple spacer patterning schemes
US11532502B2 (en) * 2020-03-31 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd Reducing parasitic capacitance in field-effect transistors
US11335568B2 (en) * 2020-05-12 2022-05-17 Winbond Electronics Corp. Method for forming semiconductor structure
US20220367625A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor Source/Drain Regions and Methods of Forming the Same
US20220367683A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Method for Multigate Devices with Suppressed Diffusion
US20230006069A1 (en) * 2021-07-05 2023-01-05 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure and semiconductor structure
US11830744B1 (en) * 2022-05-31 2023-11-28 Nanya Technology Corporation Method of preparing active areas

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070148968A1 (en) * 2005-12-26 2007-06-28 Samsung Electronics Co., Ltd. Method of forming self-aligned double pattern
US20090124086A1 (en) * 2007-11-13 2009-05-14 Hynix Semiconductor Inc. Method of fabricating a flash memory device
TWI424469B (zh) * 2007-11-30 2014-01-21 Taiwan Semiconductor Mfg 微影雙重圖形成形方法
TWI619144B (zh) * 2012-12-14 2018-03-21 蘭姆研究公司 用於多重圖案化之利用可灰化硬遮罩間隙塡充的影像反轉
US20200043735A1 (en) * 2014-10-17 2020-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Semiconductor Device Fabrication
US20190181014A1 (en) * 2017-12-13 2019-06-13 United Microelectronics Corp. Patterning method
US20210119023A1 (en) * 2019-10-17 2021-04-22 Shanghai Huali Integrated Circuit Corporation FinFET Transistor Cut Etching Process Method

Also Published As

Publication number Publication date
US20230386858A1 (en) 2023-11-30
CN117153784A (zh) 2023-12-01
US20240038548A1 (en) 2024-02-01
US12094724B2 (en) 2024-09-17
TW202349461A (zh) 2023-12-16
US11830744B1 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
US20180323108A1 (en) Methods for Forming Fin Field-Effect Transistors
US9177792B2 (en) Reverse tone STI formation and epitaxial growth of semiconductor between STI regions
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
TWI815116B (zh) 半導體結構的製造方法
TWI817631B (zh) 主動區域的製備方法
US10957550B2 (en) Semiconductor structure and formation method thereof
CN114446769A (zh) 半导体器件的制备方法
CN100468649C (zh) 制作开口与接触孔的方法
US20120225560A1 (en) Manufacturing method of integrated circuits based on formation of lines and trenches
TW202044408A (zh) 形成閘極光罩層的方法
CN111799150A (zh) 半导体结构及其制备方法
WO2022100055A1 (zh) 半导体结构的制造方法及半导体结构
CN115132572A (zh) 半导体器件及其制造方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
TWI786734B (zh) 製造半導體結構的方法
CN118156223B (zh) 半导体结构的制备方法
KR100932130B1 (ko) 반도체소자 제조 방법
TWI715967B (zh) 半導體結構及其製造方法
US20230223256A1 (en) Power device structures and methods of making
CN117457582A (zh) 一种半导体器件外延层的形成方法
CN116759300A (zh) 半导体结构的制造方法
CN117954384A (zh) 半导体结构及其形成方法
TW202025293A (zh) 半導體基底及其製備方法
TW202403843A (zh) 半導體結構的製造方法