TWI786734B - 製造半導體結構的方法 - Google Patents

製造半導體結構的方法 Download PDF

Info

Publication number
TWI786734B
TWI786734B TW110126124A TW110126124A TWI786734B TW I786734 B TWI786734 B TW I786734B TW 110126124 A TW110126124 A TW 110126124A TW 110126124 A TW110126124 A TW 110126124A TW I786734 B TWI786734 B TW I786734B
Authority
TW
Taiwan
Prior art keywords
uniform
linear fin
fin features
features
target layer
Prior art date
Application number
TW110126124A
Other languages
English (en)
Other versions
TW202207293A (zh
Inventor
莊英政
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202207293A publication Critical patent/TW202207293A/zh
Application granted granted Critical
Publication of TWI786734B publication Critical patent/TWI786734B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種製造半導體結構的方法包括：提供基板及目標層設置於基板上方，目標層具有中央區域及周邊區域；在中央區域內形成複數個線形鰭特徵，其中複數個線形鰭特徵相互平行並分別具有不均勻邊緣部；以及移除線形鰭特徵的不均勻邊緣部並得到均勻線形鰭特徵。

Description

製造半導體結構的方法
本發明涉及一種製造半導體結構的方法。
隨著半導體器件集成密度的增加，微影製程需要更高的分辨率來滿足半導體器件的精確度要求。微影製程通常用於半導體基板上製造電子和光電元件。因此，圖形化的精準度是決定半導體元件的關鍵因素。
然而，邊緣不均勻所導致的缺陷主要是由微影製程後的光負載效應(photo loading effect)和刻蝕負載效應(etch loading effect)所引起的。光學鄰近校正(OPC)通常用於解決邊緣缺陷並預先對光阻上的圖案進行修正。然而，在製造半導體結構的過程中進行光學鄰近校正需要耗費大量的時間與成本。
從以上描述可知，有必要開發更有效的方法來製造均勻的半導體結構。
為解決上述問題本發明提供一種製造半導體結構 的方法，其包括：提供基板及目標層設置於基板上方，目標層具有中央區域及周邊區域；在中央區域內形成複數個線形鰭特徵，其中複數個線形鰭特徵相互平行並具有不均勻邊緣部；以及移除線形鰭特徵的不均勻邊緣部並得到均勻線形鰭特徵。
在本發明的一個或多個實施方式中，每一線形鰭特徵具有均勻部，其中不均勻邊緣部的寬度大於均勻部的寬度。
在本發明的一個或多個實施方式中，製造半導體結構的方法更包括：在基板及目標層之間形成硬遮罩。
在本發明的一個或多個實施方式中，目標層包括氮化矽。
在本發明的一個或多個實施方式中，在中央區域內形成複數個線形鰭特徵包括：對目標層的中央區域執行第一微影蝕刻製程。
在本發明的一個或多個實施方式中，移除線形鰭特徵的不均勻邊緣部並得到均勻線形鰭特徵包括：形成覆蓋目標層的圖形化光阻層，其中圖形化光阻層包括暴露不均勻邊緣部的開口；移除不均勻邊緣部；以及移除圖形化光阻層。
在本發明的一個或多個實施方式中，開口的寬度介於100nm至1μm之間。
在本發明的一個或多個實施方式中，製造半導體結構的方法更包括：蝕刻均勻線形鰭特徵，使得每一均勻線 形鰭特徵被分割成多個鰭特徵段，且鰭特徵段的兩相鄰者被溝渠間隔分開。
在本發明的一個或多個實施方式中，製造半導體結構的方法更包括在溝渠中形成隔離結構。
在本發明的一個或多個實施方式中，製造半導體結構的方法更包括對隔離結構實施研磨製程，以暴露出鰭特徵段。
在本發明的一個或多個實施方式中，蝕刻均勻線形鰭特徵，使得每一均勻線形鰭特徵被分割成多個鰭特徵段包括：對每一均勻線形鰭特徵執行第二微影蝕刻製程，以得到多個鰭特徵段。
綜上所述，本發明提供一種製造半導體結構的方法，其中光負載效應及蝕刻負載效應所導致的不均勻部可以被避免，並因此得到均勻線形鰭特徵。接著，均勻線形鰭特徵被蝕刻並形成鰭特徵段。因為線形鰭特徵的不均勻邊緣部被移除，進而可以有效率地得到高品質的鰭特徵段。
以上所述僅係用以闡述本發明所欲解決的問題、解決問題的技術手段、及其產生的功效等等，本發明之具體細節將在下文的實施方式及相關圖式中詳細介紹。
100:方法
101,102,103,104,105,106,107:步驟
200:半導體結構
210:基板
230:目標層
231:線形鰭特徵
231a:不均勻邊緣部
231b:均勻部
233:均勻線形鰭特徵
235:鰭特徵段
237:溝渠
239:隔離結構
250:圖形化光阻層
251:開口
CA:中央區域
PA:周邊區域
W,X1,X2:寬度
為描述獲得本發明上述或其它的優點和特徵，將通過參考其具體實施方式對上述簡要描述的原理進行更具體的闡釋，而具體實施方式被展現在附圖中。這些附圖僅例 示性地描述本發明，因此不被認為是對範圍的限制。通過附圖，本發明的原理會被清楚解釋，且附加的特徵和細節將被完整描述，其中：第1圖根據本發明一個或多個實施方式繪示製造半導體結構的方法的步驟流程圖；第2圖至第7圖用以圖形化地表示第1圖中製造半導體結構的方法的各個步驟；第8圖是未採用本發明所提供的方法的半導體結構上視圖；以及第9圖是採用本發明所提供的方法的半導體結構上視圖。
本發明可以以許多不同的形式實施。代表性實施例在附圖中示出，並且將在本文中詳細描述。本公開包含原理的示例或說明，並且本公開的態樣將不受限於所示的實施例。
此外，相對用語(例如是「上」或「下」、「頂部」或「底部」、「左側」或「右側」)可用於描述圖式中元件之間的關係。可理解的是，除了圖式中所描繪的關係外，相對用語涵蓋裝置的其他關係。舉例而言，如果翻轉一個圖式中的裝置，被描述為在其他元素「下方」的元件，將位於其他元件的「上方」。因此根據圖式中的結構關係，所例示的用詞「下方」也可以解釋為「上方」和「下方」。類似地，若圖式中的裝置翻轉，元件被描述為在其他元件 「下方」或「之下」時，也將被解釋為在其他元件「上方」和「之上」。類似地，相對用語如「下方」或「之下」也能解釋為在元件的「上方」或「之上」。
第1圖根據本發明一個或多個實施方式繪示製造半導體結構的方法100的步驟流程圖。方法100始於步驟101，其中步驟101為提供基板及其上方的目標層，且目標層包括中央區域及周邊區域。方法100接著進行至步驟102，其中步驟102包括在中央區域形成複數個線形鰭特徵，其中複數個線形鰭特徵相互平行並具有不均勻邊界部。方法100接著進行至步驟103，其中步驟103包括移除線形鰭特徵的不均勻邊界部，進而得到均勻線形鰭特徵。接著，方法100進行至步驟104，其中步驟104包括蝕刻均勻線形鰭特徵，使得每一均勻線形鰭特徵被分割成多個鰭特徵段，且兩相鄰的鰭特徵段被溝渠間隔分開。方法100接著進行至步驟105，其中步驟105包括在溝渠中形成隔離結構。接著，方法100進行至步驟106，步驟106包括對隔離結構實施研磨製程，以暴露出鰭特徵段。雖然方法100在圖式被描述為一系列的步驟，應當理解，圖式的步驟排序不應用於限制方法100。例如，一些步驟可以依據不同的順序執行並可能與在此所描述的步驟之外的製程同時執行。
第2圖至第7圖用以圖形化地表示第1圖中製造半導體結構的方法100的各個步驟。第2圖繪示出第1圖中步驟101的細節。請參考第1圖及第2圖，步驟101 包括提供基板210和目標層230，其中目標層230設置於基板210上，目標層230包括中央區域CA及周邊區域PA。在本發明的一些實施方式中，基板210的材料不同於目標層230的材料。基板210包括矽(Si)、鎵(Ga)、砷化鎵(GaAs)，氮化鎵(GaN)、應變矽、矽鍺(SiGe)、碳化矽(SiC)、鑽石、磊晶層或其組合，而目標層230的材料實際上由半導體結構的類型所決定。在本發明的一些實施方式中，目標層230包括絕緣材料(例如氮化矽)、半導體材料或導體材料。可以使用例如為物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿加強型化學氣相沉積(PECVD)或其他適合的沉積製程在基板210上形成目標層230，本發明並不以此為限。
在本發明的一些實施方式中，方法100更包括在基板210及目標層230之間形成硬遮罩的步驟，其中硬遮罩為單層結構或多層結構，但本發明並不以此為限。
請參考第2圖及第3圖。第2圖及第3圖可用以圖形化地表示第1圖中的步驟102。在本發明的一些實施方式中，對目標層230的中央區域CA執行第一微影蝕刻製程，藉此線形鰭特徵231被形成在中央區域CA內。微影蝕刻製程是指利用光線將幾何圖形從光罩轉移至具有光敏感性的化學光阻上，並接著進行一系列的化學製程，然後將曝光的圖案蝕刻到指定的材料中，並可以將所需的圖案經由沉積製程將物質形成在光阻下方的材料。具體而言，由於光負載效應及蝕刻負載效應，線形鰭特徵231包括不 均勻邊緣部231a及均勻部231b，其中不均勻邊緣部231a的寬度X1大於均勻部231b的寬度X2。
請參考第3圖至第5圖。第3圖至第5圖可用於圖形化地表示第1圖中的步驟103。在本發明的一些實施方式中，步驟103包括移除線形鰭特徵231的不均勻邊緣部231a，以得到均勻線形鰭特徵233。在本發明的一些實施方式中，移除線形鰭特徵231的不均勻邊緣部231a包括：形成覆蓋周邊區域PA及目標層230的圖形化光阻層250，其中圖形化光阻層250包括開口251，其中開口251暴露線形鰭特徵231的不均勻邊緣部231a；以及使用圖形化光阻層250移除不均勻邊緣部231a並接著移除圖形化光阻層250。由於僅留下線形鰭特徵231的均勻部231b，因此可以得到均勻線形鰭特徵233。
具體而言，圖形化光阻層250可以包括正光阻層或負光阻層，其中圖形化光罩(圖未示)被實施以覆蓋圖形化光阻層250的部分並遮擋光線，因此圖形化光阻層250未被覆蓋的部分會被暴露於光線。可以對圖形化光阻層250施加溶液並移除圖形化光阻層250中被覆蓋的部分或未被覆蓋的部分。當使用正光阻層時，圖形化光阻層250中未被覆蓋的部分會被降解並溶解移除。當使用負光阻時，圖形化光阻層250中未被覆蓋的部分被光線強化，而溶液會溶解並移除圖形化光阻層250中被覆蓋的部分。透過前述的方法，圖形化光阻層250可以被圖形化並具有開口251。此外，開口251的寬度W介於大約100nm至大 約1μm之間，以暴露不均勻邊緣部231a。
在本發明的一些實施方式中，任何適合的蝕刻製程都可以被用來移除不均勻邊緣部231a，而所述的蝕刻製程可以為非等向性蝕刻製程(例如是乾式蝕刻製程)或等向性蝕刻製程(例如是濕式蝕刻製程)，但本發明並不以此為限。另一方面，任何適合的移除製程都可以實施以移除圖形化光阻層250，例如將有機溶液或無機溶液施用於圖形化光阻層250，但本發明並不以此為限。
請參考第5圖及第6圖。第5圖及第6圖可用以圖形化地表示第1圖中的步驟104。在本發明的一些實施方式中，形成半導體結構的方法100的步驟104更包括：蝕刻均勻線形鰭特徵233，藉此每一均勻線形鰭特徵233被分成多個鰭特徵段235，且兩相鄰的鰭特徵段235被溝渠237間隔分開。具體而言，對均勻線形鰭特徵233執行第二微影蝕刻製程，藉此得到鰭特徵段235，但本發明並不以此為限。
請參考第6圖及第7圖。第6圖及第7圖可用以圖像化地表示第1圖中的步驟106。在本發明的一些實施方式中，形成半導體結構的方法100更包括步驟106，其中步驟106包括在溝渠237中形成隔離結構239。隔離結構239環繞鰭特徵段235以形成在多個鰭特徵段235之間的淺槽隔離結構(shallow trench isolation；STI)。接著，方法100進行至步驟107，其中步驟107包括對隔離結構239執行研磨製程，其中研磨製程可以為化學機 械研磨製程(chemical mechanical polishing,CMP)，進而暴露鰭特徵段235的頂表面。因此，形成半導體結構200，其中半導體結構200的鰭特徵段235的邊緣相當均勻。此外，半導體結構200更包括隔離結構239，隔離結構239環繞並暴露出鰭特徵段235。
請參考第8圖及第9圖。第8圖是未採用本發明所提供的方法100的半導體結構上視圖。第9圖是採用本發明所提供的方法100的半導體結構上視圖。如第8圖所示，半導體結構中某些鰭特徵段的邊緣並不均勻。如第9圖所示，鰭特徵段被有效地修正且邊緣相當均勻，因此實施方法100可以得到較佳的半導體結構。
綜上所述，本發明提供一種製造半導體結構的方法，其中光負載效應及蝕刻負載效應所導致的不均勻部可以被避免，並因此得到均勻線形鰭特徵。接著，均勻線形鰭特徵被蝕刻並形成鰭特徵段。因為線形鰭特徵的不均勻邊緣部被移除，進而可以有效率地得到高品質的鰭特徵段。
本發明不同實施方式已描述如上，應可理解的是不同實施方式僅作為實例來呈現，而不作為限定。在不脫離本發明的精神和範圍下，可根據本文的揭露對本揭露的實施方式做許多更動。因此，本發明的廣度和範圍不應受上述描述的實施例所限制。
200:半導體結構
210:基板
230:目標層
235:鰭特徵段
239:隔離結構
CA:中央區域
PA:周邊區域

Claims (11)

  1. 一種製造半導體結構的方法，包括： 提供基板及目標層設置於該基板上方，該目標層具有中央區域及周邊區域； 在該中央區域內形成複數個線形鰭特徵，其中該些線形鰭特徵相互平行並分別具有不均勻邊緣部；以及 移除該些線形鰭特徵的該不均勻邊緣部並得到均勻線形鰭特徵。
  2. 如請求項1所述之方法，其中每一該些線形鰭特徵具有均勻部，其中該不均勻邊緣部的寬度大於該均勻部的寬度。
  3. 如請求項1所述之方法，更包括： 在該基板及該目標層之間形成硬遮罩。
  4. 如請求項1所述之方法，其中該目標層包括氮化矽。
  5. 如請求項1所述之方法，其中在該中央區域內形成複數個線形鰭特徵包括： 對該目標層的該中央區域執行第一微影蝕刻製程。
  6. 如請求項1所述之方法，移除該些線形鰭特徵的該不均勻邊緣部並得到均勻線形鰭特徵包括： 形成覆蓋該目標層的圖形化光阻層，其中該圖形化光阻層包括暴露該不均勻邊緣部的開口； 移除該不均勻邊緣部；以及 移除該圖形化光阻層。
  7. 如請求項6所述之方法，其中該開口的寬度介於100 nm 至1μm之間。
  8. 如請求項1所述之方法，更包括： 蝕刻該些均勻線形鰭特徵，使得每一該些均勻線形鰭特徵被分割成多個鰭特徵段，且該些鰭特徵段的兩相鄰者被溝渠間隔分開。
  9. 如請求項8所述之方法，更包括： 在該溝渠中形成隔離結構。
  10. 如請求項9所述之方法，更包括： 對該隔離結構實施研磨製程，以暴露出該些鰭特徵段。
  11. 如請求項8所述之方法，其中蝕刻該些均勻線形鰭特徵，使得每一該些均勻線形鰭特徵被分割成多個鰭特徵段包括： 對每一該些均勻線形鰭特徵執行第二微影蝕刻製程，以得到該些鰭特徵段。
TW110126124A 2020-08-09 2021-07-15 製造半導體結構的方法 TWI786734B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/988,712 US11444180B2 (en) 2020-08-09 2020-08-09 Method of forming uniform fin features
US16/988,712 2020-08-09

Publications (2)

Publication Number Publication Date
TW202207293A TW202207293A (zh) 2022-02-16
TWI786734B true TWI786734B (zh) 2022-12-11

Family

ID=80114026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126124A TWI786734B (zh) 2020-08-09 2021-07-15 製造半導體結構的方法

Country Status (3)

Country Link
US (1) US11444180B2 (zh)
CN (1) CN114068322A (zh)
TW (1) TWI786734B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090246966A1 (en) * 2008-03-28 2009-10-01 Cho Nam-Myun Method of fine patterning semiconductor device
TW201411289A (zh) * 2012-09-14 2014-03-16 Nanya Technology Corp 雙重圖案化的方法
US20170125248A1 (en) * 2015-11-02 2017-05-04 Yongkong SIEW Semiconductor device and method of fabricating the same
TW201919098A (zh) * 2017-11-09 2019-05-16 南亞科技股份有限公司 半導體結構及其製造方法
TW201926409A (zh) * 2017-11-30 2019-07-01 南亞科技股份有限公司 半導體結構的製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560045B (zh) * 2017-09-25 2021-04-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10522349B2 (en) * 2017-11-30 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-reflective coating by ion implantation for lithography patterning
US10930767B2 (en) * 2018-07-16 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-like field effect transistor patterning methods for achieving fin width uniformity
FR3085536A1 (fr) * 2018-09-03 2020-03-06 Soitec Dispositif cfet et procede de fabrication d'un tel dispositif

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090246966A1 (en) * 2008-03-28 2009-10-01 Cho Nam-Myun Method of fine patterning semiconductor device
TW201411289A (zh) * 2012-09-14 2014-03-16 Nanya Technology Corp 雙重圖案化的方法
US20170125248A1 (en) * 2015-11-02 2017-05-04 Yongkong SIEW Semiconductor device and method of fabricating the same
TW201919098A (zh) * 2017-11-09 2019-05-16 南亞科技股份有限公司 半導體結構及其製造方法
TW201926409A (zh) * 2017-11-30 2019-07-01 南亞科技股份有限公司 半導體結構的製造方法

Also Published As

Publication number Publication date
TW202207293A (zh) 2022-02-16
US20220045197A1 (en) 2022-02-10
CN114068322A (zh) 2022-02-18
US11444180B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
US20170162435A1 (en) Method of spacer patterning to form a target integrated circuit pattern
KR101312773B1 (ko) 반전 톤 ｓｔｉ 형성
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
TWI633596B (zh) 形成溝渠的方法
CN102810472A (zh) 降低凹槽侧壁上的条痕的方法
US10475649B2 (en) Patterning method
US10734284B2 (en) Method of self-aligned double patterning
TWI786734B (zh) 製造半導體結構的方法
JP2008091824A (ja) 半導体装置の製造方法
CN111799150A (zh) 半导体结构及其制备方法
CN108735585B (zh) 掩模图案的制作方法
WO2022100055A1 (zh) 半导体结构的制造方法及半导体结构
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
US9837282B1 (en) Semiconductor structure
US7645679B2 (en) Method for forming isolation layer in semiconductor devices
TWI817631B (zh) 主動區域的製備方法
KR100629604B1 (ko) 반도체 소자의 게이트 라인 형성 방법
KR20070000204A (ko) 미세 패턴 형성 방법
TWI786490B (zh) 半導體結構及其形成方法
TWI700778B (zh) 半導體基板邊緣處理方法
KR100818387B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100835420B1 (ko) 반도체장치의 제조방법
KR100567049B1 (ko) 반도체소자의 격리영역 형성방법
TW202332988A (zh) 具有能量可移除間隙子之半導體元件結構的製備方法
US20050142877A1 (en) Chemical-mechanical polishing proximity correction method and correction pattern thereof