TWI700778B - 半導體基板邊緣處理方法 - Google Patents

半導體基板邊緣處理方法 Download PDF

Info

Publication number
TWI700778B
TWI700778B TW108121323A TW108121323A TWI700778B TW I700778 B TWI700778 B TW I700778B TW 108121323 A TW108121323 A TW 108121323A TW 108121323 A TW108121323 A TW 108121323A TW I700778 B TWI700778 B TW I700778B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
edge
layer
oxide layer
processing
Prior art date
Application number
TW108121323A
Other languages
English (en)
Other versions
TW202101665A (zh
Inventor
蘇舜皇
鍾宏治
賴世麒
鄭先益
Original Assignee
台灣茂矽電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣茂矽電子股份有限公司 filed Critical 台灣茂矽電子股份有限公司
Priority to TW108121323A priority Critical patent/TWI700778B/zh
Application granted granted Critical
Publication of TWI700778B publication Critical patent/TWI700778B/zh
Publication of TW202101665A publication Critical patent/TW202101665A/zh

Links

Images

Abstract

本案係關於一種半導體基板邊緣處理方法，包括步驟：提供半導體基板；於半導體基板形成墊氧化層；於半導體基板上進行氣相沉積，以形成氮矽化合物層；對半導體基板進行邊緣處理並移除墊氧化層及部分之氮矽化合物層；以及對半導體基板進行熱氧化，以形成至少部分包覆半導體基板之氧化層。藉此，可使半導體邊緣均勻緻密且相當平整，以達到有效抑制邊緣缺陷之功效。同時更能有效降低成本並提高產能及良率。

Description

半導體基板邊緣處理方法
本案係關於一種半導體基板之處理方法，尤指一種半導體基板之邊緣處理方法。
在半導體製造業中，若要在不添購或增設新設備或機台的情況下發展新製程時，若能有效抑制晶圓邊緣的缺陷，可以有效提升產能、良率，同時又能滿足汽車工業要求的較高規格品質及安全等產品特性。
一般而言，半導體工廠需要使用的晶圓通常需要具有特定的形狀。其晶圓製造商為了滿足此等需求，往往會在晶圓由鑄錠(Ingot)切成薄片時進行倒角(Beveling)或周緣圓角化(Peripheral rounding)。然而，在倒角製程中往往造成晶圓的邊緣形成粗糙且不平整的表面，使得晶圓的邊緣容易地成為後續製造過程中的缺陷中心。
故此，如何發展一種能有效抑制晶圓邊緣缺陷的半導體基板邊緣處理方法，實為目前尚待解決的問題。
本案之主要目的為提供一種半導體基板邊緣處理方法，俾解決並改善前述先前技術之問題與缺點。
本案之另一目的為提供一種半導體基板邊緣處理方法，藉由對半導體基板進行邊緣處理並形成至少部分包覆半導體基板之氧化層，可使半導體邊緣均勻緻密且相當平整，以達到有效抑制邊緣缺陷之功效。同時，更可在不添購新設備的情況下改善現有製程，進而有效降低成本並提高產能及良率。
為達上述目的，本案之一較佳實施態樣為提供一種半導體基板邊緣處理方法，包括步驟：(a)提供一半導體基板；(b)於該半導體基板形成一墊氧化層；(c)於該半導體基板上進行一氣相沉積，以形成一氮矽化合物層；(d)對該半導體基板進行邊緣處理並移除該墊氧化層及部分之該氮矽化合物層；以及(e)對該半導體基板進行熱氧化，以形成至少部分包覆該半導體基板邊緣之一氧化層。
在一些實施例中，該半導體基板邊緣處理方法於該步驟(e)之後更包括步驟：(f)移除剩餘之該墊氧化層及該氮矽化合物層。
在一些實施例中，該步驟(d)係以一微影製程實現。
在一些實施例中，該步驟(d)更包括步驟：(d1)塗佈光阻液於該氮矽化合物層，以形成一光阻層；(d2)對該半導體基板之邊緣進行曝光，以移除部分之該光阻層；(d3)對該半導體基板之邊緣進行顯影；(d4)對該墊氧化層及該氮矽化合物層進行蝕刻；以及(d5)移除剩餘之該光阻層。
根據本案之構想，該光阻液為正光阻液，且該光阻層為一正光阻層。
在一些實施例中，該半導體基板邊緣處理方法於該步驟(c)中，該氣相沉積為化學氣相沉積。
在一些實施例中，該半導體基板邊緣處理方法於該步驟(c)中，該墊氧化層係形成於該半導體基板具有之一磊晶層。
根據本案之構想，該墊氧化層係與該磊晶層相連接。
在一些實施例中，該氧化層為二氧化矽。
在一些實施例中，該半導體基板為一晶圓，且該半導體基板為一P型半導體或一N型半導體。
10:半導體基板
11:墊氧化層
12:氮矽化合物層
13:氧化層
14:磊晶層
15:光阻層
S10~S50:步驟
S401~S404:步驟
第1圖至第8圖係顯示本案半導體基板邊緣處理方法之流程結構圖。
第9圖係顯示本案較佳實施例之半導體基板邊緣處理方法流程圖。
第10圖係顯示第9圖所示之步驟S40之細部流程圖。
體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖示在本質上係當作說明之用，而非架構於限制本案。
請參閱第1圖至第9圖，其中第1圖至第8圖係顯示本案半導體基板邊緣處理方法之流程結構圖，以及第9圖係顯示本案較佳實施例之半導體基板邊緣處理方法流程圖。如第1圖至第9圖所示，根據本案之一較佳實施例，本案半導體基板邊緣處理方法包括步驟如下。首先，如第1圖及步驟S10所示，提供半導體基板10，其中半導體基板10可為晶圓，且半導體基板10可為P型半導體或N型半導體。其次，如第2圖及步驟S20所示，於半導體基板10形成墊氧化層11。 接著，如第2圖及步驟S30所示，於半導體基板10上進行氣相沉積，以形成氮矽化合物(SiNx)層12。然後，如第3圖至第7圖及步驟S40與步驟S50所示，對半導體基板10進行邊緣處理並移除墊氧化層11及部分之氮矽化合物層12，以及對半導體基板10進行熱氧化(Thermal Oxidation)，以形成至少部分包覆半導體基板10之氧化層13，其中該氧化層13較佳為二氧化矽，但不以此為限。較佳地，氧化層13係包覆半導體基板10，並完全覆蓋半導體基板10具有粗糙表面或缺陷之邊緣，但不以此為限。由於經過熱氧化之氧化層13係成長為厚度均勻且緻密的氧化物薄膜，可使半導體整體均勻，同時使半導體邊緣均勻緻密且相當平整，以達到有效抑制邊緣缺陷之功效。同時，更可在不添購新設備的情況下改善現有製程，進而有效降低成本並提高產能及良率。
根據本案之構想，在步驟S50之後，本案半導體基板邊緣處理方法係可進一步包括移除剩餘之墊氧化層11及氮矽化合物層12之步驟。於一些實施例中，此步驟係可以蝕刻之方式實現，但不以此為限。經此步驟移除剩餘墊氧化層11及氮矽化合物層12之後，半導體基板10之結構示意係如第8圖所示。
請再參閱第1圖至第9圖。在一些實施例中，半導體基板10在進行最初製程或邊緣處理時，係可先行具有磊晶層14，但不以此為限，例如但不限於來料時晶圓上即已具有磊晶層14。在前述之步驟S20中，墊氧化層11係與磊晶層14相連接，且墊氧化層可為二氧化矽(SiO2)。另在前述之步驟S30中，氣相沉積可為化學氣相沉積(Chemical Vapor Deposition,CVD)，且氮矽化合物層12係沉積並形成於磊晶層14之上。
請參閱第9圖與第10圖，並配合第3圖至第6圖，其中第10圖係顯示第9圖所示之步驟S40之細部流程圖。如第3圖至第6圖及第9圖與第10圖所示，本案半導體基板邊緣處理方法之步驟S40係可以微影(photolithography)製程(亦稱黃光製程)實現，且步驟S40具體包括以下步驟：首先，如步驟S401所示，塗 佈光阻液於墊氧化層11及氮矽化合物層12，以形成光阻層15。其次，如步驟S402所示，對半導體基板10之邊緣進行曝光，以移除部分之光阻層15(亦稱去光阻製程)。然後，如步驟S403所示，對半導體基板10之邊緣進行顯影。接著，如步驟S404所示，對墊氧化層11及氮矽化合物層12進行蝕刻，以移除墊部分之氧化層11及部分之氮矽化合物層12。然後，如步驟S405所示，移除剩餘之光阻層15。
根據本案之構想，光阻液為正光阻(Positive Photoresist)液，且光阻層15為正光阻層。當然，若為達成特定需求，本案亦可選用負光阻液以形成負光阻層，此亦屬本案教示範圍。
另一方面，在本案半導體基板邊緣處理方法中，步驟S404及步驟S405係各自可以蝕刻之方式實現，且蝕刻之方式可以是單面蝕刻、雙面蝕刻、全蝕刻、濕蝕刻、乾蝕刻或化學蝕刻，製造過程中係可依照實際需求選用。
綜上所述，本案提供一種半導體基板邊緣處理方法，藉由對半導體基板進行邊緣處理並形成至少部分包覆半導體基板之氧化層，可使半導體邊緣均勻緻密且相當平整，以達到有效抑制邊緣缺陷之功效。同時，更可在不添購新設備的情況下改善現有製程，進而有效降低成本並提高產能及良率。
縱使本發明已由上述之實施例詳細敘述而可由熟悉本技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
S10~S50:步驟

Claims (10)

  1. 一種半導體基板邊緣處理方法，包括步驟：(a)提供一半導體基板；(b)於該半導體基板形成一墊氧化層；(c)於該半導體基板上進行一氣相沉積，以形成一氮矽化合物層；(d)對該半導體基板進行邊緣處理並移除該墊氧化層及部分之該氮矽化合物層；以及(e)對該半導體基板進行熱氧化，以形成至少部分包覆該半導體基板邊緣之一氧化層。
  2. 如申請專利範圍第1項所述之半導體基板邊緣處理方法，其中於該步驟(e)之後更包括步驟：(f)移除剩餘之該墊氧化層及該氮矽化合物層。
  3. 如申請專利範圍第1項所述之半導體基板邊緣處理方法，其中該步驟(d)係以一微影製程實現。
  4. 如申請專利範圍第1項所述之半導體基板邊緣處理方法，其中該步驟(d)更包括步驟：(d1)塗佈光阻液於該氮矽化合物層，以形成一光阻層；(d2)對該半導體基板之邊緣進行曝光，以移除部分之該光阻層；(d3)對該半導體基板之邊緣進行顯影；(d4)對該墊氧化層及該氮矽化合物層進行蝕刻；以及(d5)移除剩餘之該光阻層。
  5. 如申請專利範圍第4項所述之半導體基板邊緣處理方法，其中該光阻液為正光阻液，且該光阻層為一正光阻層。
  6. 如申請專利範圍第1項所述之半導體基板邊緣處理方法，其中於該步驟(c)中，該氣相沉積為化學氣相沉積。
  7. 如申請專利範圍第1項所述之半導體基板邊緣處理方法，其中於該步驟(c)中，該墊氧化層係形成於該半導體基板具有之一磊晶層。
  8. 如申請專利範圍第7項所述之半導體基板邊緣處理方法，其中該墊氧化層係與該磊晶層相連接。
  9. 如申請專利範圍第1項所述之半導體基板邊緣處理方法，其中該氧化層為二氧化矽。
  10. 如申請專利範圍第1項所述之半導體基板邊緣處理方法，其中該半導體基板為一晶圓，且該半導體基板為一P型半導體或一N型半導體。
TW108121323A 2019-06-19 2019-06-19 半導體基板邊緣處理方法 TWI700778B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108121323A TWI700778B (zh) 2019-06-19 2019-06-19 半導體基板邊緣處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108121323A TWI700778B (zh) 2019-06-19 2019-06-19 半導體基板邊緣處理方法

Publications (2)

Publication Number Publication Date
TWI700778B true TWI700778B (zh) 2020-08-01
TW202101665A TW202101665A (zh) 2021-01-01

Family

ID=73003418

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121323A TWI700778B (zh) 2019-06-19 2019-06-19 半導體基板邊緣處理方法

Country Status (1)

Country Link
TW (1) TWI700778B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW346663B (en) * 1997-05-01 1998-12-01 Taiwan Semiconductor Mfg Co Ltd Process for forming an oxidation isolation region in a substrate
TW448535B (en) * 1999-05-11 2001-08-01 Mosel Vitelic Inc Method to manufacture field oxide
TW200614373A (en) * 2004-10-28 2006-05-01 Mosel Vitelic Inc Method for forming field oxide
US20080213952A1 (en) * 2004-01-12 2008-09-04 Advanced Micro Devices, Inc. Shallow trench isolation process and structure with minimized strained silicon consumption
TW201541510A (zh) * 2014-04-28 2015-11-01 Taiwan Semiconductor Mfg Co Ltd 具矽濃度控制的蝕刻製程方法及其系統

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW346663B (en) * 1997-05-01 1998-12-01 Taiwan Semiconductor Mfg Co Ltd Process for forming an oxidation isolation region in a substrate
TW448535B (en) * 1999-05-11 2001-08-01 Mosel Vitelic Inc Method to manufacture field oxide
US20080213952A1 (en) * 2004-01-12 2008-09-04 Advanced Micro Devices, Inc. Shallow trench isolation process and structure with minimized strained silicon consumption
TW200614373A (en) * 2004-10-28 2006-05-01 Mosel Vitelic Inc Method for forming field oxide
TW201541510A (zh) * 2014-04-28 2015-11-01 Taiwan Semiconductor Mfg Co Ltd 具矽濃度控制的蝕刻製程方法及其系統

Also Published As

Publication number Publication date
TW202101665A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
JP2001345294A (ja) 半導体装置の製造方法
WO2022198949A1 (zh) 半导体结构的制作方法
TWI700778B (zh) 半導體基板邊緣處理方法
US20050142804A1 (en) Method for fabricating shallow trench isolation structure of semiconductor device
US7375005B2 (en) Method for reclaiming and reusing wafers
JP3811697B2 (ja) 半導体装置の製造方法
US20040067654A1 (en) Method of reducing wafer etching defect
US20190228967A1 (en) Structure comprising single-crystal semiconductor islands and process for making such a structure
WO2020158210A1 (ja) エッチング方法
JP2002373935A (ja) トレンチ素子分離方法
US20100151685A1 (en) Methods of removing multi-layered structure and of manufacturing semiconductor device
US20060292878A1 (en) Method for fabricating semiconductor element
TWI840771B (zh) 處理半導體基板之方法及半導體結構
TW201515067A (zh) 減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構
TWI833732B (zh) 降低半導體基材之表面不均勻度的方法
US11830824B2 (en) Edge protection on semiconductor substrates
JPH08167587A (ja) 半導体ウェハの平坦化法
TWI786734B (zh) 製造半導體結構的方法
CN111354675A (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
WO2023283973A1 (zh) 半导体结构的制作方法
US20200343099A1 (en) Method for stripping one or more layers from a semiconductor wafer
JPH03265121A (ja) 半導体装置の製造方法
KR20050032837A (ko) 에피택셜 웨이퍼의 제조방법
KR100561524B1 (ko) 소자 분리막 형성 방법