TW201515067A - 減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構 - Google Patents

減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構 Download PDF

Info

Publication number
TW201515067A
TW201515067A TW103127766A TW103127766A TW201515067A TW 201515067 A TW201515067 A TW 201515067A TW 103127766 A TW103127766 A TW 103127766A TW 103127766 A TW103127766 A TW 103127766A TW 201515067 A TW201515067 A TW 201515067A
Authority
TW
Taiwan
Prior art keywords
epitaxial film
wafer
semiconductor wafer
outer peripheral
germanium
Prior art date
Application number
TW103127766A
Other languages
English (en)
Inventor
Kelly P Ip
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of TW201515067A publication Critical patent/TW201515067A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一種減少磊晶膜中的裂痕的影響的方法。此方法包含：提供有磊晶膜於其上的半導體晶圓；檢視磊晶膜以決定具有裂痕於其間的磊晶膜的外周邊邊緣區域；以及選擇性移除被決定的磊晶膜的外周邊邊緣區域，同時留下被移除的被決定的磊晶膜的外周邊邊緣區域之下的半導體晶圓的部分。

Description

減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構
本發明係一般關於減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構，且更特別是關於減少具有與半導體晶圓的晶體結構不同的晶體結構的磊晶膜中的裂痕擴散的方法。
如習知的技術，成長在矽基板上的三氮族(Group III-N)磊晶膜易於具有高應力發展於膜中，造成裂痕形成在磊晶層的邊緣，因為後續的製程，裂痕可能進一步擴散進入磊晶層的內部區域。於製程中，有磊晶層的晶圓暴露於後續的機械應力，例如靜電夾頭、背側真空及機器人真空操作以及熱應力，如在薄膜沉積及退火時，其可造成在磊晶膜的邊緣的裂痕擴散且劣化磊晶膜及/或造成晶圓破裂。
根據本發明，提供一種方法，包含：提供有磊晶膜於其上的半導體晶圓；檢視磊晶膜以決定具有裂痕於其間的磊晶膜的外周邊邊緣區域；以及選擇性移除被決定的磊晶膜的外周邊邊緣區域，同時留下被移除的被決定的磊晶膜的外周邊邊緣區域之下的半導體晶圓的部分。
於一實施方式中，磊晶膜具有與半導體晶圓的晶體結構不同的晶體結構。
於一實施方式中，晶圓係矽且磊晶膜係氮的化合物。
於一實施方式中，晶圓係矽且磊晶膜係三氮族材料。
於一實施方式中，晶圓係矽且磊晶膜係氮化鎵。
於一實施方式中，矽係<111>矽。
於一實施方式中，提供一種方法，包含：提供有磊晶膜於其上的半導體晶圓，磊晶膜具有有裂痕於其間的外周邊區域；以及選擇性移除磊晶膜的外周邊區域，同時留下被移除的被決定的磊晶膜的外周邊區域之下的半導體晶圓的部分。
於一實施方式中，提供一種半導體結構，包含：半導體晶圓，晶圓具有外周邊邊緣；以及磊晶膜設置在半導體晶圓的中心部分上且與半導體晶圓的中心部分直接接觸，並且從晶圓的周邊邊緣被位移預定的距離。
利用此種方法，三氮族磊晶膜的邊緣的裂痕從矽基板移除。因此，邊緣裂痕被消滅且在後續的製程中不再經由磊晶膜擴散。
本發明的一或更多實施方式的細節伴隨以下的圖式及說明書提出。本發明的其它特徵、目標及優點將在以下的說明書及圖式，以及從申請專利範圍中顯明。
10‧‧‧結構
12‧‧‧晶圓
14‧‧‧磊晶膜
16‧‧‧保護層
18‧‧‧光阻
圖1A至1E係圖示截面圖，以誇大的尺度沿著圓形半導體晶圓的直徑顯示根據本發明的減少形成在半導體晶圓的表面上的磊晶膜中的裂痕擴散的方法。
在不同圖中的相似的參考編號表示相似的元件。
現在參照圖1A，結構10具有半導體晶圓12，此處<111>矽晶圓具有此處的直徑，例如，顯示8吋直徑的圓形晶圓。晶圓12具有磊晶膜14，此處氮的化合物，例如三氮族膜，如可包含例如AlGaN的層的GaN。在得到具有晶圓12及磊晶膜14於其上的結構10之後，檢視在磊晶膜14的外周邊邊緣的裂痕。這些裂痕可存在從邊緣往內至5mm(0.197吋)處。檢視用於決定裂痕已從邊緣擴散進入磊晶膜14的內部區域的情形。一旦此已決定，形成磊晶膜14的保護層16(圖1B)在磊晶 膜14的上表面上。保護層16可為，例如介電質如原子層沉積(ALD)的Al2O3。需注意的是保護層16的使用是在製程中的選擇性的步驟。
之後，參照圖1C，保護層16塗佈有光阻層18，例如，SPR-220光阻，並且圖案化，使用任何傳統的光微影製程或蝕刻晶邊移除製程，以留下在磊晶膜14的內部部分上的光阻18的部分且移除從約在磊晶膜14的外邊緣周邊區域20的區域，且其中被決定裂痕存在磊晶膜14中的光阻18的部分，如圖1C所示。可理解的是若未使用保護層16，光阻18將直接沉積於磊晶膜14的表面且微影的製程如上所述。或者，可使用陰影遮罩以暴露晶圓的邊緣。
之後，參照圖1D，圖1C中所示的結構的表面受在氯基化學中的電漿蝕刻以移除保護層16的部分以及由光阻18暴露的磊晶膜14的下伏部分。需注意的是為確保完整移除保護層16被暴露的部分，蝕刻製程可移除晶圓12的小的上暴露表面部分。因此，製程選擇性移除磊晶膜的被決定的外周邊邊緣區域，同時留下被移除的被決定的磊晶膜的外周邊區域之下的半導體晶圓的部分。因此，提供具有有外周邊緣的半導體晶圓12的半導體結構(圖1E)；且設置磊晶膜14在半導體晶圓12的中心部分上且直接接觸半導體晶圓12的中心部分，並且從晶圓12的週邊邊緣被位移預定的距離。所產生的結構，如圖1E所示，藉由現在邊緣裂痕從磊晶層的外周邊邊緣部分 被移除，現在準備好進行進一步的製程。
現在，可以理解的是，根據本發明，一種方法，包含：提供有磊晶膜於其上的半導體晶圓；檢視磊晶膜以決定具有裂痕於其間的磊晶膜的外周邊邊緣區域；以及選擇性移除被決定的磊晶膜的外周邊邊緣區域，同時留下被移除的被決定的磊晶膜的外周邊邊緣區域之下的半導體晶圓的部分。此方法可包含一或更多以下的特徵，獨立地或與其它特徵結合，包含：其中，磊晶膜具有與半導體晶圓的晶體結構不同的晶體結構；其中，晶圓係矽且磊晶膜係氮的化合物；其中，晶圓係矽且磊晶膜係三氮族材料；其中，晶圓係矽且磊晶膜係氮化鎵、氮化銦鎵、氮化鋁或氮化鋁銦鎵；或其中，矽具有<111>矽。或是，根據本發明，一種方法，包含：提供有磊晶膜於其上的半導體晶圓，磊晶膜具有有裂痕於其間的外周邊區域；選擇性移除磊晶膜的外周邊區域，同時留下被移除的被決定的磊晶膜的外周邊區域之下的半導體晶圓的部分。此方法可包含一或更多以下的特徵，獨立地或與其它特徵結合，包含：其中，磊晶膜具有與半導體晶圓的晶體結構不同的晶體結構；其中，晶圓係矽且磊晶膜係氮的化合物；其中，晶圓係矽且磊晶膜係三氮族材料；其中，晶圓係矽且磊晶膜係氮化鎵、氮化銦鎵、氮化鋁或氮化鋁銦鎵；或其中，矽具有<111>矽。
現在，可以理解的是，根據本發明，一種半導體結構，包含：半導體晶圓，晶圓具有外周邊邊緣；磊 晶膜設置在半導體晶圓的中心部分上且與半導體晶圓的中心部分直接接觸，並且從晶圓的周邊邊緣被位移預定的距離。此半導體結構可包含一或更多以下的特徵，獨立地或與其它特徵結合，包含：其中，磊晶膜具有與半導體晶圓的晶體結構不同的晶體結構；其中，晶圓係矽且磊晶膜係氮的化合物；其中，晶圓係矽且磊晶膜係三氮族材料；其中，晶圓係矽且磊晶膜係氮化鎵、氮化銦鎵、氮化鋁或氮化鋁銦鎵；其中，矽具有<111>矽。
敘述了本發明的許多實施方式。唯，可以理解的是可進行許多修改而不脫離本發明的精神及範圍。因此，其它的實施方式亦於以下的申請專利範圍中。
10‧‧‧結構
12‧‧‧晶圓
14‧‧‧磊晶膜

Claims (18)

  1. 一種方法，包含：提供有磊晶膜於其上的半導體晶圓；檢視該磊晶膜以決定具有裂痕於其間的該磊晶膜的外周邊邊緣區域；以及選擇性移除被決定的該磊晶膜的該外周邊邊緣區域，同時留下被移除的被決定的該磊晶膜的該外周邊邊緣區域之下的該半導體晶圓的部分。
  2. 如請求項第1項的方法，其中，該磊晶膜具有與該半導體晶圓的晶體結構不同的晶體結構。
  3. 如請求項第2項的方法，其中，該晶圓係矽且該磊晶膜係氮的化合物。
  4. 如請求項第2項的方法，其中，該晶圓係矽且該磊晶膜係三氮族材料。
  5. 如請求項第1項的方法，其中，該晶圓係矽且該磊晶膜係氮化鎵、氮化銦鎵、氮化鋁或氮化鋁銦鎵。
  6. 如請求項第5項的方法，其中，該矽具有<111>矽。
  7. 一種方法，包含：提供有磊晶膜於其上的半導體晶圓，該磊晶膜具有有裂痕於其間的外周邊區域；選擇性移除該磊晶膜的該外周邊區域，同時留下被移除的被決定的該磊晶膜的該外周邊區域之下的該半導體晶圓的部分。
  8. 如請求項第7項的方法，其中，該磊晶膜具有與該半導體晶圓的晶體結構不同的晶體結構。
  9. 如請求項第8項的方法，其中，該晶圓係矽且該磊晶膜係氮的化合物。
  10. 如請求項第8項的方法，其中，該晶圓係矽且該磊晶膜係三氮族材料。
  11. 如請求項第7項的方法，其中，該晶圓係矽且該磊晶膜係氮化鎵、氮化銦鎵、氮化鋁或氮化鋁銦鎵。
  12. 如請求項第11項的方法，其中，該矽具有<111>矽。
  13. 一種半導體結構，包含：半導體晶圓，該晶圓具有外周邊邊緣；磊晶膜設置在該半導體晶圓的中心部分上且與該半導體晶圓的該中心部分直接接觸，並且從該晶圓的該周邊邊緣被位移預定的距離。
  14. 如請求項第13項的半導體結構，其中，該磊晶膜具有與該半導體晶圓的晶體結構不同的晶體結構。
  15. 如請求項第14項的半導體結構，其中，該晶圓係矽且該磊晶膜係氮的化合物。
  16. 如請求項第14項的半導體結構，其中，該晶圓係矽且該磊晶膜係三氮族材料。
  17. 如請求項第13項的半導體結構，其中，該晶圓係矽且該磊晶膜係氮化鎵、氮化銦鎵、氮化鋁或氮化鋁銦鎵。
  18. 如請求項第17項的方法，其中，該矽具有<111>矽。
TW103127766A 2013-09-20 2014-08-13 減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構 TW201515067A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/032,354 US20150084057A1 (en) 2013-09-20 2013-09-20 Method and structure for reducing the propagation of cracks in epitaxial films formed on semiconductor wafers

Publications (1)

Publication Number Publication Date
TW201515067A true TW201515067A (zh) 2015-04-16

Family

ID=51358097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127766A TW201515067A (zh) 2013-09-20 2014-08-13 減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構

Country Status (3)

Country Link
US (1) US20150084057A1 (zh)
TW (1) TW201515067A (zh)
WO (1) WO2015041763A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6261388B2 (ja) * 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法
US10199216B2 (en) * 2015-12-24 2019-02-05 Infineon Technologies Austria Ag Semiconductor wafer and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181349A (ja) * 1995-12-27 1997-07-11 Mitsubishi Electric Corp 半導体デバイスの製造方法
KR20120065606A (ko) * 2010-12-13 2012-06-21 삼성엘이디 주식회사 발광 소자용 질화물 에피택셜 웨이퍼 및 그 제조방법, 이를 이용한 질화물 발광소자 제조방법
KR20130062736A (ko) * 2011-12-05 2013-06-13 삼성전자주식회사 실리콘 기판, 이를 채용한 에피 구조체 및 실리콘 기판의 제조 방법

Also Published As

Publication number Publication date
WO2015041763A1 (en) 2015-03-26
US20150084057A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
US9196499B2 (en) Method of forming semiconductor fins
US9111874B2 (en) Semiconductor structures and fabrication method thereof
JP2014502061A5 (zh)
TW201517153A (zh) 從晶圓背側及前側切割晶圓
JP2013118384A (ja) シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法
JP4816278B2 (ja) 半導体装置の製造方法
TWI604094B (zh) 半導體磊晶晶圓的製造方法及半導體磊晶晶圓
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
TW201515067A (zh) 減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構
KR20180044032A (ko) 갈륨 질화물 기판의 제조 방법
JP2023135340A (ja) 接合型ウェーハの製造方法
JP2019535141A (ja) 単結晶半導体アイランドを含む構造、そのような構造を製造するための方法
KR102110481B1 (ko) 단결정 다이아몬드 제조 방법
US10109474B1 (en) Method for fabricating handling wafer
US20140377899A1 (en) Light emitting diode chip manufacturing method
TW201942962A (zh) 晶圓切割方法
US20150228537A1 (en) Contact Critical Dimension Control
US20140284660A1 (en) Method for manufacturing semiconductor wafer, and semiconductor wafer
JP2014225561A5 (zh)
WO2015067681A1 (en) Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
TWI700778B (zh) 半導體基板邊緣處理方法
TWI784189B (zh) 採用蝕刻後圖案包覆的方法
KR100691101B1 (ko) 에피 성장을 이용하는 반도체 소자의 제조방법
TWI725688B (zh) 半導體結構及其製造方法
JP6791459B1 (ja) 半導体ウエハおよび半導体装置の製造方法