KR102110481B1 - 단결정 다이아몬드 제조 방법 - Google Patents

단결정 다이아몬드 제조 방법 Download PDF

Info

Publication number
KR102110481B1
KR102110481B1 KR1020190062673A KR20190062673A KR102110481B1 KR 102110481 B1 KR102110481 B1 KR 102110481B1 KR 1020190062673 A KR1020190062673 A KR 1020190062673A KR 20190062673 A KR20190062673 A KR 20190062673A KR 102110481 B1 KR102110481 B1 KR 102110481B1
Authority
KR
South Korea
Prior art keywords
layer
single crystal
crystal diamond
silicon
forming
Prior art date
Application number
KR1020190062673A
Other languages
English (en)
Inventor
남옥현
최의호
유근호
신희진
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Application granted granted Critical
Publication of KR102110481B1 publication Critical patent/KR102110481B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 단결정 다이아몬드 제조 방법에 관한 것으로서, 본 발명의 단결정 다이아몬드 제조 방법은, SOI 기판을 이용한 실리콘산화막층의 에어갭을 형성하고 탄성을 가지는 얇은 실리콘층 상에 대면적/대구경 단결정 다이아몬드를 이종성장하는 간단한 공정과 저비용의 성장법을 적용하여, 열팽창계수 차이로 인한 응력발생으로 박막 또는 기판의 휨이나 크랙 발생없이 고품질의 단결정 다이아몬드 박막 또는 기판을 제작하고, 이종기판으로부터 다이아몬드 기판의 분리가 용이하게 이루어질 수 있다.

Description

단결정 다이아몬드 제조 방법{Method for Manufacturing Single Crystal Diamond}
본 발명은 단결정 다이아몬드 제조 방법에 관한 것으로서, 특히, 고품질의 단결정 다이아몬드 박막 또는 기판을 제작하기 위한 단결정 다이아몬드 제조 방법에 관한 것이다.
단결정 다이아몬드 반도체는 매우 넓은 띠간격(5.5eV) 물질로, 높은 열전도율, 전자/정공이동도, 절연파괴강도(10MV/cm) 등의 매우 우수한 물성을 갖는 반도체 물질로써, 이로 인해 단결정 다이아몬드 반도체는 미래 극한 성능을 갖는 고주파, 고출력 전자소자에 다양하게 활용될 전망이다.
이러한 반도체소자용 단결정 다이아몬드의 성장은 현재 고온/고압법 정도가 유일하다. 그러나, 고온/고압법에 의하여는 매우 작은 크기의 다이(≤ 10×10 mm2)만을 획득할 수 있을 뿐이며, 많은 비용이 요구되어 반도체소자로서 적용하기에는 가격 경쟁력이 없는 실정이다.
이를 극복하고자 화학기상증착법을 이용한 이종성장기술이 1990년대부터 본격적으로 연구되었으며, 현재까지 제시된 다이아몬드 단결정 이종성장 기술은 주로 단결정 Si 기판이나 Al2O3 또는 MgO등의 단결정 산화물 기판 상에 대구경의 불완전한 단결정 다이아몬드를 성장할 수 있는 정도에 이르고 있다.
즉, 종래의 단결정 다이아몬드 이종성장법은 대구경의 박막 또는 기판을 얻을 수 있는 장점이 있으나, 이종기판과의 격자상수 차이에 의한 다이아몬드 결정 내의 고밀도 결함이 발생하여 결정품질이 떨어진다는 문제가 있으며, 열팽창계수 차이로 인한 응력발생으로 박막 또는 기판의 휨, 크랙이 발생할 수 있고, 이 경우 소자 제작에 활용이 불가하다는 문제점이 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, SOI 기판을 이용한 실리콘산화막층의 에어갭을 형성하고 탄성을 가지는 얇은 실리콘층 상에 대면적/대구경 단결정 다이아몬드를 이종성장하는 간단한 공정과 저비용의 성장법을 적용하여, 열팽창계수 차이로 인한 응력발생으로 박막 또는 기판의 휨이나 크랙 발생없이 고품질의 단결정 다이아몬드 박막 또는 기판을 제작하고, 이종기판으로부터 다이아몬드 기판의 분리가 용이하게 이루어질 수 있는 단결정 다이아몬드 제조 방법을 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 상기의 목적을 달성하기 위한 본 발명의 일면에 따른 단결정 다이아몬드 제조 방법은, SOI 기판의 실리콘층의 반복되는 패턴을 형성하기 위해 제1식각하는 단계; 상기 제1식각에 의한 상기 실리콘층의 식각된 부분에 노출된 상기 SOI 기판의 실리콘산화막층을 제2식각하되 상기 SOI 기판의 실리콘 벌크와 상기 제1식각에 의한 상기 실리콘층의 남아있는 패턴 부분 사이에 에어갭을 형성하도록 상기 제2식각하는 단계; 버퍼층을 형성하는 단계; 및 단결정 다이아몬드 층을 형성하는 단계를 포함한다.
상기 실리콘층의 남아있는 패턴 부분의 모양은, 스트라이프, 원형, 또는 다각형을 포함하거나, 원본 실리콘층에 식각된 원형 또는 다각형 홀들의 배열을 포함하는 형태일 수 있다.
상기 제2식각에 의해 상기 실리콘층의 남아있는 패턴 부분 하부의 상기 실리콘산화막층이 상기 SOI 기판의 전체 면적의 5~95% 해당하는 부분의 제거가 이루어져 상기 실리콘층의 남아있는 패턴 부분 하부에 상기 에어갭을 형성할 수 있다.
본 발명의 상기 단결정 다이아몬드 제조 방법은, 상기 단결정 다이아몬드 층의 후막을 형성한 후에, 상기 후막이 분리되도록상기 SOI 기판의 실리콘산화막층을 더 제3식각하는 단계를 더 포함한다.
상기 에어갭의 형성에 의해, 상기 실리콘층의 남아있는 패턴에 탄성을 증대시켜서 상기 단결정 다이아몬드 층의 형성 시 열팽창계수 차이로 인한 응력발생을 줄이고 휨이나 크랙 발생을 감소시키며, 상기 SOI 기판의 실리콘 벌크로부터 상기 단결정 다이아몬드 층의 분리를 용이하게 할 수 있다.
상기 SOI 기판의 실리콘산화막층 및 실리콘층 각각의 두께는, 1.0nm ~ 1000㎛를 포함할 수 있다.
상기 제1식각하는 단계는, Cl2, CCl4, CF2Cl2, 또는 CF3Cl을 포함한 가스를 사용하여 건식 식각하는 단계를 포함할 수 있다.
상기 제2식각하는 단계는, HF, DHF(diluted HF), 또는 BHF(buffered HF)를 포함한 용액을 사용하여 습식 식각하는 단계를 포함할 수 있다.
상기 버퍼층을 형성하는 단계는, α-Al2O3 또는γ-Al2O3, MgO, SrTiO3, 또는 YSZ를 포함하는 금속산화물로 이루어진 산화물층, 및 Ir, Pt, 또는 Rh를 포함하는 백금족 금속이나 Ni을 포함하는 물질로 이루어진 금속층을 순차 적층하는 단계를 포함할 수 있다.
상기 버퍼층을 형성하는 단계는, SiC를 포함하는 층을 형성하는 단계를 포함할 수도 있다.
상기 버퍼층을 형성하는 단계는, ALD(원자층 증착법), CVD(화학 기상 증착법), 또는 PVD(물리적 기상 증착법) 장비를 이용할 수 있다.
상기 단결정 다이아몬드 층을 형성하는 단계는, CVD(화학 기상 증착법) 장비로서 HF-CVD(hot filament-CVD), MP-CVD(micro plasma-CVD), 또는 RF-CVD(RF plasma-CVD) 장비를 이용할 수 있다.
상기 단결정 다이아몬드 층을 형성하는 단계는, 핵밀도 109 cm-2 이상의 다이아몬드 결정 핵층을 형성하는 단계; 및 상기 다이아몬드 결정 핵층 상에 단결정 다이아몬드 박막 또는 후막을 성장시키는 단계를 포함할 수 있다.
본 발명에 따른 단결정 다이아몬드 제조 방법에 따르면, SOI 기판을 이용하여 간단한 노광 패터닝, 식각 공정을 통해 실리콘산화막층의 에어갭을 형성하고 탄성을 가지는 얇은 실리콘층 상에 대면적/대구경 단결정 다이아몬드를 이종성장하는 간단한 증착 공정과 저비용의 성장법을 적용함으로써, 열팽창계수 차이로 인한 응력발생을 줄이고 박막 또는 기판의 휨이나 크랙 발생을 감소시켜 소자 제작에 활용이 가능한 고품질의 단결정 다이아몬드 박막 또는 기판을 제작할 수 있고, 이종기판으로부터 다이아몬드 기판의 분리가 용이하게 이루어질 수 있다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는 첨부도면은, 본 발명에 대한 실시예를 제공하고 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 본 발명의 일 실시예에 따른 단결정 다이아몬드 제조 방법을 설명하기 위한 공정 흐름도이다.
도 2는 도 1의 공정에 기초한 단결정 다이아몬드 박막의 제조 형태의 구조를설명하기 위한 도면이다.
도 3은 도 1의 공정에 기초한 단결정 다이아몬드 기판의 제조 방법을 설명하기 위한 도면이다.
도 4는 SOI 기판의 실리콘층, 실리콘산화막층, 에어갭이 형성된 형태에 대한 주사전자현미경 사진의 예이다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 대해서 자세히 설명한다. 이때, 각각의 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타낸다. 또한, 이미 공지된 기능 및/또는 구성에 대한 상세한 설명은 생략한다. 이하에 개시된 내용은, 다양한 실시 예에 따른 동작을 이해하는데 필요한 부분을 중점적으로 설명하며, 그 설명의 요지를 흐릴 수 있는 요소들에 대한 설명은 생략한다. 또한 도면의 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니며, 따라서 각각의 도면에 그려진 구성요소들의 상대적인 크기나 간격에 의해 여기에 기재되는 내용들이 제한되는 것은 아니다.
본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시 예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
단결정 다이아몬드 성장을 위하여, 화학기상증착법, 마이크로플라즈마-화학기상증착법 등을 이용하여, Al2O3 또는 MgO 등의 단결정 산화물 기판 상에 Ir(Iridium), Pt(Platinum) 등의 백금족금속 박막을 에피탁시(epitaxy)하거나, 단결정 Si 기판에 YSZ(Yttria Stabilized Zirconia), SrTiO3 등의 산화물 중간층을 에피탁시하고 Ir(Iridium), Pt(Platinum) 등의 백금족금속 박막을 에피탁시한 후, 다이아몬드 핵생성층 형성 및 박막 또는 기판을 성장하는 형태로 수행될 수 있다.
본 발명에서는 이와 같은 단결정 다이아몬드 성장법을 개선하기 위하여, SOI 기판을 이용한다. 하기하는 바와 같이, SOI 기판에 대하여 간단한 노광 패터닝, 식각 공정을 통해 실리콘산화막층(SiOx)의 에어갭을 형성하고 탄성을 가지는 얇은 실리콘층 상에 대면적/대구경 단결정 다이아몬드를 이종성장하는 간단한 증착 공정과 저비용의 성장법을 적용한다. 탄성을 가지는 얇은 실리콘층은, 열팽창계수 차이로 인한 응력발생을 줄이고 박막 또는 기판의 휨이나 크랙 발생을 감소시켜 소자 제작에 활용이 가능한 고품질의 단결정 다이아몬드 박막 또는 기판을 획득할 수 있도록 하며, 실리콘산화막층(SiOx)의 에어갭은 SOI 모기판으로부터 단결정 다이아몬드 기판의 분리를 용이하게 한다.
도 1은 본 발명의 일 실시예에 따른 단결정 다이아몬드 제조 방법을 설명하기 위한 공정 흐름도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 단결정 다이아몬드 제조 방법은, SOI 기판(100)의 실리콘층(30)의 반복되는 패턴을 형성하기 위해 제1식각하는 단계(S111~S114), 상기 제1식각에 의한 실리콘층(30)의 식각된 부분에 노출된 SOI 기판(100)의 실리콘산화막층(20)을 제2식각하되 SOI 기판(100)의 실리콘 벌크(10)와 상기 제1식각에 의한 실리콘층(30)의 남아있는 패턴 부분 사이에 에어갭(air gap)을 형성하도록 상기 제2식각하는 단계(S120), 버퍼층(50)을 형성하는 단계(S130), 및 단결정 다이아몬드 층(60)을 형성하는 단계(S140)을 포함한다. 단결정 다이아몬드 층(60)은 단결정 다이아몬드 박막(예, 두께 10nm~1000nm) 또는 후막(예, 두께 1000nm~100mm) 일 수 있으며, 박막인 경우 트랜지스터, 다이오드, LED(light emitting diode) 등 TFT(thin film transsistor) 등 각종 전자 소자의 제작에 활용될 수 있으며, 후막인 경우 도 3과 같이 실리콘 벌크(10)로부터 분리해 각종 전자 소자의 형성을 위한 벌크 기판으로 사용될 수 있는 단결정 다이아몬드 기판(90)이 제조될 수 있다.
이하 본 발명의 일 실시예에 따른 단결정 다이아몬드 제조 방법을 좀 더 자세히 설명한다.
먼저, SOI 기판(100)을 준비한다(S111). SOI 기판(100)은 100㎛ 이상의 두께를 갖는 단결정 실리콘층으로 이루어진 실리콘 벌크(10) 상에 실리콘산화막층(20) 및 실리콘층(30)이 형성된 기판이다. 실리콘 벌크(10)는 단결정 실리콘층으로 이루지지만, 경우에 따라 저농도로 P형 또는 N형 도펀트가 도핑된 경우를 이용할 수도 있다. SOI 기판(100)의 사이즈는 1x1 mm2 정도의 조각 시편으로부터 12인치 대구경 웨이퍼까지 목적에 맞는 다양한 크기의 기판이 가능하다. 여기서, 실리콘산화막층(20) 및 실리콘층(30)의 두께는, 각각이 1.0nm ~ 1000㎛ 정도의 다양한 두께로 형성될 수 있다. 실리콘산화막층(20)은 SiOx 또는 BOX(buried oxide) 막이다.
이와 같이 SOI 기판(100)이 준비되면, SOI 기판(100) 상에 포토레지스트(40)를 도포하고 스텝퍼 등 노광장비를 이용하여 전자빔, 엑스선, 자외선 등으로 노광하고 현상함으로써 포토레지스트(40) 패턴을 형성할 수 있다(S112).
포토레지스트(40) 패턴이 형성되면, 노출된 실리콘층(30)을 제1식각하고(S113), 남아있는 포토레지스트(40) 패턴을 제거해 SOI 기판(100)의 실리콘층(30)의 반복되는 패턴을 형성할 수 있다(S114).
이와 같은 실리콘층(30)의 식각은 Cl2, CCl4, CF2Cl2, 또는 CF3Cl을 포함한 가스를 사용하여 건식 식각하는 것이 바람직하다. 다만, 이에 한정되는 것은 아니며 여기에 습식 식각이 사용될 수도 있으며, 이 경우 실리콘층(30)을 제거할 수 있는 적절한 용액이 사용될 수 있다.
이와 같이 형성되는, SOI 기판(100)의 실리콘층(30)의 반복되는 패턴, 즉, 실리콘층(30)의 남아있는 패턴 부분의 모양은, 스트라이프, 원형, 또는 다각형(예, 삼각형, 사각형 등) 등을 포함한다. 또는, SOI 기판(100)의 실리콘층(30)의 반복되는 패턴, 즉, 실리콘층(30)의 남아있는 패턴 부분의 모양은, 원본 실리콘층(30)에 식각된 원형, 또는 다각형(예, 삼각형, 사각형 등) 홀들(hole)의 배열(예, 1차원, 또는 2차원)을 포함하는 형태일 수도 있다(도 4 참조).
이와 같이 SOI 기판(100)의 실리콘층(30)의 반복되는 패턴이 형성되면, 이후 상기 제1식각에 의한 실리콘층(30)의 식각된 부분에 노출된 SOI 기판(100)의 실리콘산화막층(20)을 제2식각하되, SOI 기판(100)의 실리콘 벌크(10)와 상기 제1식각에 의한 실리콘층(30)의 남아있는 패턴 부분 사이에 에어갭(air gap)(21)을 형성하도록 상기 제2식각이 이루어진다(S120).
실리콘층(30)의 식각된 부분에 노출된 SOI 기판(100)의 실리콘산화막층(20)의 식각은, HF, DHF(diluted HF), 또는 BHF(buffered HF)를 포함한 용액을 사용하여 습식 식각하는 것이 바람직하다. 다만, 이에 한정되는 것은 아니며 여기에 건식 식각이 사용될 수도 있으며, 이 경우 실리콘산화막층(20)을 제거할 수 있는 적절한 가스 또는 혼합 가스가 사용될 수 있다.
이와 같은 에어갭(21)의 형성을 위한 제2식각(S120)은, 실리콘층(30)의 식각된 부분에 노출된 SOI 기판(100)의 실리콘산화막층(20)이 제거될 뿐만 아니라, 실리콘층(30)의 남아있는 패턴 부분 하부의 실리콘산화막층(20)도 일부 제거되도록 진행된다. 실리콘층(30)의 남아있는 패턴 부분 하부의 실리콘산화막층(20)이 거의 모두 제거된다면, 실리콘층(30)의 남아있는 패턴 부분을 지탱하는 부분이 없어져 실리콘층(30)이 무너져 내리게 되므로, 실리콘층(30)의 남아있는 패턴 부분 하부의 실리콘산화막층(20)은 어느 정도 남아 있도록 식각이 이루어진다. 예를 들어, 실리콘층(30)의 남아있는 패턴 부분 하부의 실리콘산화막층(20)은, SOI 기판(100)의 전체 면적의 5~95% 해당하는 부분의 제거가 이루어져, 실리콘층(30)의 남아있는 패턴 부분 하부에 에어갭(21)을 형성할 수 있다. 도 4의 (e)에는 원형 홀들을 통해서 좌우로 측면 식각되면서 4개의 원형홀들에서 같은 거리에 남아 있는 잔존 실리콘산화막층(20)(BOX)의 분포가, 전체 SOI 기판(100)의 면적 대비 22% 정도인 예에 대한 사진을 도시하였다.
이와 같은 에어갭(21)의 형성에 의해, 실리콘층(30)의 남아있는 패턴에 탄성을 증대시켜서, 하기하는 공정에서 단결정 다이아몬드 층(60)의 형성 시 열팽창계수 차이로 인한 응력발생을 줄이고 휨이나 크랙 발생을 감소시키며, SOI 기판(100)의 실리콘 벌크(10)로부터 단결정 다이아몬드 층(60)의 분리가 용이하게 이루어지도록 할 수 있다.
실리콘산화막층(20)의 식각으로 에어갭(21)이 형성된 후, 다음에, 버퍼층(50)을 형성한다(S130). 버퍼층(50)은 단결정 다이아몬드 층(60)을 형성하기 전에 격자 상수의 비교, 응력 발생 등을 고려하여 완충층으로서 형성된다. 버퍼층(50)은 SiC를 포함하는 층으로 형성될 수 있다. 또한, 버퍼층(50)은, α-Al2O3 또는γ-Al2O3, MgO, SrTiO3, 또는 YSZ를 포함하는 금속산화물로 이루어진 산화물층, 및 Ir, Pt, 또는 Rh를 포함하는 백금족 금속이나 Ni을 포함하는 물질로 이루어진 금속층을 순차 적층한 이중층으로 이루어질 수도 있다. 버퍼층(50)은 ALD(원자층 증착법, atomic layer deposition), CVD(화학 기상 증착법, chemical vapor deposition), 또는 PVD(물리적 기상 증착법, physical vapor deposition) 장비를 이용하여 형성될 수 있다.
이후, 버퍼층(50) 위에 단결정 다이아몬드 층(60)을 형성한다(S140). 단결정 다이아몬드 층(60)은, CVD(화학 기상 증착법) 장비로서 HF-CVD(hot filament-CVD), MP-CVD(micro plasma-CVD), 또는 RF-CVD(RF plasma-CVD) 장비를 이용할 수 있다.
단결정 다이아몬드 층(60)은, 먼저, 핵밀도 109 cm-2 이상의 다이아몬드 결정 핵층을 형성한 후, 그 위에 다이아몬드 결정 핵을 씨드(seed)로 이용하여 전면에 단결정이 형성되면서 증착되도록 하여(fully coalesced) 단결정 다이아몬드 박막 또는 후막을 성장시킴으로써 형성된다.
도 1과 같은 공정을 통하여 단결정 다이아몬드 층(60)이 박막 형태로 성장된 구조가 도 2에 도시되어 있다. 단결정 다이아몬드 층(60)이 단결정 다이아몬드 박막(예, 두께 10nm~1000nm)인 경우, 단결정 다이아몬드 층(60)의 분리없이, 단결정 다이아몬드 층(60) 상에 트랜지스터, 다이오드, LED(light emitting diode) 등 TFT(thin film transsistor) 등 각종 전자 소자를 형성하기 위하여 활용될 수 있다.
도 3은 도 1의 공정에 기초한 단결정 다이아몬드 기판의 제조 방법을 설명하기 위한 도면이다.
도 1과 같은 공정을 통하여 단결정 다이아몬드 층(60)이 후막(예, 두께 1000nm~100mm) 형태로 형성된 경우, SOI 기판(100)의 실리콘산화막층(20)을 더 제3식각함으로써, 후막(예, 두께 1000nm~100mm) 형태의 단결정 다이아몬드 층(60)을 SOI 기판(100)의 실리콘 벌크(10)로부터 분시킬 수 있다. 실리콘산화막층(20)의 남아 있는 부분을 제3식각하는 방법은, 도 1의 S120과 같이, 습식 식각 또는 건식 식각으로 이루어질 수 있다.
이와 같이 분리된 후막(예, 두께 1000nm~100mm) 형태의 단결정 다이아몬드 층(60)을 가지는 기판은, 각종 전자 소자의 형성을 위한 벌크 기판으로 사용될 수 있는 단결정 다이아몬드 기판(90)이 될 수 있다.
도 4는 SOI 기판의 실리콘층, 실리콘산화막층, 에어갭이 형성된 형태에 대한 주사전자현미경(SEM) 사진의 예이다.
도 4의 (a)는, 도 1의 에어갭(21)의 형성을 위한 제2식각(S120) 후에, 주사전자현미경(SEM)의 450배 배율에서, 탄성을 가지는 실리콘층(30)의 남아있는 패턴 부분의 모양이, 원형 홀들(hole)의 2차원 배열 형태를 포함하는 조감사진의 예를 보여준다.
도 4의 (b)는, 도 1의 에어갭(21)의 형성을 위한 제2식각(S120) 후에, 주사전자현미경(SEM)의 2000배 배율에서, 탄성을 가지는 실리콘층(30)의 남아있는 패턴 부분 하부의 실리콘산화막층(20)(BOX)이 일부 제거되어 에어갭(21)을 형성하고 있는 조감사진의 예를 보여준다.
도 4의 (c)는, 도 1의 에어갭(21)의 형성을 위한 제2식각(S120) 후에, 주사전자현미경(SEM)의 2500배 배율에서, 탄성을 가지는 실리콘층(30)의 남아있는 패턴 부분 하부의 실리콘산화막층(20)(BOX)이 일부 제거되어 에어갭(21)을 형성하고 있는 단면사진의 예를 보여준다.
도 4의 (d)는, 도 1의 에어갭(21)의 형성을 위한 제2식각(S120) 후에, 주사전자현미경(SEM)의 8000배 배율에서, 탄성을 가지는 실리콘층(30)의 남아있는 패턴 부분 하부의 실리콘산화막층(20)(BOX)이 일부 제거되어 에어갭(21)을 형성하고 있는 단면사진의 예를 보여준다.
도 4의 (e)에는 원형 홀들을 갖는 실리콘층(30)의 패턴을 통해서 좌우로 측면 식각되면서 4개의 원형홀들에서 같은 거리에 남아 있는 잔존 실리콘산화막층(20)(BOX)의 분포가, 전체 SOI 기판(100)의 면적 대비 22% 정도인 예에 대한 사진을 도시하였다.
상술한 바와 같이, 본 발명에 따른 단결정 다이아몬드 성장방법에 따르면, SOI 기판(100)을 이용하여 간단한 노광 패터닝, 식각 공정을 통해 실리콘산화막층(20)의 에어갭(21)을 형성하고 탄성을 가지는 얇은 실리콘층(30) 상에 대면적/대구경 단결정 다이아몬드 층(60)을 이종성장하는 간단한 증착 공정과 저비용의 성장법을 적용함으로써, 열팽창계수 차이로 인한 응력발생을 줄이고 박막 또는 기판의 휨이나 크랙 발생을 감소시켜 소자 제작에 활용이 가능한 고품질의 단결정 다이아몬드 박막 또는 기판을 제작할 수 있고, 이종기판으로부터 다이아몬드 기판의 분리가 용이하게 이루어질 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
SOI 기판(100)
실리콘 벌크(10)
실리콘산화막층(20)
에어갭(21)
실리콘층(30)
포토레지스트(40)

Claims (15)

  1. SOI 기판의 실리콘층의 반복되는 패턴을 형성하기 위해 제1식각하는 단계;
    상기 제1식각에 의한 상기 실리콘층의 식각된 부분에 노출된 상기 SOI 기판의 실리콘산화막층을 제2식각하되 상기 SOI 기판의 실리콘 벌크와 상기 제1식각에 의한 상기 실리콘층의 남아있는 패턴 부분 사이에 에어갭을 형성하도록 상기 제2식각하는 단계;
    버퍼층을 형성하는 단계; 및
    단결정 다이아몬드 층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  2. 제1항에 있어서,
    상기 실리콘층의 남아있는 패턴 부분의 모양은, 스트라이프, 원형, 또는 다각형을 포함하거나, 원본 실리콘층에 식각된 원형 또는 다각형 홀들의 배열을 포함하는 형태인 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  3. 제1항에 있어서,
    상기 제2식각에 의해 상기 실리콘층의 남아있는 패턴 부분 하부의 상기 실리콘산화막층이 상기 SOI 기판의 전체 면적의 5~95% 해당하는 부분의 제거가 이루어져 상기 실리콘층의 남아있는 패턴 부분 하부에 상기 에어갭을 형성하는 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  4. 제1항에 있어서,
    상기 단결정 다이아몬드 층의 후막을 형성한 후에, 상기 후막이 분리되도록상기 SOI 기판의 실리콘산화막층을 더 제3식각하는 단계
    를 더 포함하는 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  5. 제1항에 있어서,
    상기 에어갭의 형성에 의해,
    상기 실리콘층의 남아있는 패턴에 탄성을 증대시켜서 상기 단결정 다이아몬드 층의 형성 시 열팽창계수 차이로 인한 응력발생을 줄이고 휨이나 크랙 발생을 감소시키며, 상기 SOI 기판의 실리콘 벌크로부터 상기 단결정 다이아몬드 층의 분리를 용이하게 하기 위한 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  6. 제1항에 있어서,
    상기 SOI 기판의 실리콘산화막층 및 실리콘층 각각의 두께는, 1.0nm ~ 1000㎛를 포함하는 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  7. 제1항에 있어서,
    상기 제1식각하는 단계는,
    Cl2, CCl4, CF2Cl2, 또는 CF3Cl을 포함한 가스를 사용하여 건식 식각하는 단계를 포함하는 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  8. 제1항에 있어서,
    상기 제2식각하는 단계는,
    HF, DHF(diluted HF), 또는 BHF(buffered HF)를 포함한 용액을 사용하여 습식 식각하는 단계를 포함하는 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  9. 제1항에 있어서,
    상기 버퍼층을 형성하는 단계는,
    α-Al2O3 또는γ-Al2O3, MgO, SrTiO3, 또는 YSZ를 포함하는 금속산화물로 이루어진 산화물층, 및 Ir, Pt, 또는 Rh를 포함하는 백금족 금속이나 Ni을 포함하는 물질로 이루어진 금속층을 순차 적층하는 단계
    를 포함하는 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  10. 제1항에 있어서,
    상기 버퍼층을 형성하는 단계는,
    SiC를 포함하는 층을 형성하는 단계를 포함하는 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  11. 제1항에 있어서,
    상기 버퍼층을 형성하는 단계는,
    ALD(원자층 증착법), CVD(화학 기상 증착법), 또는 PVD(물리적 기상 증착법) 장비를 이용하는 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  12. 제1항에 있어서,
    상기 단결정 다이아몬드 층을 형성하는 단계는,
    CVD(화학 기상 증착법) 장비로서 HF-CVD(hot filament-CVD), MP-CVD(micro plasma-CVD), 또는 RF-CVD(RF plasma-CVD) 장비를 이용하는 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  13. 제1항에 있어서,
    상기 단결정 다이아몬드 층을 형성하는 단계는,
    핵밀도 109 cm-2 이상의 다이아몬드 결정 핵층을 형성하는 단계; 및
    상기 다이아몬드 결정 핵층 상에 단결정 다이아몬드 박막 또는 후막을 성장시키는 단계
    를 포함하는 것을 특징으로 하는 단결정 다이아몬드 제조 방법.
  14. 제1항의 상기 단결정 다이아몬드 제조 방법으로 제조된 단결정 다이아몬드 박막.
  15. 제1항의 상기 단결정 다이아몬드 제조 방법으로 제조된 단결정 다이아몬드 기판.
KR1020190062673A 2019-04-22 2019-05-28 단결정 다이아몬드 제조 방법 KR102110481B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190046460 2019-04-22
KR20190046460 2019-04-22

Publications (1)

Publication Number Publication Date
KR102110481B1 true KR102110481B1 (ko) 2020-05-13

Family

ID=70729772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190062673A KR102110481B1 (ko) 2019-04-22 2019-05-28 단결정 다이아몬드 제조 방법

Country Status (1)

Country Link
KR (1) KR102110481B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113832541A (zh) * 2021-09-29 2021-12-24 太原理工大学 用于外延生长大尺寸单晶金刚石的复合衬底的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101173985B1 (ko) * 2011-05-24 2012-08-16 주식회사루미지엔테크 기판 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101173985B1 (ko) * 2011-05-24 2012-08-16 주식회사루미지엔테크 기판 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113832541A (zh) * 2021-09-29 2021-12-24 太原理工大学 用于外延生长大尺寸单晶金刚石的复合衬底的制备方法
CN113832541B (zh) * 2021-09-29 2024-02-09 太原理工大学 用于外延生长大尺寸单晶金刚石的复合衬底的制备方法

Similar Documents

Publication Publication Date Title
JP5571503B2 (ja) 基板構造体及びその製造方法
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
EP1422748A1 (en) Group iii nitride semiconductor film and its production method
JP2013118384A (ja) シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法
JP5192785B2 (ja) 窒化物半導体装置の製造方法
JP7019587B2 (ja) 結晶基板上で半極性窒化層を得る方法
US9337029B2 (en) Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate
KR102110481B1 (ko) 단결정 다이아몬드 제조 방법
JP6239017B2 (ja) 窒化物半導体基板
JP2009224758A (ja) 複合半導体基板とその製造方法
KR102230458B1 (ko) 다이아몬드 기판 제조 방법
US20120097975A1 (en) Nitride-Based Semiconductor Substrates Having Hollow Member Pattern And Methods Of Fabricating The Same
KR101587430B1 (ko) 실리콘(001) 기판 상에 반도체 에피층 성장방법
US11450747B2 (en) Semiconductor structure with an epitaxial layer
JPH11243056A (ja) Ｉｉｉ族窒化物半導体の製造方法
TW201826328A (zh) 包含單晶半導體島狀物之結構及其製作方法
US11145507B2 (en) Method of forming gallium nitride film over SOI substrate
KR20230168493A (ko) 다이아몬드가 성장된 ｓｏｉ 템플레이트 및 단결정 다이아몬드 제조 방법
KR101556090B1 (ko) 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
WO2020111790A1 (ko) 다이아몬드 기판 제조 방법
US20220290327A1 (en) Semiconductor wafer and method for manufacturing same
US11804374B2 (en) Strain relief trenches for epitaxial growth
JP4943172B2 (ja) シリコンエピタキシャル膜を有するｓｏｓ基板の形成法
CN115997272A (zh) 在衬底上沉积硅锗层的方法
KR20080062508A (ko) 절연체 위에 단결정 실리콘층을 성장시키는 방법 및 이를이용한 ｓｏｉ 기판의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant