TW201826328A - 包含單晶半導體島狀物之結構及其製作方法 - Google Patents

包含單晶半導體島狀物之結構及其製作方法 Download PDF

Info

Publication number
TW201826328A
TW201826328A TW106132494A TW106132494A TW201826328A TW 201826328 A TW201826328 A TW 201826328A TW 106132494 A TW106132494 A TW 106132494A TW 106132494 A TW106132494 A TW 106132494A TW 201826328 A TW201826328 A TW 201826328A
Authority
TW
Taiwan
Prior art keywords
layer
islands
crystal semiconductor
single crystal
dielectric layer
Prior art date
Application number
TW106132494A
Other languages
English (en)
Inventor
大衛 索塔
奧列格 科諾強克
尚馬克 貝圖
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201826328A publication Critical patent/TW201826328A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)

Abstract

本發明涉及一種用於製作至少一III-V族材料主動層(6)之結構(10)，該結構包含一底材，其由具有一主要面之一支撐體(2)、設置在該支撐體主要面上之一介電層(3)，以及直接設置在該介電層(3)上之複數個單晶半導體島狀物(4)構成，每一島狀物具有一頂面作為生長該主動層的晶種。根據本發明，該結構更包括設置在該些單晶半導體島狀物(4)間之一鍵合層(5)，其直接設置在該介電層(3)上未被該些島狀物(4)覆蓋之部分，且不遮蓋該些島狀物(4)之頂面，以使該介電層(3)不再曝露於其環境中。

Description

包含單晶半導體島狀物之結構及其製作方法
本發明與一種包含設置在一支撐體上(backing)之單晶或「單晶體(monocrystalline)」半導體導狀物之結構有關。該結構被設計成接受一III-V族材料主動層或此類主動層之一堆疊，該(些)層構成一半導體元件，例如一發光二極體(LED)。
2003年應用物理雜誌(Journal of Applied Physics) 第94卷第10期第6875-6882頁Yin等人所著「順應性底材上矽鍺島狀物之挫曲抑制」(Buckling suppression of SiGe islands on compliant substrates)、及專利第EP 2 151 852號及第EP 2 151 856號等文件，揭示了用於製作由具有一主要面之一支撐體、設置在該支撐體之主要面上之一介電層、及設置在該介電層上之複數個單晶半導體島狀物所構成之底材的不同方法。
如這些文件所述，單晶半導體島狀物在一連續材料薄膜中製作，以透過鬆弛處理(relaxation treatment)期間之變形，釋放原先存在該薄膜中之應變。如此，只要該些島狀物尺寸夠小，製作出來的鬆弛或部分鬆弛之島狀物，便不會有任何過度挫曲變形(buckling deformation)。
當所述連續薄膜設置在其底材之介電層及支撐體上時，可製作該些島狀物並進行鬆弛處理。作為替代方案，當該連續薄膜設置在一中間支撐體上時也可製作該些島狀物，然後從該中間支撐體將該些鬆弛或部分鬆弛島狀物移轉到覆蓋該支撐體之介電層，從而形成底材。
該些島狀物可有利地由鍺、矽鍺(SiGe)、化學式為InAlGaN(氮化銦鋁鎵)之一III-N族材料、或一般不以塊狀形式(in massive form)存在之任何材料所製成。
無論用於製作底材之方法為何，每一島狀物可被設計成用來接受一III-V 族材料主動層或此類層之一堆疊，這(些)層為晶態半導體且構成一半導體元件。舉例而言，這些主動層可以是構成發光二極體之量子井之單晶主動層或太陽能電池之光發電(photogeneration)層。關於這個主題，可參考美國專利文件第2015/0155331號。
製作具備功能性及高效能之半導體元件，需要非常精確地控制構成該些元件之主動層之特性及厚度。該些主動層之厚度一般在數奈米(nm)到數百奈米的範圍內。
為達成此目的，對於影響主動層之組成及均勻度之生長設備之參數(諸如前驅氣體流量之均勻度、沉積腔體內之溫度及分壓)，要施加非常精確地控制。
雖然盡可能地留心控制該些參數，本發明之申請人觀察到，在一「島狀底材」之島狀物上所製作之III-V族材料主動層可會具有不均勻厚度，因島狀物邊緣之厚度大於其中心處厚度。此現象在鬆弛或部分鬆弛之InGaN島狀物上面生長一氮化銦鎵主動層時尤其會發生。因較厚之周邊區域不能使用，故限制了該些島狀物的可用表面積。
應注意的是，島狀物的尺寸不能總是為了彌補那些不能用的周邊區域而隨意決定。對於尺寸的要求，可讓所述島狀物能鬆弛而不會過度挫曲。島狀物之可用表面積因此受到了限制，使其無法製作出大尺寸半導體元件，也限制了此類底材的優點。
本發明之一目標是改善上述全部或部分缺點。本發明之一明確目標是提供一種用於製作至少一厚度均勻之主動層之「島形」底材。
為了達成上述任一目標，本發明提供一種用於製作至少一III-V族材料主動層之結構，該結構包含一底材，其由具有一主要面之一支撐體、設置在該支撐體之主要面上之一介電層，以及直接設置在該介電層上之複數個單晶半導體島狀物所構成，每一島狀物具有一頂面作為生長該主動層的晶種。依照本發明，該結構更包括設置在該些單晶半導體島狀物間之一鍵合層，其直接設置在該介電層上未被該些島狀物覆蓋之部分，且不遮蓋該些島狀物之頂面，以使該介電層不再曝露於其環境中。
本發明之結構被設計成透過生長方式接受至少一主動層。進行了徹底的實驗後，本發明申請人觀察到，詳細而言，當主動層為III-V族材料時，該主動層之某些構成物種對於介電層之電介質缺乏化學親和力，因此不能固著其上。然後那些物種可能在該主動層生長期間遷徙，而被固定於該些島狀物之邊緣，進而擾亂在該些島狀物上形成之主動層之厚度均勻度。
透過直接在半導體島狀物間的介電層上為所述結構提供一鍵合層，本發明之結構可以防止此現象，並且製作出一特別均勻之主動層。
依照本發明之其他有利且非限制性特點，其不論單獨或任何技術上可行之組合實施： • 所述支撐體由矽或藍寶石製成； • 所述介電層包含氧化矽及/或氮化矽； • 所述單晶半導體島狀物包含一III-V族材料，且詳細而言，一III-N族材料； • 該些單晶半導體島狀物由InGaN構成或包含InGaN； • 所述鍵合層為多晶氮化鋁 (AlN)。
本發明也提供一種用於製作一結構之方法，該方法包括提供一底材，其由具有一主要面之一支撐體、設置在該支撐體主要面上之一介電層、以及直接設置在該介電層上之複數個單晶半導體島狀物所構成，每一島狀物具有一頂面作為生長一III-V族材料主動層的晶種。根據本發明，該方法更包括在該些單晶半導體島狀物間形成一鍵合層，使其直接設置在該介電層上未被該些島狀物覆蓋之部分，且不遮蓋該些島狀物之頂面，以使該介電層不再曝露於其環境中。
依照本發明之其他有利且非限制性特點，不論單獨或任何技術上可行之組合實施： • 形成該鍵合層包括在該些單晶半導體島狀物上面及之間沉積該鍵合層，然後選擇性移除位在該些單晶半導體島狀物上面的鍵合層部分； • 選擇性移除該位在該些單晶半導體島狀物上面的鍵合層部分，係透過化學機械研磨達成； • 形成該鍵合層包括在該些單晶半導體島狀物上方選擇性形成一保護層，在該保護層上及在該些單晶半導體島狀物間之介電層曝露表面上沉積該鍵合層，並選擇性移除該保護層及位在該些單晶半導體島狀物上面之鍵合層部分； • 該保護層包含一光敏性樹脂，以及選擇性形成該保護層包括一微影步驟； • 選擇性移除該保護層及位在該保護層上面的該鍵合層，係透過化學蝕刻達成。
本發明也提供一種用於製作一半導體元件之方法，其包括提供本發明之一結構，以及在該些單晶半導體島狀物上方製作至少一III-V族材料主動層。
圖1a及1b為本發明之結構10的斷面及俯視概略圖。結構10的形狀可為標準尺寸之圓形晶圓，舉例而言，其直徑可為2英寸(50毫米) 、4英寸(100毫米) 或8英寸(200毫米) 。但本發明絕不限於這類尺寸或這類形狀。
結構10包含一支撐體2，舉例而言，由矽或藍寶石製成之支撐體。支撐體2具有一主要面。一介電層3設置在支撐體2之主要表面上。介電層3可由二氧化矽或氮化矽構成，或由單一或多個(舉例而言，由前述材料構成之)層堆疊構成。介電層3之厚度可在10奈米到數微米的範圍內。
直接在介電層3上面，結構10也包含複數個單晶半導體島狀物 4 (以下簡稱「島狀物」)。「複數個島狀物」一詞用來表示由一組獨立且互不接觸(non-touching)之區域所組成之一薄膜，該些區域可由曝露出介面層3之溝渠所界定，如圖1b所示。該些島狀物可具有相同尺寸及/或形狀，或具有彼此不同的尺寸及/或形狀。
本發明絕對不限於任何特定類型之島狀物4，但是在當該些島狀物是由鬆弛或部分鬆弛之III-V族材料(尤其是InGaN)製成時，會發現結構10之一特別有利應用。所述InGaN材料所含銦比例可在1%到10%的範圍內。每一島狀物之厚度可在100奈米到200奈米的範圍內，且其主要尺寸(直徑或長度，取決於該島狀物形狀)在數微米到1毫米的範圍內。該些島狀物4可以寬度在1微米到50微米範圍內之溝渠彼此分隔4，而使該介電層曝露於其環境。
如此，便可製作具有島狀物4之結構10，在該些島狀物4上，其曝露表面具有之晶格參數在0.3189奈米到0.3210奈米的範圍內，適合接受至少一III-V族材料主動層，以用於構成一半導體元件，例如一發光二極體。
取決於所製作的半導體元件特性，也可選擇形成複數個AlGaN島狀物，或其他任何材料之島狀物，例如一III-V族材料，尤其是一III-N族材料。
依照本發明，在該些島狀物間且直接在介電層3上，結構10也包括一鍵合層5。此鍵合層5直接設置在介電層3上未被島狀物4覆蓋之部分，因而所述介電層3不再曝露於其環境中。鍵合層5不遮蓋該些島狀物4之頂部表面，因而所述表面可作為生長主動層(或主動層堆疊)的晶種。鍵合層5之特性的選擇，對於待製作在結構10上之主動層之所有構成元素，要具備充分的化學親和力。鍵合層5因此適用於固定該些元素，且適用於防止它們在主動層製作期間遷徙。換言之，從其特性及位置而言，鍵合層(5)可限制材料之移動，通常是吸附原子(adatom)從鍵合層(5)表面擴散到島狀物(4)表面、或擴散到形成在島狀物上方之主動層 (6)表面。
作為示例，當結構10及詳言之島狀物4，被設計成接受一III-V族材料主動層時，鍵合層5之優選選擇為AlN。當鍵合層5係透過沉積直接形成在介電層3上時，鍵合層5可為多晶體。因此，在一特定實施方式中，鍵合層5可為多晶AlN製成。
透過徹底的實驗，本發明申請人觀察到，III族及V族之某些元素(尤其是銦)，特別不會與介電層3之電介質起反應，因此不能固著其上。不過，它們可以輕易固著於AlN之鍵合層5。
鍵合層5之厚度並不特別地具決定性，因為只有其曝露表面之特性會用於本發明範圍。為達成此目的，該鍵合層可由相互堆疊之複數層組成，且只有其表面曝露於其環境的那層，需要對主動層之構成元素具有化學親和力。實務上，此厚度要足以完全覆蓋島狀物4間的介電層3，同時維持其厚度低於或等於該些島狀物4之厚度，以保持島狀物4之曝露表面隆起(proud)而有利於主動層之後續製作。作為示例，鍵合層5所具有之厚度可在數奈米到數百奈米的範圍內。
圖2繪示一種有利地運用上述結構10製作半導體元件之方法。
如圖2a所示，第一步驟期間提供本發明之結構10。結構10可設置於習知生長設備之腔體11中。眾所周知，輸送主動層之構成物種的前驅氣體被引導流經增溫之所述腔體。如圖2b所示，流入腔體11之前驅氣體所包含之物種，會與結構10之曝露表面發生反應。在單晶半導體島狀物4之曝露表面上，一單晶主動層6以磊晶生長方式逐漸形成。鍵合層5及所有主動層6構成物種間的良好化學親和力，也在島狀物4間的鍵合層5上方形成一層6'。這可防止因為沒有鍵合層5而發生某些物種遷移而沈積於島狀物曝露表面之邊緣的情況。
如圖2c所示，在此步驟最終所獲得之結構10在島狀物4之表面處具有厚度均勻之半導電且單晶之主動層6。舉例而言，主動層6具有之均勻度可類似於其上有主動層6形成之該些島狀物之均勻度。
在島狀物4間的鍵合層5上，已形成一殘留物層6'，其可為多晶體。該殘留物層6'不是特別有用處且可被去除，其去除可透過以光敏性樹脂遮蓋有用層6，進行微影隔離，以及在該層6'上進行乾式或濕式蝕刻等習知步驟達成。
設置於結構10上之該(些)主動層6可進行眾所周知之額外處理，諸如製作額外層、製作電接點，以及移轉到一最終底材，以完成該半導體製作，並使之發揮功能。
圖3繪示第一實施方式中用於製作本發明之結構10的方法步驟。
在圖3a所示之第一步驟中，所提供之底材1包含具有一主要面之一支撐體2、設置在支撐體2整個主要面上方之一介電層3，以及直接設置在介電層3上之複數個晶體半導體島狀物4。
就本發明範圍而言，獲得此底材1之特定方式與並無特別關聯性，因此，舉例而言，可選擇先前技術中所述方法之一來製作。
在圖3b所示第二步驟中，使鍵合層5、5'形成在底材1之整個曝露表面上方。鍵合層5'之一部分設置在島狀物4上方，且鍵合層5之其他部分直接設置在島狀物4間之介電層3上面。
第三步驟期間，設置在島狀物4上方的鍵合層5'部分被去除，使得島狀物4之表面曝露出來，以用於後續沉積主動層6或複數個主動層。
前述去除步驟可以多種方式進行。
第一種方式，使圖3b之底材接受一化學機械研磨/平坦化(CMP)步驟，以使用機械及化學薄化之方式，選擇性去除該底材表面之島狀物4上方所設置之鍵合層5'部分。
另一方式，先以一保護層選擇性遮蓋直接設置於介電層3上之鍵合層5部分，之後以乾式或濕式蝕刻方式去除設置在島狀物4上方之鍵合層。此選擇性遮蓋可透過實施一樹脂之整個表面沉積、定義出待去除樹脂區域的微影光罩將所述樹脂隔離，以及以化學方式將樹脂從所述區域去除等習知步驟來完成。
如圖3c所示，在此步驟最終所獲得的本發明之結構10，只在各島狀物4間才有直接設置在介電層3上面之鍵合層5。
圖4繪示第二實施方式中用於製作本發明之結構10的方法步驟。
如圖4a所示，提供底材1之第一步驟，與第一實施方式之第一步驟完全相同，亦適用相同說明。
如圖4b所示，第二步驟中，一保護層7(例如一層樹脂)用於選擇性遮蓋島狀物4之曝露表面。
此選擇性遮蓋處理步驟可透過一習知方法實施，該方法包括將樹脂沉積在整個表面上、透過定義出對應於該些島狀物4(該些區域中的樹脂將予保留)的微影光罩將樹脂隔離，以及以化學方式選擇性地將島狀物區域以外的樹脂去除。
如圖4c所示第三步驟中，使鍵合層5、5'形成在底材1之整個曝露表面上。鍵合層5'的一部分設置在遮住島狀物4之保護層7上面，且鍵合層5另一部分直接設置在島狀物4間之介電層3上面。
第四步驟期間，保護層7及設置在保護層7上面之鍵合層5'被去除。此步驟之達成，舉例而言，可透過配製化學蝕刻溶液，使之可選擇性地去除保護層7並使鍵合層5'部分去除。如圖4d所示，在此步驟最終會獲得本發明之結構10。
無須贅言，本發明不限於所述示例，且在不超出本發明範圍的情況下，可能有不同實施例及實施方式，本發明之範圍如以下申請專利範圍所定義。
因此，「單晶半導體」一詞是用於表示結晶形式之半導體材料，且其晶格具連續性，亦即沒有任何晶粒邊界(grain boundaries)。不過，在不喪失其單晶或「單晶體」特性的情況下，其結晶可有缺陷或結晶不完全(imperfections)，例如點缺陷(point defects)或差排(dislocation)。
除了底材2、介電層3、島狀物4及鍵合層5之外，結構10可更包含其他層，例如設置在介電層3下面之其他層。
此外，介電層3不必一定要覆蓋支撐體2的整個主要表面。舉例而言，其可僅設置在支撐體2上的島狀物4之間，或事實上僅設置在島狀物4間之支撐體2之部分表面上。依照本發明，無論在任何情況下，鍵合層5至少會直接形成在可曝露在其環境中的介電層3上面。
1‧‧‧底材
2‧‧‧支撐體
3‧‧‧介電層
4‧‧‧島狀物
5‧‧‧鍵合層
5’‧‧‧鍵合層
6‧‧‧主動層
6’‧‧‧殘留物層
7‧‧‧保護層
10‧‧‧結構
11‧‧‧腔體
本發明之其他特徵與優點將在以下參考隨附圖式的詳細說明中彰顯，其中： - 圖1a及1b為本發明之一結構的斷面及俯視概略圖； - 圖2繪示使用本發明之結構的一種用於製作半導體元件之方法； - 圖3繪示第一實施方式中用於製作本發明之一結構的方法步驟；且 - 圖4繪示第二實施方式中用於製作本發明之一結構的方法步驟。

Claims (13)

  1. 一種用於製作至少一III-V族材料主動層(6)之結構(10)，該結構包含一底材，其由具有一主要面之一支撐體(2)、設置在該支撐體主要面上之一介電層(3)，以及直接設置在該介電層(3)上之複數個單晶半導體島狀物(4)構成，每一島狀物具有一頂面作為生長該主動層的晶種，該結構之特徵在於，其更包括設置在該些單晶半導體島狀物(4)間之一鍵合層(5)，其直接設置在該介電層(3)上未被該些島狀物(4)覆蓋之部分，且不遮蓋該些島狀物(4)之頂面，以使該介電層(3)不再曝露於其環境中。
  2. 如申請專利範圍第1項之結構(10)，其中該支撐體(2)由矽或藍寶石製成。
  3. 如申請專利範圍第1或2項之結構(10)，其中該介電層(3)包含氧化矽及/或氮化矽。
  4. 如申請專利範圍第1至3項中任一項之結構(10)，其中該些單晶半導體島狀物(4)包含一III-V族材料。
  5. 如申請專利範圍第1至4項中任一項之結構(10)，其中該些單晶半導體島狀物(4)由InGaN構成或包含InGaN。
  6. 如申請專利範圍第1至5項中任一項之結構(10)，其中該鍵合層(5)為多晶氮化鋁製成。
  7. 一種用於製作一結構(10)之方法，該方法包括提供一底材(1)，其由具有一主要面之一支撐體(2)、設置在該支撐體(2)主要面上之一介電層(3)，以及直接設置在該介電層(3)上之複數個單晶半導體島狀物(4)構成，每一島狀物具有一頂面作為生長一III-V族材料主動層的晶種，該方法之特徵在於，其更包括在該些單晶半導體島狀物(4)間形成一鍵合層(5)，使其直接設置在該介電層(3)上未被該些島狀物(4)覆蓋之部分，且不遮蓋該些島狀物(4)之頂面，以使該介電層(3)不再曝露於其環境中。
  8. 如申請專利範圍第7項之方法，其中形成該鍵合層(5)包括在該些單晶半導體島狀物(4)上面及之間沉積該鍵合層(5, 5')，然後選擇性移除位在該些單晶半導體島狀物(4)上面的該鍵合層(5')部分。
  9. 如申請專利範圍第8項之方法，其中選擇性移除該位在該些單晶半導體島狀物(4)上面的鍵合層(5')部分係透過化學機械研磨達成。
  10. 如申請專利範圍第7項之方法，其中形成該鍵合層(5)包括在該些單晶半導體島狀物(4)上方選擇性形成一保護層(7)，在該保護層(7)上及在該些單晶半導體島狀物(4)之間的該介電層(3)的曝露表面上沉積該鍵合層(5, 5')，並選擇性移除該保護層(7)及位在該些單晶半導體島狀物(4)上面的該鍵合層(5')部分。
  11. 如申請專利範圍第10項之方法，其中該保護層(7)包含一光敏性樹脂，且選擇性形成該保護層(7)包括一微影步驟。
  12. 如申請專利範圍第10或11項之方法，其中選擇性移除該保護層(7)及位在該保護層(7)上面的該鍵合層(5')係透過化學蝕刻達成。
  13. 一種用於製作一半導體元件之方法，其包括提供如申請專利範圍第1至5項中任一項之一結構(10)，以及在該些單晶半導體島狀物上方製作至少一III-V族材料主動層。
TW106132494A 2016-09-29 2017-09-21 包含單晶半導體島狀物之結構及其製作方法 TW201826328A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??1659343 2016-09-29
FR1659343A FR3056825B1 (fr) 2016-09-29 2016-09-29 Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure

Publications (1)

Publication Number Publication Date
TW201826328A true TW201826328A (zh) 2018-07-16

Family

ID=57349032

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106132494A TW201826328A (zh) 2016-09-29 2017-09-21 包含單晶半導體島狀物之結構及其製作方法

Country Status (8)

Country Link
US (1) US11295950B2 (zh)
EP (1) EP3520132B1 (zh)
JP (1) JP7065084B2 (zh)
KR (1) KR102485734B1 (zh)
CN (1) CN109791877B (zh)
FR (1) FR3056825B1 (zh)
TW (1) TW201826328A (zh)
WO (1) WO2018060570A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796525B (zh) * 2018-11-08 2023-03-21 法商索泰克公司 多個半導體結構的集體製作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3104809B1 (fr) 2019-12-11 2021-12-17 Commissariat Energie Atomique Procede de realisation d’une couche de materiau structuree

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2828002B2 (ja) * 1995-01-19 1998-11-25 松下電器産業株式会社 半導体発光素子およびその製造方法
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
KR20010024041A (ko) * 1997-09-16 2001-03-26 자르밀라 제트. 흐르벡 공동 평면 Ｓｉ 및 Ｇｅ 합성물 기판 및 그 제조 방법
JP3252779B2 (ja) * 1998-01-16 2002-02-04 松下電器産業株式会社 半導体発光素子及び半導体発光装置
JP3571641B2 (ja) 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
US6541349B2 (en) * 2001-01-18 2003-04-01 International Business Machines Corporation Shallow trench isolation using non-conformal dielectric and planarizatrion
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3801125B2 (ja) 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
US8545629B2 (en) * 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
WO2005106977A1 (ja) * 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
JP2009143778A (ja) * 2007-12-17 2009-07-02 Sumitomo Metal Mining Co Ltd 窒化アルミニウム結晶の成長方法と窒化アルミニウム基板および半導体デバイス
EP2151856A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2345060B1 (en) 2008-10-30 2013-12-04 Soitec Methods of forming layers of semiconductor material having reduced lattice strain and engineered substrates including same
JP4927121B2 (ja) 2009-05-29 2012-05-09 シャープ株式会社 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
US8124470B1 (en) * 2010-09-29 2012-02-28 International Business Machines Corporation Strained thin body semiconductor-on-insulator substrate and device
FR2966975B1 (fr) * 2010-10-27 2013-04-12 Commissariat Energie Atomique Procede de fabrication d'un substrat muni de deux zones actives avec des materiaux semi-conducteurs differents.
US8709921B2 (en) * 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
FR3007574B1 (fr) * 2013-06-21 2015-07-17 Commissariat Energie Atomique Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure semiconductrice
US20150059640A1 (en) 2013-08-27 2015-03-05 Raytheon Company Method for reducing growth of non-uniformities and autodoping during column iii-v growth into dielectric windows
US20160111618A1 (en) * 2014-05-07 2016-04-21 Sensor Electronic Technology, Inc. Optoelectronic device including improved thermal management

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796525B (zh) * 2018-11-08 2023-03-21 法商索泰克公司 多個半導體結構的集體製作方法

Also Published As

Publication number Publication date
US11295950B2 (en) 2022-04-05
KR20190052000A (ko) 2019-05-15
CN109791877A (zh) 2019-05-21
CN109791877B (zh) 2023-03-21
KR102485734B1 (ko) 2023-01-06
EP3520132A1 (fr) 2019-08-07
WO2018060570A1 (fr) 2018-04-05
JP2019535141A (ja) 2019-12-05
JP7065084B2 (ja) 2022-05-11
US20190228967A1 (en) 2019-07-25
FR3056825A1 (fr) 2018-03-30
FR3056825B1 (fr) 2019-04-26
EP3520132B1 (fr) 2020-07-22

Similar Documents

Publication Publication Date Title
JP6425835B2 (ja) ダイヤモンド−半導体複合基板を製造する方法
JP2022165964A (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
CN101584024B (zh) 多层结构及其制备工艺
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
US11335557B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
KR20200041289A (ko) Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼
US7285825B2 (en) Element formation substrate for forming semiconductor device
US9041165B2 (en) Relaxation and transfer of strained material layers
US20110156047A1 (en) Nitride semiconductor template and method of manufacturing the same
TW201826328A (zh) 包含單晶半導體島狀物之結構及其製作方法
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
KR20110002423A (ko) 결함이 감소된 절연체 상의 반도체 헤테로 구조체
KR101587430B1 (ko) 실리콘(001) 기판 상에 반도체 에피층 성장방법
KR20200066146A (ko) 다이아몬드 기판 제조 방법
JP5277366B2 (ja) 多層構造ウエハーおよびその製造方法
KR20200138284A (ko) AlN 재질의 단결정 층을 제조하는 방법 및 AlN 재질의 단결정 층의 에피택셜 성장을 위한 기판
US8912081B2 (en) Stiffening layers for the relaxation of strained layers
KR102110481B1 (ko) 단결정 다이아몬드 제조 방법
WO2014190890A1 (zh) 一种具有隔离层的复合衬底及其制造方法
TW201405741A (zh) 半導體基板、半導體基板之製造方法及複合基板之製造方法
US8841207B2 (en) Reusable substrates for electronic device fabrication and methods thereof
WO2015067681A1 (en) Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
KR20200136434A (ko) GaAs 재질의 단결정 층을 제조하는 방법 및 GaAs 재질의 단결정 층의 에피택셜 성장을 위한 기판
TWI796525B (zh) 多個半導體結構的集體製作方法