TW201405741A - 半導體基板、半導體基板之製造方法及複合基板之製造方法 - Google Patents

半導體基板、半導體基板之製造方法及複合基板之製造方法 Download PDF

Info

Publication number
TW201405741A
TW201405741A TW102121320A TW102121320A TW201405741A TW 201405741 A TW201405741 A TW 201405741A TW 102121320 A TW102121320 A TW 102121320A TW 102121320 A TW102121320 A TW 102121320A TW 201405741 A TW201405741 A TW 201405741A
Authority
TW
Taiwan
Prior art keywords
crystal layer
semiconductor crystal
substrate
semiconductor
layer
Prior art date
Application number
TW102121320A
Other languages
English (en)
Inventor
Takenori Osada
Tomoyuki Takada
Masahiko Hata
Tetsuji Yasuda
Tatsuro Maeda
Taro Itatani
Original Assignee
Sumitomo Chemical Co
Nat Inst Of Advanced Ind Scien
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co, Nat Inst Of Advanced Ind Scien filed Critical Sumitomo Chemical Co
Publication of TW201405741A publication Critical patent/TW201405741A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本發明係提供一種半導體基板，其係於半導體結晶層形成基板之上方具有犧牲層、第1半導體結晶層及第2半導體結晶層，半導體結晶層形成基板、犧牲層、第1半導體結晶層及第2半導體結晶層依半導體結晶層形成基板、犧牲層、第1半導體結晶層、第2半導體結晶層位置；於第1半導體結晶層及第2半導體結晶層含有由構成半導體結晶層形成基板或犧牲層之複數種類的原子選出之一種類的第1原子作為雜質，第2半導體結晶層中之第1原子的濃度低於第1半導體結晶層中的第1原子濃度。

Description

半導體基板、半導體基板之製造方法及複合基板之製造方法
本發明係關於一種半導體基板、半導體基板之製造方法及複合基板之製造方法。
GaAs、InGaAs等之III-V族化合物半導體係具有高之電子移動度。又，Ge、SiGe等之IV族半導體係具有高的電洞移動度。因而，若以III-V族化合物半導體構成N通道型之MOSFET(Metal-Oxide-Semiconductor-Field Effect Transistor，在本說明書中有時僅稱為「nMOSFET」)，以IV族半導體構成P通道型之MOSFET(在本說明書中有時僅稱為「pMOSFET」)，可實現具備高的性能之CMOSFET(Complementary Metal-Oxide-Semiconductor-Field Effect Transistor)。在非專利文獻1中係揭示一種以III-V族化合物半導體作為通道之N通道型MOSFET與以Ge作為通道之P通道型MOSFET形成於單一基板之CMOSFET構造。
於單一基板(例如矽基板)上，形成所謂III-V族化合物半導體層及IV族半導體結晶層之異種材料之技術，已知使形成於結晶成長用基板之半導體結晶層轉貼至單一基板之技術。例如 於非專利文獻2中係揭示一種於GaAs基板上形成AlAs層作為犧牲層，使形成於該犧牲層(AlAs層)上之Ge層轉貼至矽基板之技術。
[先前技術文獻] [非專利文獻]
[非專利文獻1]S.Takagi, et al., SSE, Vol.51, pp. 526-536, 2007.
[非專利文獻2]Y.Bai and E.A.Fitzgerald, ECS Transactions, 33(6) 927-932(2010)
要使以III-V族化合物半導體作為通道之N通道型MISFET(Metal-Insulator-Semiconductor-Field Effect Transistor，在本說明書中有時僅稱為「nMISFET」)、與以IV族化合物半導體作為通道之P通道型MISFET(在本說明書中有時僅稱為「pMISFET」)形成於一個基板上，係必須要有使nMISFET用的III-V族化合物半導體、與pMISFET用之IV族半導體形成於單一基板上之技術。又，若考量製造單一基板作為LSI(Large Scale Integration)，宜於可於既存製造製置及既存步驟活用的矽基板上形成nMISFET用的III-V族化合物半導體結晶層以及pMISFET用之IV族半導體結晶層。
使用GaAs等之III-V族化合物單結晶基板作為半導體結晶層形成基板，使半導體結晶層從半導體結晶層形成基板藉蝕刻剝離時之犧牲層，係使用AlAs等III-V族化合物半導體結晶 層，使Ge等之IV族半導體磊晶成長，有時形成轉貼用之半導體結晶層。Ga等之III族原子及As等之V族原子係在Ge等之IV族半導體內部發揮供給體(doner)或接受體(acceptor)功能。因此，使半導體結晶層藉磊晶成長形成時，必須極力避免源自半導體結晶層形成基板或犧牲層之非意圖的雜質原子之混入。
本發明之目的係藉磊晶成長法形成轉貼用之半導體結晶層時，抑制對半導體結晶層非意圖的雜質原子之混入。
為解決上述課題，在本發明之第1態樣中，係提供一種半導體基板，其係於半導體結晶層形成基板之上方具有犧牲層、第1半導體結晶層及第2半導體結晶層，半導體結晶層形成基板、犧牲層、第1半導體結晶層及第2半導體結晶層依半導體結晶層形成基板、犧牲層、第1半導體結晶層、第2半導體結晶層之順序放置；於第1半導體結晶層及第2半導體結晶層含有由構成半導體結晶層形成基板或犧牲層之複數種類的原子選出之一種類的第1原子作為雜質，第2半導體結晶層中之第1原子的濃度低於第1半導體結晶層中的第1原子濃度。
從半導體結晶層形成基板之犧牲層側的界面至第2半導體結晶層之中途的任意剖面位置，亦可進一步具有抑制第1原子之擴散的擴散抑制層。半導體結晶層形成基板可舉例如單結晶GaAs基板或單結晶Ge基板，犧牲層可舉例如III-V族半導體，第1半導體結晶層及第2半導體結晶層可舉例如IV族半導體層。具體上犧牲層可舉例如由AlaGabIn(1-a-b)As(0.9≦a≦1、0≦b≦0.1、0.9≦a+b≦1)所構成之層，第1半導體結晶層及第2半導體結晶層 可舉例如由CdSieGefSn(1-d-e-f)(0≦d<1、0≦e<1、0<f≦1、0<d+e+f≦1)所構成之層。更具體地犧牲層可舉例如單結晶AlAs層，第1半導體結晶層及第2半導體結晶層可舉例如單結晶Ge層，此時第1原子可舉例如Al原子、Ga原子或As原子。第2半導體結晶層中之Ga原子的濃度宜為未達2×1017[原子/cm3]。以由單結晶Ge所構成之第2半導體結晶層的X線繞射法所得到之(004)面之繞射光譜半寬值可舉例如40arcsec以下者。第2半導體結晶層之平坦性可舉例如就平方平均粗糙度(Rms)為2nm以下。
本發明之第2態樣中係提供一種半導體基板之製造方法，其係具有：於半導體結晶層形成基板之上使犧牲層及第1半導體結晶層依犧牲層、第1半導體結晶層順序藉磊晶成長法形成之第1步驟；第1步驟後，實施降低磊晶成長法之殘留雜質原子的措施之第2步驟；與第2步驟後，於第1半導體結晶層上使第2半導體結晶層藉磊晶成長法形成之第3步驟。
就降低殘留雜質原子的措施而言可例示在第1步驟及第3步驟之磊晶成長法中利用的磊晶成長爐之內部清潔。磊晶成長爐之內部清潔係可在將半導體結晶層形成基板移送至預備室之後實行。此時磊晶成長爐之內部清潔結束後，可將半導體結晶層形成基板從預備室移送至磊晶成長爐。降低殘留雜質原子的措施可例示從第1步驟之磊晶成長法中利用之第1磊晶成長爐朝第3步驟之磊晶成長法中利用之第2磊晶成長爐的半導體結晶層形成基板之移送。形成第2半導體結晶層之磊晶成長法中的成長溫度可舉例如高於形成第1半導體結晶層之磊晶成長法中的成長溫度。形成第2半導體結晶層之磊晶成長法中的反應壓力可舉例如 低於形成第1半導體結晶層之磊晶成長法中的反應壓力。
第1步驟之前、第1步驟之中途或第1步驟與第2步驟之間，進一步具有形成擴散抑制層之步驟，擴散抑制層係抑制由構成半導體結晶層形成基板或犧牲層之複數種類的原子選出之一種類的第1原子的擴散。
本發明之第3態樣中係提供一種複合基板之製造方法，其係使用藉由第2態樣之製造方法所製造之半導體基板而製造複合基板的複合基板之製造方法，具有：第2半導體結晶層或形成於較第2半導體結晶層更上層之層的表面而接觸於轉貼對象基板或形成於轉貼對象基板之層的第1表面、與轉貼對象基板或形成於轉貼對象基板之層的表面而相接於第1表面之第2表面相貼合的方式，貼合半導體基板與轉貼對象基板之步驟；使半導體基板及轉貼對象基板之全部或一部分浸漬於蝕刻液而蝕刻犧牲層，以使第1半導體結晶層及第2半導體結晶層殘留於轉貼對象基板側之狀態，分離轉貼對象基板與半導體基板之步驟。
100‧‧‧半導體基板
102‧‧‧半導體結晶層形成基板
104‧‧‧犧牲層
106‧‧‧第2半導體結晶層
107‧‧‧第1半導體結晶層
108‧‧‧擴散抑制層
112‧‧‧第1表面
120‧‧‧轉貼對象基板
122‧‧‧第2表面
第1圖係表示實施形態1之半導體基板100的剖面圖。
第2圖係表示半導體基板100之變更例的剖面圖。
第3圖係表示半導體基板100之變更例的剖面圖。
第4圖係表示半導體基板100之變更例的剖面圖。
第5圖係表示半導體基板100之製造步驟的一例的流程圖。
第6圖係表示半導體基板100之製造步驟的另一例的流程圖。
第7圖係依步驟順序表示實施形態3之複合基板的製造方法 之剖面圖。
第8圖係依步驟順序表示實施形態3之複合基板的製造方法之剖面圖。
第9圖係依步驟順序表示實施形態3之複合基板的製造方法之剖面圖。
第10圖係依步驟順序表示實施形態3之複合基板的製造方法之剖面圖。
第11圖係表示實施例1之半導體結晶層形成基板102的二次離子質譜分析結果的圖表。
第12圖係表示實施例6之半導體結晶層形成基板102的成長溫度與坑洞數之關係的圖表。
第13圖係表示實施例7之半導體結晶層形成基板102中的膜厚與移動度之關係的圖表。
(實施形態1)
第1圖係表示實施形態1之半導體基板100的剖面圖。半導體基板100係可於藉由磊晶脫除法形成具有半導體結晶層之複合基板時使用之半導體基板。半導體基板100係具有半導體結晶層形成基板102、犧牲層104、第2半導體結晶層106、第1半導體結晶層107、與擴散抑制層108。半導體結晶層形成基板102、犧牲層104、第2半導體結晶層106、第1半導體結晶層107及擴散抑制層108係依半導體結晶層形成基板102、犧牲層104、擴散抑制層108、第1半導體結晶層107與第2半導體結晶層106之順序放置。
半導體結晶層形成基板102係用以形成高品質之第2半導體結晶層106的基板。較佳之半導體結晶層形成基板102的材料係依存於第2半導體結晶層106的材料、形成方法等。一般，半導體結晶層形成基板102係宜為由與欲形成之第2半導體結晶層106與格子整合或擬格子整合的材料所構成。例如，藉由磊晶成長法形成GaAs層作為第2半導體結晶層106時，半導體結晶層形成基板102係宜為GaAs單結晶基板，可選擇InP、藍寶石、Ge或SiC之單結晶基板。半導體結晶層形成基板102為GaAs單結晶基板時，形成第2半導體結晶層106之面方位可舉例如(100)面或(111)面。
犧牲層104係用以分離半導體結晶層形成基板102與第2半導體結晶層106之層。藉蝕刻除去犧牲層104以分離半導體結晶層形成基板102與第2半導體結晶層106。蝕刻犧牲層104之時，半導體結晶層形成基板102及第2半導體結晶層106之至少一部分必須不被蝕刻而殘留。因此，犧牲層104之蝕刻速度必須大於半導體結晶層形成基板102及第2半導體結晶層106之蝕刻速度，宜數倍以上大。犧牲層104之材料可例示III-V族化合物半導體，具體上係可舉例如AlaGabIn(1-a-b)As(0.9≦a≦1、0≦b≦0.1、0.9≦a+b≦1)。半導體結晶層形成基板102為GaAs單結晶基板，且第2半導體結晶層106為GaAs層時，犧牲層104宜為AlAs層。犧牲層104亦可選擇InAlAs層、InGaP層、InAlP層、InGaAlP層、AlSb層、或AlGaAs層。若犧牲層104之厚度變大，因有第2半導體結晶層106之結晶性降低的傾向，故犧牲層104之厚度只要可確保作為犧牲層之功能，宜為薄。犧牲層104之厚 度係可在0.1nm至10μm之範圍選擇。半導體結晶層形成基板102為GaAs單結晶基板，犧牲層104為AlAs層時，宜犧牲層104之厚度為0.1至2μm。若犧牲層104之厚度大於2μm，依GaAs單結晶基板之格子常數與AlAs層的格子常數之差異而於結晶內易轉位，不佳。
第2半導體結晶層106係被轉貼至後面說明之轉貼對象基板的轉貼對象層。第2半導體結晶層106係被利用於半導體裝置的活性層等。第2半導體結晶層106藉磊晶成長法等形成於半導體結晶層形成基板102上，可高品質地實現第2半導體結晶層106的結晶性。進一步，第2半導體結晶層106被轉貼至轉貼對象基板，無需考量與轉貼對象基板之格子整合等，可使高品質之第2半導體結晶層106形成於任意的轉貼對象基板上。
第1半導體結晶層107係在第2半導體結晶層106形成前而形成。第2半導體結晶層106係由與第2半導體結晶層106同樣的材料所構成之結晶層。如後面說明般，在半導體基板100之製造中，第2半導體結晶層106之形成前，實施降低磊晶成長法之殘留雜質原子的措施。亦即，相較於以形成第1半導體結晶層107之磊晶成長法所產生之殘留雜質原子，降低使形成第2半導體結晶層106之磊晶成長法開始時之殘留雜質原子。該措施係可為反應爐之清潔，亦可個別地準備形成第1半導體結晶層107的反應爐、與形成第2半導體結晶層106的反應爐之措施等。該措施之間，必須保護已形成之層。第1半導體結晶層107係發揮保護此等已形成之層的間隙層功能。因而，對於第1半導體結晶層107並不期待高純度及高品質。例如，第1半導體結晶層107 係較第2半導體結晶層106在純度、結晶性及表面平坦性等之品質更低。但，於第1半導體結晶層107中，存在降低第2半導體結晶層106之結晶性的程度的表面粗糙等係不佳。第1半導體結晶層107係要求高度保持形成於上層之磊晶層(在本例中係第2半導體結晶層106)的結晶性之結晶品質。例如，第1半導體結晶層107係較犧牲層104及擴散抑制層108在純度、結晶性及表面平坦性等之品質更高。
在第2半導體結晶層106及第1半導體結晶層107係含有由構成半導體結晶層形成基板102或犧牲層104之複數種類的原子選出之一種類的第1原子作為雜質。第2半導體結晶層106中之第1原子的濃度低於第1半導體結晶層107中的第1原子濃度。第1原子為Ga原子時，可舉例如第2半導體結晶層106中之Ga原子的濃度為未達2×1017[原子/cm3]。依據如此之第1原子的濃度之值及層構成之輪廓係可藉由後面說明之製造方法實現。
就第2半導體結晶層106及第1半導體結晶層107而言，可舉例如由III-V族化合物半導體所構成之結晶層、IV族半導體所構成之結晶層或II-VI族化合物半導體所構成之結晶層、亦或複數層合此等結晶層的層合體。III-V族化合物半導體可舉例如AluGavIn1-u-vNmPnAsqSb1-m-n-q(0≦u≦1、0≦v≦1、0≦m≦1、0≦n≦1、0≦q≦1)，如GaAs、InyGa1-yAs(0<y<1)、InP或GaSb。IV族半導體可舉例如CdSieGefSn(1-d-e-f)(0≦d<1、0≦e<1、0<f≦1、0<d+e+f≦1)。具體上可舉例如d=0時。亦即，可舉例如SieGefSn(1-e-f)(0≦e<1、0≦f≦1、0<e+f≦1)。更具體地，可舉例如d=(1-e-f)=0時。亦即，可舉例如GeXSi1-X(0<x≦1)。更具體地可舉例如X=1時。 亦即，可舉例如Ge。II-VI族化合物半導體可舉例如ZnO、ZnSe、ZnTe、CdS、CdSe或CdTe等。IV族半導體為GeXSi1-X(0<X<1)時，GeXSi1-X之Ge組成比x宜為0.9以上。藉由使Ge組成比x為0.9以上，可得到近似Ge之半導體特性。第2半導體結晶層106係藉由使用上述結晶層或層合體，俾可將第2半導體結晶層106使用於高移動度之場效電晶體、尤其高移動度之互補型場效電晶體之活性層。
第2半導體結晶層106及第1半導體結晶層107之厚度分別可在0.1nm至500μm之範圍選擇。第2半導體結晶層106之厚度宜為0.1nm以上未達1μm。藉由使第2半導體結晶層106之厚度為未達1μm，可使用於例如適用於極薄體MISFET等的高性能電晶體之製造的複合基板。半導體結晶層形成基板102為GaAs單結晶基板，第1半導體結晶層107及第2半導體結晶層106為Ge層時，第1半導體結晶層107及第2半導體結晶層106之厚度的合計宜為0.2nm至10μm。若厚度之合計大於10μm，因為GaAs單結晶基板的格子常數與Ge層之格子常數之差異，於第2半導體結晶層106的結晶內易進入轉位，不佳。欲降低第2半導體結晶層106之背景載體濃度時，宜使第2半導體結晶層106之厚度為2至6μm。
擴散抑制層108係抑制由構成半導體結晶層形成基板102或犧牲層104之複數種類的原子選出之一種類的第1原子的擴散。擴散抑制層108係可從半導體結晶層形成基板102與犧牲層104之界面，形成於第2半導體結晶層106之途中的任意之剖面位置。第1圖係擴散抑制層108例示位於犧牲層104與第2 半導體結晶層106之間的半導體基板100。其他，如第2圖所示般，擴散抑制層108位於第1半導體結晶層107與第2半導體結晶層106之間時，如第3圖所示般，可例示擴散抑制層108位於半導體結晶層形成基板102與犧牲層104之間的情形。又，如第4圖所示般，亦可無擴散抑制層108。
具有擴散抑制層108，可抑制源自半導體結晶層形成基板102之第1原子的擴散。第1原子很多時，由於在第2半導體結晶層106中發揮供給體或接受體功能，故成為降低第2半導體結晶層106性能的要因。但，形成擴散抑制層108以抑制侵入於第1原子的第2半導體結晶層106，可提供高品質之第2半導體結晶層106。擴散抑制層108如第1圖或第2圖所示般，形成於犧牲層104與第2半導體結晶層106之間時，係亦可抑制源自犧性層104之第1原子的擴散，可更提高第2半導體結晶層106之品質。就擴散抑制層108之材料，可舉例如InGaP、InAlP或SiGe。
半導體結晶層形成基板102或犧牲層104含有V族原子時，擴散抑制層108係宜為具有原子半徑較在半導體結晶層形成基板102或犧牲層104所含有之V族原子更小的V族原子之III-V族半導體結晶層。可舉例如半導體結晶層形成基板102或犧牲層104所含有之V族原子為As原子時，擴散抑制層108係宜為由含有原子半徑較As原子更小之V族原子的P之III-V族半導體，例如InGaP所構成。藉由擴散抑制層108為具有原子半徑較在半導體結晶層形成基板102或犧牲層104所含有之V族原子更小的V族原子之III-V族半導體結晶層，可增大在擴散抑制層108之III-V族原子間的鍵能。增大在擴散抑制層108之鍵能以提高阻 止第1原子擴散之能力。
犧牲層104可例示III-V族半導體，就第2半導體結晶層106可例示IV族半導體。例如半導體結晶層形成基板102為由單結晶GaAs或單結晶Ge所構成，犧牲層104為由單結晶AlAs所構成，第1半導體結晶層107及第2半導體結晶層106為由單結晶Ge所構成，擴散抑制層108為由單結晶InGaP所構成時，第1原子可例示Al原子、Ga原子或As原子。
擴散抑制層108位於犧牲層104與第2半導體結晶層106之間、或位於第2半導體結晶層106與第1半導體結晶層107之間時，半導體結晶層形成基板102或犧牲層104亦可含有由Ga原子及As原子所選出之1以上的原子。此時，擴散抑制層108宜為以除了Ga原子及As原子之III族原子及V族原子所構成的III-V族半導體結晶層。由於擴散抑制層108不含有Ga原子及As原子，故不產生源自擴散抑制層108之Ga原子及As原子之供給，而可進一步提高第2半導體結晶層106之純度品質。此時，就半導體結晶層形成基板102而言，可例示單結晶GaAs基板或單結晶Ge基板，就犧牲層104而言，可例示單結晶AlAs層，就第1半導體結晶層107及第2半導體結晶層106而言，可例示單結晶Ge層，就擴散抑制層108而言，可例示單結晶InAlP層，就第1原子而言，可例示Ga原子或AS原子。
第1半導體結晶層107及第2半導體結晶層106為由單結晶Ge所構成的層時，可使第2半導體結晶層106之X線繞射法的(004)面之繞射光譜半寬值為40arcsec以下。又，第2半導體結晶層106之平坦性就平方平均粗糙度(Rms)為2nm以下。依 需要，亦可研磨第2半導體結晶層106之表面。又，亦可於半導體結晶層形成基板102與犧牲層104之間形成緩衝層。半導體結晶層形成基板102為GaAs基板時，就緩衝層可舉例如GaAs層。
(實施形態2)
使用表示於第5圖之流程圖而說明本實施形態1所說明之半導體基板100的製造方法。首先，將半導體結晶層形成基板102搭載於磊晶成長裝置的反應室(步驟202)。依需要而進行前處理或基板之昇溫等，於半導體結晶層形成基板102上依序形成犧牲層104、擴散抑制層108及第1半導體結晶層107(步驟204)。
於犧牲層104之形成係可使用磊晶成長法、CVD(Chemical Vapor Deposition)法、濺鍍法或ALD(Atomic Layer Deposition)法。磊晶成長法係可利用MOCVD(Metal Organic Chemical Vapor Deposition)法或MBE(Molecular Beam Epitaxy)法。以MOCVD法形成犧牲層104時，來源氣體係可使用TMGa(三甲基鎵)、TMA(三甲基鋁)、TMIn(三甲基銦)、AsH3(胂)、PH3(膦)等。於載體氣體可使用氫氣。亦可使用以氯原子或烴基取代來源氣體之複數氫原子基之一部分的化合物。成長溫度(亦被稱為反應溫度)係在300℃至900℃之範圍，較佳係可在400至800℃之範圍內適當選擇。可適當選擇來源氣體供給量或反應時間以抑制犧牲層104之厚度。
於擴散抑制層108之形成係可使用磊晶成長法或ALD法。磊晶成長法可利用MOCVD法或MBE法。擴散抑制層108為由III-V族化合物半導體所構成，以MOCVD法形成時，來源氣體係可使用TMGa(三甲基鎵)、TMA(三甲基鋁)、TMIn(三甲基 銦)、AsH3(胂)、PH3(膦)等。於載體氣體係可使用氫氣。亦可使用以氯原子或烴基取代來源氣體之複數氫原子基之一部分的化合物。成長溫度係在300℃至900℃之範圍，較佳係可在400至800℃之範圍內適當選擇。可適當選擇來源氣體供給量或反應時間以抑制犧牲層104之厚度。
於第1半導體結晶層107之形成係可使用磊晶成長法、CVD法或ALD法。磊晶成長法可利用MOCVD法、MBE法。第1半導體結晶層107為由III-V族化合物半導體所構成，以MOCVD法形成時，來源氣體係可使用TMGa(三甲基鎵)、TMA(三甲基鋁)、TMIn(三甲基銦)、AsH3(胂)、PH3(膦)等。第1半導體結晶層107為由IV族化合物半導體或IV族半導體所構成，以CVD法形成時，來源氣體係可使用GeH4(鍺烷)、SiH4(矽烷)或Si2H6(二矽烷)等。於載體氣體係可使用氫氣。亦可使用以氯原子或烴基取代來源氣體之複數氫原子基之一部分的化合物。成長溫度係在300℃至900℃之範圍，較佳係可在400至800℃之範圍內適當選擇。可適當選擇來源氣體供給量或反應時間以抑制第1半導體結晶層107之厚度。
以MOCVD法及CVD法形成犧牲層104、擴散抑制層108及第1半導體結晶層107時，可使此等之層連續形成。各層之形成係可藉由氣體種之切換來實施。犧牲層104或擴散抑制層108為由III-V族化合物半導體所構成，而其後形成之第1半導體結晶層107為由IV族化合物半導體或IV族半導體所構成時，於形成犧牲層104或擴散抑制層108後可設有只使載體氣體流動之除氣步驟。藉由設有除氣步驟，界面之組成變化會急遽性昇高。 除氣步驟係宜為犧性層104或擴散抑制層108不分解之程度的溫度。除氣步驟之溫度宜為750℃以下，更宜為650℃以下。
其次，使半導體結晶層形成基板102從反應室退避至預備室(步驟206)。半導體結晶層形成基板102之退避目的地係不限於預備室，而亦可為維持清潔環境的大氣環境中。
繼而，洗淨反應室(步驟208)。反應室之洗淨係可使用使例如鹵系氣體的蝕刻法。藉反應室之洗淨，可降低殘留雜原子之濃度。藉此，可降低形成第2半導體結晶層106時之雜質原子的背景程度，可減少雜質原子混入於第2半導體結晶層106。鹵素系氣體系係可使用氯化氫(HCl)、氯(Cl2)、四氟甲烷(CF4)、三氟甲烷(CHF3)、三氯化硼(BCl3)等。又，亦可使用電漿蝕刻法。
其次，使退避至預備室之半導體結晶層形成基板102返回反應室(步驟210)，於第1半導體結晶層107上形成第2半導體結晶層106(步驟212)。第2半導體結晶層106之形成係幾乎與第1半導體結晶層107之形成相同。但，在形成第2半導體結晶層106之磊晶成長法的成長溫度係宜較在形成第1半導體結晶層107之磊晶成長法的成長溫度更高。又，在形成第2半導體結晶層106之磊晶成長法的反應壓力係宜較在形成第1半導體結晶層107之磊晶成長法的反應壓力更低。藉由提高溫度，降低壓力，俾可使第2半導體結晶層106之表面平坦性較第1半導體結晶層107更良好。使第2半導體結晶層106形成特定之厚度後，使半導體結晶層形成基板102從反應室卸下(步驟214)，終止處理。第2半導體結晶層106之成長時的成長溫度宜為600℃以上，更佳係650℃以上。藉由以600℃以上之溫度成長，可得到適於轉貼、黏 著之平坦的半導體結晶層表面。第2半導體結晶層106之成長時的反應壓力宜低於40Torr，更佳係20Torr以下，最佳係10Torr以下。以40Torr以下之壓力成長可得到適於轉貼、黏著之平坦的半導體結晶層表面。具體上係以單鍺烷作為原料，使成長溫度為650℃，成長壓力為6torr而形成第2半導體結晶層106(Ge結晶層)。此時較佳之第2半導體結晶層106的厚度可例示1.4μm。使第2半導體結晶層106成長前，可熱處理半導體結晶層形成基板102之表面。半導體結晶層形成基板102之表面為IV族化合物半導體或IV族半導體時，宜在氫氣環境中熱處理。可藉氫氣環境中之熱處理使表面為清潔的狀態。
若依實施形態2之半導體基板100的製造方法，由於在形成第2半導體結晶層106之前洗淨反應室內，故可使雜質原子混入於第2半導體結晶層106內抑制至極低的水準。藉此，可提高使用第2半導體結晶層106作為活性層的電子裝置之性能。又，在本實施形態2之製造方法中，係在使半導體結晶層形成基板102退避至預備室之前，形成第1半導體結晶層107。第1半導體結晶層107係作為防止退避至預備室之間的表面之損傷或劣化的間隙層功能，且由與第2半導體結晶層106相同的材料(結晶)所構成，故可容易使第2半導體結晶層106之成長開始(核生成)。第1半導體結晶層107之厚度宜為0.1nm以上1μm以下。若厚度小於0.1nm，作為間隙層功能不充分，不佳。又，若厚度大於1μm，混入許多轉貼時雜質原子的區域變廣，故就裝置而言不佳。
又，上述半導體基板100係亦可藉由依第6圖所示 之流程圖的步驟而製造。亦即，使半導體結晶層形成基板102搭載於反應室1(步驟302)，在反應室1中，與第5圖所示之步驟204同樣地，形成犧牲層104、擴散抑制層108及第1半導體結晶層107(步驟304)。其後，將半導體結晶層形成基板102從反應室1移送至反應室2(步驟306)。在反應室2中，與第5圖所示之步驟212同樣地，形成第2半導體結晶層106(步驟308)，形成特定之厚度後，使半導體結晶層形成基板102從反應室2卸下(步驟310)。
於第6圖所示之方法時，雜質原子之背景濃度高的成長係在反應室1進行，且雜質原子之背景濃度低的成長係在反應室2進行，可使反應室分開使用。藉此可有效率地形成混入之雜質原子的濃度低之第2半導體結晶層106。又，在反應室2中進行第2半導體結晶層106的形成之際，可在反應室1中處理其次之半導體結晶層形成基板102，亦可縮短通管內時間。又，第6圖之製造方法時，不須每次成長處理洗淨反應室1或反應室2，可降低洗淨頻率而謀求通管內時間之縮短化及成本降低。
將第6圖方法之半導體結晶層形成基板102從反應室1移送至反應室2之步驟306係宜不破壞真空而進行，但亦可破壞真空。所謂破壞真空係指半導體結晶層形成基板102被曝露於非真空之環境。亦即，具備反應室1與反應室2之間的半導體結晶層形成基板102之移送，係可採具有不破壞真空而可操作基板之裝載/卸下室之設備的複腔室方式的成長裝置來實施。又，亦可藉分別具備反應室1與反應室2的個別獨立之2個成長裝置來實施。此時，從具備反應室1之成長裝置取出半導體結晶層形成基板102至外部，亦可在空氣中移送而導入於具備反應室2之另 一成長裝置。若實施SIMS(二次離子質譜)分析，可知即使破壞真空而使半導體結晶層形成基板102從反應室1移送至反應室2時，第2半導體結晶層106內之Ga濃度亦低於第1半導體結晶層107內之Ga濃度。
(實施形態3)
第7圖至第10圖係將實施形態3之複合基板的製造方法依步驟順序表示之剖面圖。本實施形態3之製造方法係使用實施形態1說明之半導體基板100。如在實施形態1說明般準備半導體基板100。
其次，如第7圖所示般，使轉貼對象基板120之表面與半導體結晶層形成基板102之第2半導體結晶層106的表面對向貼合。此處，第2半導體結晶層106之表面係形成於半導體結晶層形成基板102之層的表面而相接於轉貼對象基板120或形成於轉貼對象基板120之層「第1表面112」之一例。又，轉貼對象基板120之表面係轉貼對象基板120或形成於轉貼對象基板120之層的表面，即相接於第1表面112之「第2表面122」的一例。
轉貼對象基板120係轉貼第2半導體結晶層106、第1半導體結晶層107及擴散抑制層108之對象的基板。轉貼對象基板120係可為最終配置利用第2半導體結晶層106作為活性層之電子裝置的靶材基板，亦可為第2半導體結晶層106轉貼至靶材基板之中間狀態的暫置基板。亦即，第2半導體結晶層106係亦可從轉貼對象基板120進一步轉貼至其他之基板。轉貼對象基板120係亦可為由有機物或無機物之任一者所成。就轉貼對象基板120而言，可例示矽基板、SOI(Silicon on Insulator)基板、玻璃基 板、藍寶石基板、SiC基板、AlN基板。另外，轉貼對象基板120係亦可為陶瓷基板、塑膠基板等之絕緣體基板、金屬等之導電體基板。於轉貼對象基板120可使用矽基板或SOI基板時，可利用在已知之矽製程的製造裝置，可利用在已知之矽製程的見識，而提高研究開發及製造的效率。
轉貼對象基板120為矽基板等不容易彎曲之硬基板時，轉貼之第2半導體結晶層106因機械振動等而被保護，可高度保持第2半導體結晶層106之結晶品質。轉貼對象基板120為塑膠等具有可撓性之基板時，在後面說明之犧牲層104的蝕刻步驟中，可使可撓性基板朝遠離半導體結晶層形成基板102之方向彎曲，迅速地供給蝕刻液，迅速地進行轉貼對象基板120與半導體結晶層形成基板102之分離。
如第8圖所示般，以使第1表面112之第2半導體結晶層106的表面與第2表面122之轉貼對象基板120的表面黏合的方式，使轉貼對象基板120與半導體結晶層形成基板102貼合。
貼合時亦可於轉貼對象基板120的表面(第2表面122)及第2半導體結晶層106之表面(第1表面112)實施強化轉貼對象基板120與第2半導體結晶層106之黏著性的黏著性強化處理。黏著性強化處理亦可僅實施於轉貼對象基板120的表面(第2表面122)及第2半導體結晶層106之表面(第1表面112)之任一者。黏著性強化處理可例示以離子束生成器所產生之離子束活性化。照射之離子係例如氬離子。黏著性強化處理亦可實施電漿活性化。電漿活性化可例示氧電漿處理。藉由黏著性強化處理，可 強化轉貼對象基板120與第2半導體結晶層106之黏著性。亦可於轉貼對象基板120上預先形成黏著層而取代黏著性強化處理。進行黏著性強化處理時，貼合係可在室溫進行。
又，繼貼合後，可對轉貼對象基板120及半導體結晶層形成基板102施加荷重，可使轉貼對象基板120壓黏於半導體結晶層形成基板102，藉壓黏可提昇黏著強度。於壓黏時或壓黏後亦可進行熱處理。熱處理溫度宜為50至600℃，更宜為100℃至400℃。荷重係可在1MPa至1GPa之範圍適當選擇。又，使用黏著層而黏著轉貼對象基板120與半導體結晶層形成基板102時，不需要壓黏。
其次，如第9圖所示般，將半導體結晶層形成基板102及轉貼對象基板120之全部成一部分(宜為全部)浸漬於蝕刻液中而蝕刻犧牲層104。藉由犧牲層104之蝕刻，以使第2半導體結晶層106、第1半導體結晶層107及擴散抑制層108殘存於轉貼對象基板120側的狀態，可分離轉貼對象基板120與半導體結晶層形成基板102。
又，犧牲層104係可選擇性蝕刻。此處，「選擇性蝕刻」係指雖然與犧牲層104同樣地曝露於蝕刻液之其他構件，例如第2半導體結晶層106、第1半導體結晶層107及擴散抑制層108亦與犧牲層104同樣地被蝕刻，但以犧牲層104之蝕刻速度高於其他構件之蝕刻速度的方式選擇蝕刻液之材料等其他的條件，實質上僅「選擇性」蝕刻犧牲層104。犧牲層104為AlAs層時，蝕刻液可例示HCl、HF、磷酸、檸檬酸、過氧化氫水、氨、氫氧化鈉之水溶液或水。蝕刻中之溫度係宜在10至90℃之範圍控制。 蝕刻時間可在1分鐘至200小時之範圍適當控制。
亦可對蝕刻液施加超音波同時並蝕刻犧牲層104。藉由超音波之施加，可增加蝕刻速度。又，蝕刻處理中亦可照射紫外線、或攪拌蝕刻液。又，此處係說明以蝕刻液之犧牲層104的蝕刻例，但犧牲層104係亦可藉由乾式方式蝕刻。
如以上般，若藉蝕刻除去犧牲層104，以使第2半導體結晶層106、第1半導體結晶層107及擴散抑制層108殘存於轉貼對象基板120側的狀態，可分離轉貼對象基板120與半導體結晶層形成基板102。藉此，第2半導體結晶層106轉貼至轉貼對象基板120。若除去擴散抑制層108，如第10圖所示般，可製造於轉貼對象基板120上具有第2半導體結晶層106及第1半導體結晶層107之複合基板。又，第1半導體結晶層107係可發揮至使用第2半導體結晶層106上之間隙層功能。於第1半導體結晶層107係混入比較高濃度的雜質原子，故欲在製造裝置時除去。於蝕刻係可使用乾式蝕刻法、濕式蝕刻法等。第1半導體結晶層107為Ge層時，可使用於磷酸或檸檬酸加入過氧化氫水者作為蝕刻劑。於第1半導體結晶層107與第2半導體結晶層106之間設有由其他之材料所構成之蝕刻阻止層，藉由選擇性進行蝕刻，亦可容易使第2半導體結晶層106之表面露出。所分離之半導體結晶層形成基板102係實施研磨、洗淨等之處理，可再度使用來作為半導體結晶層形成用之基板。此結果，可降低製造成本。
若依上述之實施形態3的複合基板的製造方法，可於轉貼對象基板120上形成雜質原子濃度低且高品質之第2半導體結晶層106。
又，在上述實施形態3中係說明使第2半導體結晶層106從半導體結晶層形成基板102轉貼至轉貼對象基板120之例，但，亦可進一步轉貼至其他之轉貼對象基板。又，於第2半導體結晶層106與轉貼對象基板120之間，係亦可形成適當黏著層。黏著層係可為有機物或無機物之任一者。就有機物之黏著層而言，可例示聚醯亞胺膜或阻劑膜。此時，黏著層可藉旋塗法等之塗佈法來形成。無機物之黏著層而言，可例示Al2O3、AlN、Ta2O5、ZrO2、HfO2、SiOx(例如SiO2)、SiNx(例如Si3N4)及SiOxNy之中的至少1者所構成的層、或從此等之中選出之至少2層的積層。此時，黏著層係可藉由ALD法、熱氧化法、蒸鍍法、CVD法、濺鍍法來形成。黏著層之厚度可為0.1nm至100μm之範圍。
又，於半導體結晶層形成基板102上形成犧牲層104、擴散抑制層108、第1半導體結晶層107及第2半導體結晶層106後，在貼合半導體結晶層形成基板102與轉貼對象基板120之前，亦可於第2半導體結晶層106形成使第2半導體結晶層106之一部分為活性區域之電子裝置。此時，第2半導體結晶層106係於此處具有電子裝置之狀態轉貼。第2半導體結晶層106係每次轉貼時表背逆轉，故若使用該方法，可於第2半導體結晶層106之表背兩面製作電子裝置。
在上述實施形態中係未特別言及對於第2半導體結晶層106最終被轉貼之基板，但該基板係可為矽晶圓等之半導體基板、SOI基板、或絕緣體基板上形成半導體層的基板。該半導體基板、SOI層或半導體層係亦可預先形成電晶體等之電子裝置。亦即，在已形成電子裝置之基板上，使用上述之方法而藉轉 貼形成第2半導體結晶層106。藉此，使材料組成等大為相異之半導體裝置形成於單片(monolithic)。尤其，於第2半導體結晶層106預先形成電子裝置後，若於如上述之預先形成電子裝置之基板上藉轉貼形成第2半導體結晶層106，使製造製程大為相異之異種材料所構成之電子裝置容易形成於單片。
(實施例1)
在本實施例1中係說明高品質之Ge結晶層的具體製造方法、及、測定所製造之Ge結晶層的特性之測定結果。就半導體結晶層形成基板102而言，使用150mm徑之從(100)面朝(110)面而傾斜2度的GaAs基板。在該GaAs基板上使用AlAs結晶層作為犧牲層104，使用低壓MOCVD法之磊晶結晶成長法而形成，使用Ge結晶層作為第1半導體結晶層107，使用以低壓MOCVD法之磊晶結晶成長法而形成。AlAs結晶層係以三甲基鋁(在本說明書中有時稱為TMAl)以及胂(在本說明書中有時稱為AsH3)作為原料，以成長溫度600℃進行結晶成長。其後，以單鍺烷(在本說明書中有時稱為GeH4)作為原料而使成長時之成長溫度為550℃，使反應壓力為40torr而進行Ge結晶成長，形成Ge結晶層(第1半導體結晶層107)。使AlAs結晶層及Ge結晶層形成於GaAs基板的全面。AlAs結晶層及Ge結晶層之厚度分別為150nm及100nm。
然後，作為降低第2半導體結晶層106之形成前的殘留雜質原子之措施，使半導體結晶層形成基板102從反應室退避至預備室(步驟206)。其次，藉由使用氯化氫氣體之蝕刻法洗淨反應室(步驟208)。繼而，使退避至預備室之半導體結晶層形成基板102返回至反應室(步驟210)、於第1半導體結晶層107上以單 鍺烷作為原料，使成長溫度為650℃，成長壓力為6torr而以1.4μm之厚度形成第2半導體結晶層106(Ge結晶層)(步驟212)。使半導體結晶層形成基板102從反應室卸下(步驟214)，終止處理。
第11圖係表示如上述般做法所得到之半導體結晶層形成基板102的SIMS(二次離子質譜)分析的結果之圖表。第2半導體結晶層106之Ge結晶層內的Ga濃度為1×1017cm-3，另外第1半導體結晶層107之Ge結晶層內的Ga濃度大至2×1018cm-3以上。可知第2半導體結晶層106之Ge結晶層內之Ga濃度被抑制很低。又，以原子間力顯微鏡(AFM)測定所得到之半導體結晶層形成基板102上的第2半導體結晶層106的Ge結晶層之表面平坦性後，以10×10μm區域之2平方平均粗糙度(RMS)為1.8nm。又，藉X線繞射法測定所得到之半導體結晶層形成基板102的(004)面繞射光譜之半寬值時，為27.9arcsec。
(實施例2)
除了第2半導體結晶層106之Ge結晶層的成長溫度為550℃以外，其餘係與實施例1同樣地成長。所得到之半導體結晶層形成基板102的SIMS(二次離子質譜)分析之結果，第2半導體結晶層106的Ge結晶層內之Ga濃度為1×1017cm-3，第1半導體結晶層107的Ge結晶層內之Ga濃度為2×1018cm-3以上。
(比較例1)
與實施例1同樣地，使AlAs犧牲層、及第1半導體結晶層107的Ge結晶層成長，不進行爐內清潔而進行第2半導體結晶層106之Ge結晶層的成長。所得到之半導體結晶層形成基板102的SIMS(二次離子質譜)分析之結果，第2半導體結晶層106的Ge結 晶層內之Ga濃度為6至8×1018cm-3，第1半導體結晶層107的Ge結晶層內之Ga濃度為5至6×1018cm-3。於兩者無很大差異。
(實施例3)
除了使第2半導體結晶層106之Ge結晶層成長時的成長溫度為550℃以外，其餘係與實施例1同樣地進行成長。製作與實施例1相同之膜厚的半導體結晶層形成基板102。以原子間力顯微鏡(AFM)測定所得到之半導體結晶層形成基板102的表面平坦性，以10×10μm區域之平方平均粗糙度(RMS)為3.2nm。
(實施例4)
除了使第2半導體結晶層106之Ge結晶層成長時的成長溫度為700℃以外，其餘係與實施例1同樣地進行成長。製作半導體結晶層形成基板102。以原子間力顯微鏡測定所得到之半導體結晶層形成基板102的表面平坦性，以10×10μm區域之平方平均粗糙度(RMS)為0.5nm。
(實施例5)
除了除使第2半導體結晶層106之Ge結晶層成長時的反應壓力相異以外其餘係與實施例2同樣地，製造半導體結晶層形成基板。使反應壓力分別為10torr、20torr、40torr、80torr而形成第2半導體結晶層106之Ge結晶層。以原子間力顯微鏡測定半導體結晶層形成基板102的表面平坦性，以10×10μm區域之平方平均粗糙度(RMS)係以10torr成長者為2.6nm，以20torr成長者為2.1nm，以40torr成長者為6.3nm，以80torr成長者係於表面起霧。
(實施例6)
於半導體結晶層形成基板102上使AlAs犧牲層以成長溫度 600℃成長，於其上，使第1半導體結晶層107之Ge結晶層以550℃成長，進一步於其上使第2半導體結晶層106之Ge結晶層成長。使第2半導體結晶層106之Ge結晶層成長時的成長溫度分別為500℃、550℃、650℃，以光學顯微鏡觀察表面，評估在1.40×1.05mm之範圍存在於表面的孔洞個數。結果表示於第12圖中。藉此，使成長溫度為650℃，相較於500℃、550℃之時，可知可降低表面之孔洞數目。
(實施例7)
使實施例1得到之試樣依實施形態3之步驟轉貼至Si基板。製造於Si基板上具有第2半導體結晶層106及第1半導體結晶層107之複合基板。將所得到之複合基板從第1半導體結晶層107側徐緩地蝕刻，同時並進行電洞測定，得到各膜厚之移動度的值。第13圖係表示藉由電洞測定所得到之移動度(μ)與膜厚(Ge thickness)相關的圖表。
在第1半導體結晶層107之表面附近(第13圖之膜厚為1300nm左右)表示高濃度之p型。如第11圖所示般，於第1半導體結晶層107(Ge結晶層)係混入成為p型摻雜物之Ga原子或Al原子(雜質原子)或缺陷等，藉由此等雜質原子或缺陷之混入，高濃度p型化者。若使第1半導體結晶層107(Ge結晶層)藉蝕刻完全除去，於Si基板只存在第2半導體結晶層106之狀態(第13圖之膜厚為1200nm左右)，Ge結晶層顯示n型。
進一步，進行蝕刻，若第2半導體結晶層106之膜厚(第13圖之膜厚)成為700hm以下，移動度(電子移動度)表示800cm2/V．s以上之一定值。此膜厚之電子密度約為2×1017/cm3， 此係與從第11圖所示之SIMS分析所得到之n型摻雜物的As原子濃度約為一致。所得到之移動度的測定值最大為950cm2/V．s。此值若與單結晶基板之值比較，相當於約80%。如以上般，雜質原子之濃度低之高品質第2半導體結晶層106可形成於任意之基板上被驗證。
100‧‧‧半導體基板
102‧‧‧半導體結晶層形成基板
104‧‧‧犧牲層
106‧‧‧第2半導體結晶層
107‧‧‧第1半導體結晶層
108‧‧‧擴散抑制層

Claims (17)

  1. 一種半導體基板，其係於半導體結晶層形成基板之上方具有犧牲層、第1半導體結晶層及第2半導體結晶層，前述半導體結晶層形成基板、前述犧牲層、前述第1半導體結晶層及前述第2半導體結晶層依前述半導體結晶層形成基板、前述犧牲層、前述第1半導體結晶層、前述第2半導體結晶層之順序放置；於前述第1半導體結晶層及前述第2半導體結晶層含有由構成前述半導體結晶層形成基板或前述犧牲層之複數種類的原子選出之一種類的第1原子作為雜質，前述第2半導體結晶層中之前述第1原子的濃度低於前述第1半導體結晶層中的前述第1原子濃度。
  2. 如申請專利範圍第1項所述之半導體基板，其中，從前述半導體結晶層形成基板之前述犧性層側的界面至前述第2半導體結晶層之中途的任意剖面位置，進一步具有抑制前述第1原子之擴散的擴散抑制層。
  3. 如申請專利範圍第1或2項所述之半導體基板，其中，前述半導體結晶層形成基板為由單結晶GaAs或單結晶Ge所構成，前述犧牲層為由III-V族半導體所構成，前述第1半導體結晶層及前述第2半導體結晶層為由IV族半導體所構成。
  4. 如申請專利範圍第3項所述之半導體基板，其中，前述犧牲層為由AlaGabIn(1-a-b)As(0.9≦a≦1、0≦b≦0.1、0.9 ≦a+b≦1)所構成，前述第1半導體結晶層及前述第2半導體結晶層為由CdSieGefSn(1-d-e-f)(0≦d<1、0≦e<1、0<f≦1、0<d+e+f≦1)所構成。
  5. 如申請專利範圍第4項所述之半導體基板，其中，前述半導體結晶層形成基板為由單結晶GaAs所構成，前述犧牲層為由單結晶AlAs所構成，前述第1半導體結晶層及前述第2半導體結晶層為由單結晶Ge所構成，前述第1原子為Al原子、Ga原子或As原子。
  6. 如申請專利範圍第5項所述之半導體基板，其中，前述第2半導體結晶層中之Ga原子的濃度為未達2×1017[原子/cm3]。
  7. 如申請專利範圍第5項所述之半導體基板，其中以由前述單結晶Ge所構成之前述第2半導體結晶層的X線繞射法所得到之(004)面之繞射光譜半寬值為40arcsec以下。
  8. 如申請專利範圍第7項所述之半導體基板，其中，前述第2半導體結晶層之平坦性就平方平均粗糙度(Rms)為2nm以下。
  9. 一種半導體基板之製造方法，其係具有：於半導體結晶層形成基板之上方使犧牲層及第1半導體結晶層依前述犧牲層、前述第1半導體結晶層順序藉磊晶成長法形成之第1步驟，前述第1步驟後，實施降低磊晶成長法之殘留雜質原子的措施之第2步驟、與前述第2步驟後，於前述第1半導體結晶層上方使第2半導體結晶層藉磊晶成長法形成之第3步驟。
  10. 如申請專利範圍第9項所述之半導體基板的製造方法，其中， 在前述第2步驟中係相較於以前述第1步驟的磊晶成長法所產生之殘留雜質原子，實施降低開始前述第3步驟之磊晶成長法時之殘留雜質原子的措施。
  11. 如申請專利範圍第10項所述之製造方法，其中，降低前述殘留雜質原子的措施為，在前述第1步驟及前述第3步驟之磊晶成長法中利用的磊晶成長爐之內部清潔。
  12. 如申請專利範圍第11項所述之製造方法，其中，前述磊晶成長爐之內部清潔係在將前述半導體結晶層形成基板移送至預備室之後實行，前述磊晶成長爐之內部清潔結束後，將前述半導體結晶層形成基板從前述預備室移送至前述磊晶成長爐。
  13. 如申請專利範圍第10項所述之製造方法，其中，降低前述殘留雜質原子的措施為，從前述第1步驟之磊晶成長法中利用之第1磊晶成長爐朝前述第3步驟之磊晶成長法中利用之第2磊晶成長爐的前述半導體結晶層形成基板之移送。
  14. 如申請專利範圍第9至13項中任一項所述之製造方法，其中，形成前述第2半導體結晶層之磊晶成長法中的成長溫度高於形成前述第1半導體結晶層之磊晶成長法中的成長溫度。
  15. 如申請專利範圍第9至13項中任一項所述之製造方法，其中，形成前述第2半導體結晶層之磊晶成長法中的反應壓力低於形成前述第1半導體結晶層之磊晶成長法中的反應壓力。
  16. 如申請專利範圍第9至13項中任一項所述之製造方法，其中，前述第1步驟之前、前述第1步驟之中途或前述第1步驟與前述第2步驟之間，進一步具有形成抑制由構成前述半導體結晶 層形成基板或前述犧牲層之複數種類的原子選出之一種類的第1原子的擴散之擴散抑制層之步驟。
  17. 一種複合基板之製造方法，其係使用藉由如申請專利範圍第9至13項中任一項所述之製造方法所製造之半導體基板而製造複合基板的複合基板之製造方法，具有：前述第2半導體結晶層之表面、或、形成於較前述第2半導體結晶層更上層之層的表面而接觸於轉貼對象基板或形成於前述轉貼對象基板之層的第1表面、與前述轉貼對象基板或形成於前述轉貼對象基板之層的表面而相接於前述第1表面之第2表面相貼合的方式，貼合前述半導體基板與前述轉貼對象基板之步驟；使前述半導體基板及前述轉貼對象基板之全部或一部分浸漬於蝕刻液而蝕刻前述犧牲層，以使前述第1半導體結晶層及前述第2半導體結晶層殘留於前述轉貼對象基板側之狀態，分離前述轉貼對象基板與前述半導體基板之步驟。
TW102121320A 2012-06-15 2013-06-17 半導體基板、半導體基板之製造方法及複合基板之製造方法 TW201405741A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012136448 2012-06-15

Publications (1)

Publication Number Publication Date
TW201405741A true TW201405741A (zh) 2014-02-01

Family

ID=49757921

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121320A TW201405741A (zh) 2012-06-15 2013-06-17 半導體基板、半導體基板之製造方法及複合基板之製造方法

Country Status (4)

Country Link
US (1) US20150137318A1 (zh)
JP (1) JPWO2013187078A1 (zh)
TW (1) TW201405741A (zh)
WO (1) WO2013187078A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406566B1 (en) * 2015-12-04 2016-08-02 International Business Machines Corporation Integration of III-V compound materials on silicon
DE102017100725A1 (de) * 2016-09-09 2018-03-15 Aixtron Se CVD-Reaktor und Verfahren zum Reinigen eines CVD-Reaktors
DE102018119634A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements und werkstück

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5284781A (en) * 1993-04-30 1994-02-08 Motorola, Inc. Method of forming light emitting diode by LPE
JPH1074700A (ja) * 1996-08-30 1998-03-17 Fujitsu Ltd 半導体結晶成長方法
US7282425B2 (en) * 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
GB2467935B (en) * 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Formation of thin layers of GaAs and germanium materials
JP2011086928A (ja) * 2009-09-17 2011-04-28 Sumitomo Chemical Co Ltd 化合物半導体結晶の製造方法、電子デバイスの製造方法、および半導体基板

Also Published As

Publication number Publication date
US20150137318A1 (en) 2015-05-21
JPWO2013187078A1 (ja) 2016-02-04
WO2013187078A1 (ja) 2013-12-19

Similar Documents

Publication Publication Date Title
JP7222128B2 (ja) 多層構造
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US8679942B2 (en) Strain engineered composite semiconductor substrates and methods of forming same
US20140203408A1 (en) Method of producing composite wafer and composite wafer
US9287351B2 (en) Composite substrate and method for manufacturing same
US11791157B2 (en) Semiconductor on diamond substrate, precursor for use in preparing a semiconductor on diamond substrate, and methods for making the same
US11335557B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
US20150155165A1 (en) Method of producing composite wafer and composite wafer
TW201405741A (zh) 半導體基板、半導體基板之製造方法及複合基板之製造方法
JP2006237235A (ja) 半導体ウェーハの製造方法
WO2013187076A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
JP2014216356A (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
WO2017127026A1 (en) Fabrication of a device on a carrier substrate
US10125415B2 (en) Structure for relaxed SiGe buffers including method and apparatus for forming
JP2014003104A (ja) 複合基板の製造方法および複合基板
JP5970408B2 (ja) シリコン基板上のＩｎＧａＳｂ薄膜の作製方法
JP2014003106A (ja) 複合基板および複合基板の製造方法
JP2014209527A (ja) 複合基板の製造方法および複合基板
JP2014216355A (ja) 半導体結晶層形成基板および複合基板の製造方法
JP2016111027A (ja) 中間基板、半導体基板および半導体基板の製造方法