KR20200066146A - 다이아몬드 기판 제조 방법 - Google Patents

다이아몬드 기판 제조 방법 Download PDF

Info

Publication number
KR20200066146A
KR20200066146A KR1020190088718A KR20190088718A KR20200066146A KR 20200066146 A KR20200066146 A KR 20200066146A KR 1020190088718 A KR1020190088718 A KR 1020190088718A KR 20190088718 A KR20190088718 A KR 20190088718A KR 20200066146 A KR20200066146 A KR 20200066146A
Authority
KR
South Korea
Prior art keywords
substrate
diamond
forming
air gap
manufacturing
Prior art date
Application number
KR1020190088718A
Other languages
English (en)
Other versions
KR102230458B1 (ko
KR102230458B9 (ko
Inventor
남옥현
유근호
최의호
신희진
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to US17/297,635 priority Critical patent/US11699587B2/en
Priority to JP2021529457A priority patent/JP7204917B2/ja
Priority to EP19891111.7A priority patent/EP3890000A4/en
Priority to PCT/KR2019/016511 priority patent/WO2020111790A1/ko
Publication of KR20200066146A publication Critical patent/KR20200066146A/ko
Application granted granted Critical
Publication of KR102230458B1 publication Critical patent/KR102230458B1/ko
Publication of KR102230458B9 publication Critical patent/KR102230458B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/25—Diamond
    • C01B32/26—Preparation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 다이아몬드 기판 제조 방법에 관한 것으로서, 본 발명의 다이아몬드 기판 제조 방법은, 사파이어(Al2O3) 등의 기판 상에 포토레지스트 패턴 및 에어갭 형성막 물질을 열처리 등을 이용하여 하부기판과의 결정적 상관성을 갖는 에어갭 구조를 형성한 후 다이아몬드를 성장시키는 방법이다. 이 방법을 통해 대면적/대구경 단결정 다이아몬드를 이종성장 시 공정을 간단하게 하고 비용을 낮추며, 이종기판과 다이아몬드 사이의 격자상수 및 열팽창계수 차이로 인한 응력을 완화시키고 온도 하강 시에도 결함이나 크랙 발생을 감소시켜 고품질의 단결정 다이아몬드 기판을 제작하고, 이종기판으로부터 다이아몬드 기판의 자가 분리가 용이하게 이루어질 수 있다.

Description

다이아몬드 기판 제조 방법{Method for Manufacturing Single Crystal Diamond Substrate}
본 발명은 단결정 다이아몬드 기판 제조 방법에 관한 것으로서, 특히, 고품질의 단결정 다이아몬드 기판을 이종 성장하여 자가 분리시키는 단결정 다이아몬드 기판의 제조 방법에 관한 것이다.
단결정 다이아몬드 반도체는 매우 넓은 띠간격(5.5eV) 물질로, 높은 열전도율, 전자/정공이동도, 절연파괴강도(10MV/cm) 등의 매우 우수한 물성을 갖는 반도체 물질로써, 이로 인해 단결정 다이아몬드 반도체는 미래 극한 성능을 갖는 고주파, 고출력 전자소자에 다양하게 활용될 전망이다. 이러한 반도체소자용 단결정 다이아몬드의 성장은 현재 고온/고압법 정도가 유일하다. 그러나, 고온/고압법에 의하여는 매우 작은 크기의 다이(≤ 10×10 mm2)만을 획득할 수 있을 뿐이며, 많은 비용이 요구되어 반도체소자로서 적용하기에는 가격 경쟁력이 없는 실정이다.
이를 극복하고자 화학기상증착법을 이용한 이종성장기술이 1990년대부터 본격적으로 연구되었으며, 현재까지 제시된 다이아몬드 단결정 이종성장 기술은 주로 단결정 Si 기판이나 Al2O3 또는 MgO등의 단결정 산화물 기판 상에 대구경의 불완전한 단결정 다이아몬드를 성장할 수 있는 정도에 이르고 있다. 즉, 종래의 단결정 다이아몬드 이종성장법은 대구경의 박막 또는 기판을 얻을 수 있는 장점이 있으나, 이종기판과의 격자상수 및 열팽창 계수 차이에 의해 큰 응력이 도입되어 성장 이후 온도 하강 시 많은 결함과 크랙(crack)을 유발하므로, 수율이 떨어지는 문제점이 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 사파이어(Al2O3) 등의 기판 상에 포토레지스트 패턴을 이용한 에어갭(air gap) 구조물을 형성하는 방법으로 대면적/대구경 단결정 다이아몬드를 이종성장하는 간단한 공정과 저비용의 성장법을 적용하여, 이종기판과의 격자상수 및 열팽창계수 차이로 인한 응력을 완화시키고 온도 하강 시에도 결함이나 크랙 발생을 감소시켜 고품질의 단결정 다이아몬드 기판을 제작하고, 이종기판으로부터 다이아몬드 기판의 자가 분리가 용이하게 이루어질 수 있는 단결정 다이아몬드 제조 방법을 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 상기의 목적을 달성하기 위한 본 발명의 일면에 따른 다이아몬드 기판 제조 방법은, 하부 기판 상에 반복되는 포토레지스트 패턴을 형성하는 단계; 에어갭 형성막을 증착하는 단계; 열처리에 의해 상기 포토레지스트를 제거하고 상기 하부 기판과 상기 에어갭 형성막 사이에 에어갭을 형성하는 단계; 버퍼층을 형성하는 단계; 다이아몬드 후막을 형성하는 단계; 및 상기 하부 기판으로부터 상기 다이아몬드 후막이 자가 분리되도록 냉각하는 단계를 포함한다.
상기 포토레지스트 패턴의 모양은, 양각 또는 음각 형태로서 스트라이프, 원형, 또는 다각형의 형태를 포함한다.
상기 에어갭을 형성하는 단계에서, 상기 열처리에 의해 상기 에어갭 형성막이 상기 하부 기판과 동일한 방위로 결정화되면서 결합하고 상기 포토레지스트가 증발되어 상기 포토레지스트가 있던 위치에 상기 에어갭을 형성할 수 있다.
상기 에어갭의 형성에 의해, 상기 하부 기판과 이종의 상기 다이아몬드 후막 간에 격자상수 및 열팽창계수 차이로 인한 응력을 완화시키고 상기 냉각 시에 상기 다이아몬드 후막에 결함이나 크랙 발생을 저감하여 다이아몬드 기판을 획득한다.
상기 하부 기판은, Al2O3 기판, MgO 기판, Iridium 기판, Quartz 기판, Platinum 기판, SiC 기판, YSZ 기판, SrTiO3 기판, 실리콘 기판, SOI 기판 또는 3-5족 화합물 반도체 기판 등일 수 있다.
상기 에어갭 형성막은, Al2O3, MgO, Iridium, Quartz, Platinum, SiC, YSZ, SrTiO3, Si 또는 3-5족 화합물 물질 등으로 형성될 수 있다.
상기 에어갭을 형성하는 단계에서, 상기 열처리 온도는 500 ~ 2000℃ 범위일수 있다.
상기 에어갭 형성막이 SiC, Si 또는 3-5족 화합물 반도체로 이루어진 경우, 상기 버퍼층을 형성하는 단계는, α-Al2O3 또는γ-Al2O3, MgO, SrTiO3, 또는 YSZ를 포함하는 금속산화물로 이루어진 산화물층, 및 Ir, Pt, 또는 Rh를 포함하는 백금족 금속이나 Ni을 포함하는 물질로 이루어진 금속층을 순차 적층하는 단계를 포함할 수 있다.
상기 에어갭 형성막이 SiC, Si, 또는 3-5족 화합물 반도체로 이루어진 경우, 상기 버퍼층을 형성하는 단계는, SiC를 포함하는 층을 형성하는 단계를 포함할 수 있다.
상기 에어갭 형성막이 Al2O3, MgO, YSZ, Iridium, Quartz, Platinum 또는 SrTiO3로 이루어진 경우, 상기 버퍼층을 형성하는 단계는, Ir, Pt, 또는 Rh를 포함하는 백금족 금속이나 Ni을 포함하는 물질로 이루어진 금속층을 형성하는 단계를 포함할 수 있다.
상기 버퍼층을 형성하는 단계는, ALD(원자층 증착법), CVD(화학 기상 증착법), 또는 PVD(물리적 기상 증착법) 장비를 이용한다.
상기 다이아몬드 후막을 형성하는 단계는, CVD(화학 기상 증착법) 장비로서 HF-CVD(hot filament-CVD), MP-CVD(microwave plasma-CVD), 또는 RF-CVD(RF plasma-CVD) 장비를 이용한다.
상기 다이아몬드 후막을 형성하는 단계는, 핵밀도 105 cm-2 이상의 다이아몬드 결정 핵층을 형성하는 단계; 및 상기 다이아몬드 결정 핵층 상에 단결정 다이아몬드 후막을 성장시키는 단계를 포함한다.
본 발명에 따른 단결정 다이아몬드 기판 제조 방법에 따르면, 사파이어(Al2O3) 등의 기판 상에 포토레지스트 패턴을 이용한 에어갭 구조물을 형성하는 방법으로 대면적/대구경 단결정 다이아몬드를 이종성장하는 간단한 공정과 저비용의 성장법을 적용하여, 이종기판과의 격자상수 및 열팽창계수 차이로 인한 응력을 완화시키고 온도 하강 시에도 결함이나 크랙 발생을 감소시켜 고품질의 단결정 다이아몬드 기판을 제작하고, 이종기판으로부터 다이아몬드 기판의 자가 분리가 용이하게 이루어질 수 있다.
예를 들어, 본 발명은 사파이어(Al2O3) 기판 위에 반도체 포토리소그래피 공정을 이용해 패턴들을 다양한 형태로 형성하고 그 위에 Al2O3를 증착하고 열처리를 진행하여 패턴들 내부의 포토레지스트가 제거되면서 패턴 외부의 Al2O3 막은 아래 사파이어 기판과 동일한 방위로 결정화되어 사파이어 기판과 Al2O3 박막 사이에 에어갭(air gap)이 형성되는 구조물을 만들고, 그 위에 단결정 다이아몬드를 성장한다. 이와 같이, 에어갭 구조물 위에 다이아몬드를 성장할 경우, 서로 이격되어 있는 패턴들 위에 성장된 다이아몬드 물질이 측면성장을 통해 다이아몬드 내 결함이 감소되고, 이종기판과 다이아몬드 성장층 사이의 응력 감소효과로 인해 냉각 시 결함이나 크랙 발생을 저감하여 자가 분리되는 대구경 단결정 다이아몬드 기판 제작이 가능하다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는 첨부도면은, 본 발명에 대한 실시예를 제공하고 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 본 발명의 일 실시예에 따른 단결정 다이아몬드 기판의 제조 방법을 설명하기 위한 공정 흐름도이다.
도 2는 기존의 다이아몬드 기판과 도 1의 공정에 기초한 다이아몬드 기판의 결함 차이를 비교하기 위한 도면이다.
도 3은 도 1의 공정에 기초한 에어갭이 형성된 형태에 대한 주사전자현미경 사진의 예이다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 대해서 자세히 설명한다. 이때, 각각의 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타낸다. 또한, 이미 공지된 기능 및/또는 구성에 대한 상세한 설명은 생략한다. 이하에 개시된 내용은, 다양한 실시 예에 따른 동작을 이해하는데 필요한 부분을 중점적으로 설명하며, 그 설명의 요지를 흐릴 수 있는 요소들에 대한 설명은 생략한다. 또한 도면의 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니며, 따라서 각각의 도면에 그려진 구성요소들의 상대적인 크기나 간격에 의해 여기에 기재되는 내용들이 제한되는 것은 아니다.
본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시 예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 일 실시예에 따른 단결정 다이아몬드 기판 제조 방법을 설명하기 위한 공정 흐름도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 단결정 다이아몬드 기판의 제조 방법은, 하부 기판(10) 상에 반복되는 포토레지스트 패턴(20)을 형성하는 단계(S111), 에어갭 형성막(30)을 증착하는 단계(S112), 열처리에 의해 상기 포토레지스트를 제거하고 하부 기판(10)과 에어갭 형성막(30) 사이에 에어갭(25)을 형성하는 단계(S121), 버퍼층(40)을 형성하는 단계(S122), 다이아몬드 핵형성층(50), 다이아몬드 후막(60)을 형성하는 단계(S131, S132) 및 하부 기판(10)으로부터 다이아몬드 후막(50, 60)이 자가 분리되도록 냉각하여(S141), 하부 기판(10)에서 분리된 고품질의 다이아몬드 기판을 획득하는 단계(S142)를 포함한다. 다이아몬드 후막(50, 60)은 에를 들어, 두께 1000nm~100mm 일 수 있으며, 하부 기판(10)으로부터 분리해 트랜지스터, 다이오드, LED(light emitting diode) 등 각종 전자 소자의 형성을 위한 벌크 기판으로 활용될 수 있다.
이하 본 발명의 일 실시예에 따른 단결정 다이아몬드 기판의 제조 방법을 좀 더 자세히 설명한다.
먼저, 하부 기판(10)을 준비한다. 하부 기판(10)은 사파이어(Al2O3) 기판인 것이 바람직하지만, 이외에도 MgO 기판, Iridium 기판, Quartz 기판, Platinum 기판 SiC 기판, YSZ(Yttria Stabilized Zirconia) 기판, SrTiO3 기판, 실리콘 기판, SOI(Silicon on Insulator) 기판 또는 3-5족 화합물 반도체(예, GaN 등) 기판 등이 사용될 수도 있다. 이하에서 하부 기판(10)으로서 사파이어(Al2O3) 기판을 사용한 예를 주로 설명하지만, 이에 한정되는 것은 아니며 위와 같은 다양한 기판이 하부 기판(10)으로서 사용되어도 유사하게 적용될 수 있음은 당업자에게 잘 이해될 수 있다. 하부 기판(10)의 사이즈는 실험 목적으로는 1x1 mm2 정도의 조각 시편도 가능하지만, 대면적/대구경 단결정 다이아몬드 기판의 획득을 위하여 12인치 대구경 웨이퍼나 그 이상의 크기까지 목적에 맞는 다양한 크기의 기판이 가능하다.
이와 같이 하부 기판(10)이 준비되면, 하부 기판(10) 상에 반복되는 포토레지스트 패턴(20)을 형성한다(S111). 예를 들어, 하부 기판(10) 상에 포토레지스트(20)를 도포하고 스텝퍼 등 포토리소그래피 장비를 이용하여 전자빔, 엑스선, 자외선 등으로 노광하고 현상함으로써 포토레지스트 패턴(20)을 형성할 수 있다. 이와 같이 형성되는, 포토레지스트 패턴(20)의 모양은, 스트라이프, 원형, 또는 다각형(예, 삼각형, 사각형 등) 등을 포함한다. 포토레지스트 패턴(20)은 양각 또는 음각 형태로 이와 같은 모양이 되도록 할 수 있다. 포토레지스트 패턴(20) 각각의 사이즈는 직경 1nm~100㎛ 범위일 수 있으며, 두께 1nm~100㎛ 범위일 수 있다.
이와 같이 하부 기판(10) 상에 반복되는 포토레지스트 패턴(20)이 형성되면, 이후 에어갭 형성막(30)을 증착한다(S112). 에어갭 형성막(30)은, Al2O3, MgO, Iridium Quartz, Platinum, SiC, YSZ, SrTiO3, Si, 또는 3-5족 화합물 반도체 물질 등으로 두께 10nm~10㎛ 범위로 형성될 수 있다. 예를 들어, 하부 기판(10)이 사파이어(Al2O3) 기판인 경우에 에어갭 형성막(30) 역시 Al2O3로 형성하는 것이 바람직하지만, 이에 한정되는 것은 아니며, 하기하는 바와 같이 하부 기판(10)과 결합할 수 있는 위와 같은 다양한 재질로 에어갭 형성막(30)을 형성하는 것이 가능하다.
이후 퍼니스 등을 이용한 열처리에 의해 포토레지스트 패턴(20)을 이루는 포토레지스트를 제거하고 하부 기판(10)과 에어갭 형성막(30) 사이에 에어갭(25)을 형성한다(S121). 에어갭(25)을 형성하기 위하여 열처리 온도 500 ~ 2000℃ 범위에서 진행될 수 있다. 이와 같은 열처리에 의해, 에어갭 형성막(30)이 하부 기판(10)과 동일한 방위로 결정화되면서 결합(예, 공유결합, 이온결합 등)하고, 포토레지스트는 에어갭 형성막(30)의 작은 틈으로 증발되어 포토레지스트가 있던 위치에 빈공간으로서 에어갭(25)이 형성된다.
이와 같은 에어갭(25)의 형성에 의해, 에어갭 형성막(30)에 탄성을 증대시켜서, 이후의 공정에서 단결정 다이아몬드 후막(50, 60)의 형성 시 격자상수 및 열팽창계수 차이로 인한 응력을 완화시키고 냉각 시에 다이아몬드 후막(50, 60)에 결함이나 크랙 발생을 저감하여 다이아몬드 기판을 획득할 수 있게 된다.
이와 같이 에어갭(25)이 형성된 후, 다음에, 버퍼층(40)을 형성한다(S122). 버퍼층(40)은 단결정 다이아몬드 후막(50, 60)을 형성하기 전에 격자 상수의 비교, 응력 발생 등을 고려하여 완충층으로서 형성된다. 버퍼층(40)은 상하층의 결합성 등을 고려하여 단층 또는 이중층으로 총 두께 10nm ~ 100㎛으로 형성될 수 있다. 버퍼층(40)은 ALD(원자층 증착법, atomic layer deposition), CVD(화학 기상 증착법, chemical vapor deposition), 또는 PVD(물리적 기상 증착법, physical vapor deposition) 장비를 이용하여 형성될 수 있다.
예를 들어, 에어갭 형성막(30)이 Al2O3, MgO, YSZ, Iridium, Quartz, Platinum 또는 SrTiO3와 같이 산화물 종류로 이루어진 경우, 버퍼층(40)은 Ir, Pt, 또는 Rh를 포함하는 백금족 금속이나 Ni을 포함하는 물질로 이루어진 금속층으로 형성될 수 있다.
또한, 예를 들어, 에어갭 형성막(30)이 SiC, Si, 또는 3-5족 화합물 반도체와 같이 반도체 종류로 이루어진 경우, 버퍼층(40)은 SiC를 포함하는 층으로 형성될 수 있다.
또한, 에어갭 형성막(30)이 SiC, Si, 또는 3-5족 화합물 반도체와 같이 반도체 종류로 이루어진 경우, 이중층으로서, α-Al2O3 또는γ-Al2O3, MgO, SrTiO3, 또는 YSZ를 포함하는 금속산화물로 이루어진 산화물층, 및 Ir, Pt, 또는 Rh를 포함하는 백금족 금속이나 Ni을 포함하는 물질로 이루어진 금속층을 순차 적층한 이중층으로 형성될 수 있다.
이후, 버퍼층(40) 위에 단결정 다이아몬드 후막(50, 60)을 형성한다(S131, S132). 단결정 다이아몬드 후막(50, 60)은, CVD(화학 기상 증착법) 장비로서 HF-CVD(hot filament-CVD), MP-CVD(microwave plasma-CVD), 또는 RF-CVD(RF plasma-CVD) 장비 등을 이용할 수 있다.
단결정 다이아몬드 후막(50, 60)은, 먼저, 핵밀도(예, BEN(Bias Enhanced Nucleation) diamond density) 105 cm-2 이상의 다이아몬드 결정 핵층(50)을 형성한 후(S131), 다이아몬드 결정 핵을 씨드(seed)로 이용하여 그 위에 전면으로 다이아몬드 단결정이 형성되면서 증착되도록 하여(fully coalesced) 단결정 다이아몬드 후막층(60)을 예를들어, 두께 1000nm~100mm 범위로 성장(S132)시킴으로써 형성된다. 예를 들어, MP-CVD법을 이용하여 단결정 다이아몬드 후막층(60)을 성장시키는 경우, 챔버 내의 성장온도 100~1500 ℃, 플라즈마 파워 0.5 ~ 100 KW, 성장압력 0 ~ 1000 torr에서, H2에 대한 CH4, O2, Ar, N2의 비율(공급 가스 비율)을 0.1 ~ 50 % 범위로 적절히 맞추어, 두께 성장율 10nm ~ 1000 ㎛/hr로 획득될 수 있다. 이와 같은 방법으로 포토레지스트 패턴(20)에 의해 서로 이격되어 있는 패턴들 위에 다이아몬드 결정이 성장되면서, 측면성장을 통해 패턴 간 단차가 있는 홈 부분도 채워지며 다이아몬드 내 결함이 감소된 형태로 단결정 다이아몬드 후막층(60)이 형성될 수 있다.
이후 하부 기판(10)으로부터 다이아몬드 후막(50, 60)이 자가 분리(self separation)되도록 냉각하여(S141), 하부 기판(10)에서 분리된 고품질의 다이아몬드 기판을 획득한다(S142).
이와 같이 분리된 후막(예, 두께 1000nm~100mm) 형태의 단결정 다이아몬드 후막(50, 60)을 가지는 기판은, 각종 전자 소자의 형성을 위한 벌크 기판으로 사용될 수 있는 단결정 다이아몬드 기판이 될 수 있다.
도 2는 기존의 다이아몬드 기판(a)과 도 1의 공정에 기초한 다이아몬드 기판(b)의 결함 차이를 비교하기 위한 도면이다.
도 2의 (b)와 같이 에어갭(25)의 형성에 의해, 하부 기판(10)과 이종의 다이아몬드 후막(50, 60) 간에 격자상수 및 열팽창계수 차이로 인한 응력을 완화시키고 냉각 시에 다이아몬드 후막(50, 60)에 결함이나 크랙 발생을 저감하여 다이아몬드 기판을 획득할 수 있도록 하였다.
도 3은 도 1의 공정에 기초한 에어갭(25)이 형성된 형태에 대한 주사전자현미경(SEM) 사진의 예이다.
도 3은 하부 기판(10)으로 사파이어(Al2O3) 기판을 사용하고 에어갭 형성막(30)으로서 사파이어(Al2O3)를 사용하여 형성한 경우, 좌측 위의 첫번째 그림에 표시한 5가지 점들의 해당 결정면 방위에 대한 각각의 SAED(selected area electron diffraction) 패턴을 보여준다. 이와 같은 전자 회절 패턴을 통해 에어갭 형성막(30)이 하부 기판(10)과 동일한 사파이어(Al2O3) 결정면 방위로 결정화되어 결합(예, 공유결합, 이온결합 등)된 상태를 보여주며, 반복되는 포토레지스트 패턴(20)에 대응되어 형성된 에어갭(25)들의 구조물이 잘 형성되었음을 알 수 있게 해준다.
상술한 바와 같이, 본 발명에 따른 단결정 다이아몬드 기판 제조 방법에 따르면, 사파이어(Al2O3) 등의 기판 상에 포토레지스트 패턴(20)을 이용한 에어갭(25) 구조물을 형성하는 방법으로 대면적/대구경 단결정 다이아몬드를 이종성장하는 간단한 공정과 저비용의 성장법을 적용하여, 이종기판과의 격자상수 및 열팽창계수 차이로 인한 응력을 완화시키고 온도 하강 시에도 결함이나 크랙 발생을 감소시켜 고품질의 단결정 다이아몬드 기판을 제작하고, 이종기판으로부터 다이아몬드 기판의 자가 분리가 용이하게 이루어질 수 있다. 예를 들어, 본 발명은 사파이어(Al2O3) 기판 위에 반도체 포토리소그래피 공정을 이용해 패턴들을 다양한 형태로 형성하고 그 위에 Al2O3를 증착하고 열처리를 진행하여 패턴들 내부의 포토레지스트가 제거되면서 패턴 외부의 Al2O3 막은 아래 사파이어 기판과 동일한 방위로 결정화되어 사파이어 기판과 Al2O3 박막 사이에 에어갭(air gap)이 형성되는 구조물을 만들고, 그 위에 단결정 다이아몬드를 성장한다. 이와 같이, 에어갭 구조물 위에 다이아몬드를 성장할 경우, 서로 이격되어 있는 패턴들 위에 성장된 다이아몬드 물질이 측면성장을 통해 다이아몬드 내 결함이 감소되고, 이종기판과 다이아몬드 성장층 사이의 응력 감소효과로 인해 냉각 시 결함이나 크랙 발생을 저감하여 자가 분리되는 대구경 단결정 다이아몬드 기판 제작이 가능하다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
하부 기판(10)
포토레지스트 패턴(20)
에어갭(25)
에어갭 형성막(30)
버퍼층(40)
다이아몬드 결정 핵층(50)
다이아몬드 후막층(60)
다이아몬드 후막(50, 60)

Claims (14)

  1. 하부 기판 상에 반복되는 포토레지스트 패턴을 형성하는 단계;
    에어갭 형성막을 증착하는 단계;
    열처리에 의해 상기 포토레지스트를 제거하고 상기 하부 기판과 상기 에어갭 형성막 사이에 에어갭을 형성하는 단계;
    버퍼층을 형성하는 단계;
    다이아몬드 후막을 형성하는 단계; 및
    상기 하부 기판으로부터 상기 다이아몬드 후막이 자가 분리되도록 냉각하는 단계
    를 포함하는 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  2. 제1항에 있어서,
    상기 포토레지스트 패턴의 모양은, 양각 또는 음각 형태로서 스트라이프, 원형, 또는 다각형의 형태를 포함하는 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  3. 제1항에 있어서,
    상기 에어갭을 형성하는 단계에서, 상기 열처리에 의해 상기 에어갭 형성막이 상기 하부 기판과 동일한 방위로 결정화되면서 결합하고 상기 포토레지스트가 증발되어 상기 포토레지스트가 있던 위치에 상기 에어갭을 형성하는 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  4. 제1항에 있어서,
    상기 에어갭의 형성에 의해, 상기 하부 기판과 이종의 상기 다이아몬드 후막 간에 격자상수 및 열팽창계수 차이로 인한 응력을 완화시키고 상기 냉각 시에 상기 다이아몬드 후막에 결함이나 크랙 발생을 저감하여 다이아몬드 기판을 획득하기 위한 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  5. 제1항에 있어서,
    상기 하부 기판은,
    Al2O3 기판, MgO 기판, Iridium 기판, Quartz 기판, Platinum 기판, SiC 기판, YSZ 기판, SrTiO3 기판, 실리콘 기판, SOI 기판 또는 3-5족 화합물 반도체 기판인 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  6. 제1항에 있어서,
    상기 에어갭 형성막은,
    Al2O3, MgO, Iridium, Quartz, Platinum, SiC, YSZ, SrTiO3, Si 또는 3-5족 화합물 물질로 형성되는 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  7. 제1항에 있어서,
    상기 에어갭을 형성하는 단계에서, 상기 열처리 온도는 500 ~ 2000℃ 범위인 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  8. 제1항에 있어서,
    상기 에어갭 형성막이 SiC, Si, 또는 3-5족 화합물 반도체로 이루어진 경우,
    상기 버퍼층을 형성하는 단계는, α-Al2O3 또는γ-Al2O3, MgO, SrTiO3, 또는 YSZ를 포함하는 금속산화물로 이루어진 산화물층, 및 Ir, Pt, 또는 Rh를 포함하는 백금족 금속이나 Ni을 포함하는 물질로 이루어진 금속층을 순차 적층하는 단계를 포함하는 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  9. 제1항에 있어서,
    상기 에어갭 형성막이 SiC, Si, 또는 3-5족 화합물 반도체로 이루어진 경우,
    상기 버퍼층을 형성하는 단계는, SiC를 포함하는 층을 형성하는 단계를 포함하는 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  10. 제1항에 있어서,
    상기 에어갭 형성막이 Al2O3, MgO, YSZ, Iridium, Quartz, Platinum 또는 SrTiO3로 이루어진 경우,
    상기 버퍼층을 형성하는 단계는, Ir, Pt, 또는 Rh를 포함하는 백금족 금속이나 Ni을 포함하는 물질로 이루어진 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  11. 제1항에 있어서,
    상기 버퍼층을 형성하는 단계는,
    ALD(원자층 증착법), CVD(화학 기상 증착법), 또는 PVD(물리적 기상 증착법) 장비를 이용하는 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  12. 제1항에 있어서,
    상기 다이아몬드 후막을 형성하는 단계는,
    CVD(화학 기상 증착법) 장비로서 HF-CVD(hot filament-CVD), MP-CVD(microwave plasma-CVD), 또는 RF-CVD(RF plasma-CVD) 장비를 이용하는 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  13. 제1항에 있어서,
    상기 다이아몬드 후막을 형성하는 단계는,
    핵밀도 105 cm-2 이상의 다이아몬드 결정 핵층을 형성하는 단계; 및
    상기 다이아몬드 결정 핵층 상에 단결정 다이아몬드 후막을 성장시키는 단계
    를 포함하는 것을 특징으로 하는 다이아몬드 기판 제조 방법.
  14. 제1항의 상기 다이아몬드 기판 제조 방법으로 제조된 다이아몬드 기판.
KR1020190088718A 2018-11-30 2019-07-23 다이아몬드 기판 제조 방법 KR102230458B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/297,635 US11699587B2 (en) 2018-11-30 2019-11-27 Method for manufacturing diamond substrate
JP2021529457A JP7204917B2 (ja) 2018-11-30 2019-11-27 ダイヤモンド基板の製造方法
EP19891111.7A EP3890000A4 (en) 2018-11-30 2019-11-27 PROCESS FOR MAKING A DIAMOND SUBSTRATE
PCT/KR2019/016511 WO2020111790A1 (ko) 2018-11-30 2019-11-27 다이아몬드 기판 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180152579 2018-11-30
KR1020180152579 2018-11-30

Publications (3)

Publication Number Publication Date
KR20200066146A true KR20200066146A (ko) 2020-06-09
KR102230458B1 KR102230458B1 (ko) 2021-03-23
KR102230458B9 KR102230458B9 (ko) 2024-01-11

Family

ID=71082697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190088718A KR102230458B1 (ko) 2018-11-30 2019-07-23 다이아몬드 기판 제조 방법

Country Status (4)

Country Link
US (1) US11699587B2 (ko)
EP (1) EP3890000A4 (ko)
JP (1) JP7204917B2 (ko)
KR (1) KR102230458B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114232089B (zh) * 2021-11-10 2023-08-04 山东大学 金刚石在碳化硅衬底上成核密度周期性调制方法
CN114182342B (zh) * 2021-12-13 2023-12-01 安徽光智科技有限公司 单晶金刚石生长用沉积基底及单晶金刚石的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11199379A (ja) * 1998-01-16 1999-07-27 Kobe Steel Ltd ダイヤモンド膜の形成方法
KR100219018B1 (ko) * 1995-04-20 1999-09-01 다멘 토니, 콘리 페트라 전자부품용 복합구조체 및 그의 제조방법
JP2011157268A (ja) * 2011-03-09 2011-08-18 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド薄膜及びその製造方法
JP2017034220A (ja) * 2015-07-30 2017-02-09 信越化学工業株式会社 ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法
JP2017052690A (ja) * 2014-08-11 2017-03-16 住友電気工業株式会社 ダイヤモンド複合体、基板、ダイヤモンド、ダイヤモンドを備える工具およびダイヤモンドの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290392A (en) * 1992-06-05 1994-03-01 Trw Inc. Single crystal diamond wafer fabrication
US5614019A (en) * 1992-06-08 1997-03-25 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
US5443032A (en) * 1992-06-08 1995-08-22 Air Products And Chemicals, Inc. Method for the manufacture of large single crystals
JP3287131B2 (ja) 1994-09-20 2002-05-27 株式会社日立製作所 吸収式冷温水機
KR970042919A (ko) 1995-12-28 1997-07-26 전성원 충전접착용 발포 매스틱 실러
KR100619441B1 (ko) 2004-06-30 2006-09-08 서울옵토디바이스주식회사 기판제거가 용이한 질화갈륨 성장 방법
KR100763467B1 (ko) 2007-04-18 2007-10-04 주식회사 시스넥스 단결정 질화갈륨 기판의 제조방법
KR101053116B1 (ko) 2011-02-28 2011-08-01 박건 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
KR102232265B1 (ko) * 2014-07-14 2021-03-25 주식회사 헥사솔루션 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
JP6699015B2 (ja) * 2016-02-29 2020-05-27 信越化学工業株式会社 ダイヤモンド基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219018B1 (ko) * 1995-04-20 1999-09-01 다멘 토니, 콘리 페트라 전자부품용 복합구조체 및 그의 제조방법
JPH11199379A (ja) * 1998-01-16 1999-07-27 Kobe Steel Ltd ダイヤモンド膜の形成方法
JP2011157268A (ja) * 2011-03-09 2011-08-18 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド薄膜及びその製造方法
JP2017052690A (ja) * 2014-08-11 2017-03-16 住友電気工業株式会社 ダイヤモンド複合体、基板、ダイヤモンド、ダイヤモンドを備える工具およびダイヤモンドの製造方法
JP2017034220A (ja) * 2015-07-30 2017-02-09 信越化学工業株式会社 ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法

Also Published As

Publication number Publication date
US11699587B2 (en) 2023-07-11
JP2022510159A (ja) 2022-01-26
KR102230458B1 (ko) 2021-03-23
JP7204917B2 (ja) 2023-01-16
KR102230458B9 (ko) 2024-01-11
US20220285154A1 (en) 2022-09-08
EP3890000A1 (en) 2021-10-06
EP3890000A4 (en) 2022-01-19

Similar Documents

Publication Publication Date Title
JP6219905B2 (ja) 半導体薄膜構造及びその形成方法
US11066757B2 (en) Diamond substrate and freestanding diamond substrate
KR100616656B1 (ko) 질화갈륨계 단결정 기판의 제조방법 및 제조장치
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
TWI787234B (zh) 鑽石成膜用基底基板、以及使用其之鑽石基板的製造方法
KR102230458B1 (ko) 다이아몬드 기판 제조 방법
US10100435B2 (en) Method for manufacturing diamond substrate
US20150214037A1 (en) Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate
CN109599468A (zh) 超宽禁带氮化铝材料外延片及其制备方法
WO2020111790A1 (ko) 다이아몬드 기판 제조 방법
JP7226722B2 (ja) ダイヤモンド基板
KR102110481B1 (ko) 단결정 다이아몬드 제조 방법
TW200907124A (en) Method for forming group-III nitride semiconductor epilayer on silicon substrate
WO2015067681A1 (en) Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
JP2005136200A (ja) 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
KR101967716B1 (ko) 질화갈륨 웨이퍼의 제조방법
WO2019041311A1 (zh) 复合衬底及其制备方法以及包括该复合衬底的半导体器件
JP2010285325A (ja) 窒化物半導体基板の製造方法
KR20190038785A (ko) 질화물 반도체층 성장 방법
WO2012164006A1 (en) Method and apparatus for fabricating free-standing group iii nitride crystals

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]