TW201541510A - 具矽濃度控制的蝕刻製程方法及其系統 - Google Patents

具矽濃度控制的蝕刻製程方法及其系統 Download PDF

Info

Publication number
TW201541510A
TW201541510A TW103115214A TW103115214A TW201541510A TW 201541510 A TW201541510 A TW 201541510A TW 103115214 A TW103115214 A TW 103115214A TW 103115214 A TW103115214 A TW 103115214A TW 201541510 A TW201541510 A TW 201541510A
Authority
TW
Taiwan
Prior art keywords
etching
concentration
etchant
germanium
volume
Prior art date
Application number
TW103115214A
Other languages
English (en)
Other versions
TWI543251B (zh
Inventor
Fu-Yi Chang
Yih-Song Chiu
Shao-Yen Ku
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Priority to TW103115214A priority Critical patent/TWI543251B/zh
Publication of TW201541510A publication Critical patent/TW201541510A/zh
Application granted granted Critical
Publication of TWI543251B publication Critical patent/TWI543251B/zh

Links

Landscapes

  • Weting (AREA)

Abstract

本揭露提供一蝕刻系統的一實施例。該蝕刻系統包括一設以容置用於蝕刻之蝕刻液的儲存槽;一可量測蝕刻液之矽濃度的矽監測器;一可操作性地排洩蝕刻液且與儲存槽結合的排洩模組;和一可填補新蝕刻液至儲存槽的供應模組。

Description

具矽濃度控制的蝕刻製程方法及其系統
本揭露是有關一蝕刻系統,特別是關於一種具矽濃度控制的蝕刻製程方法及其系統。
積體電路的尺寸隨著先進技術節點(technology nodes)逐步縮小。積體電路尺寸縮小臨著各種型式的挑戰,包括圖案化及其它製造程序。舉例來說,在矽基板上形成淺溝槽絕緣(STI)特徵以為各種裝置,如場效電晶體(FET),定義出不同的主動區。然而,現有形成STI特徵的方法有許多需要顧慮的地方。例如,無法適當地控制階差高度(step height)以達到預期的裝置性能。另外,像是無法一致地控制從晶圓與晶圓之間的階差高度。另一個例子中,則是在形成STI特徵的過程中,各種顆粒會被引入到半導體基板上。
因此,需要一種方法和系統來解決這些問題。
本揭露的一或多個實施例係關一個蝕刻系統,其蝕刻系統包含一個用於容納蝕刻用的蝕刻液的儲存槽;一個配置成可以測量蝕刻液的矽濃度的矽監測器;一個與儲存 槽結合且可操性地排洩該蝕刻液的排洩模組;和一個可操作性地填補該儲存槽新蝕刻液的供應模組。
100‧‧‧方法
102~116‧‧‧操作
200‧‧‧半導體結構
210‧‧‧半導體基板
212‧‧‧氧化矽層
214‧‧‧氮化矽層
216‧‧‧圖案化光阻層
217‧‧‧溝槽
218‧‧‧介電材料
220‧‧‧淺溝槽絕緣特徵
300‧‧‧蝕刻系統
302‧‧‧容器
306‧‧‧基板
308‧‧‧化學供應機構
310‧‧‧流量閥
312‧‧‧流量計
314‧‧‧化學排洩機構
316‧‧‧流量閥
318‧‧‧流量計
320‧‧‧循環機構
322‧‧‧加熱器
324‧‧‧閥
326‧‧‧其他元件
328‧‧‧矽監測器
330‧‧‧控制器
400‧‧‧方法
402~410‧‧‧操作
432‧‧‧矽監視模組
434‧‧‧測量單元
460‧‧‧方法
462‧‧‧操作
本揭露的態樣在閱讀下述的詳細描述時結合附圖可以較佳理解。需要強調的是,根據業界實務的標準做法,各種特徵不是按比例繪製。實際上,為了清楚討論起見,各種特徵的尺寸可任意放大或縮小。
第1圖是根據一個實施例所構成的流程圖,其流程圖是一種製造半導體結構的方法。
第2到8圖是根據一個實施例所構成的截面圖,其截面圖是由第1圖的方法所製造的半導體結構在不同製造階段的截面。
第9圖是根據一個實施例所構成的圖示,其圖示是一個亞磷酸蝕刻的特徵數據。
第10圖是根據一個實施例所構成的示意圖,其示意圖是一種用於實施第1圖的方法之蝕刻系統。
第11圖是根據一或多個實施例所構成的流程圖,其流程圖是一種應用於第10圖的蝕刻系統的方法。
第12圖是根據另一個實施例所構成的示意圖,其示意圖是一種實施圖1的方法的蝕刻系統。
第13圖是根據一或多個實施例所構成的流程圖,其流程圖是一種應用於第1圖的方法中所使用的蝕刻液的方法。
應當理解,本發明提供了許多不同的實施例,或例 子,用於實施各種實施例不同的特徵。各特定實施例中的組成及配置將會在以下作描述以簡化本發明。這些實施例並非用於限定本發明。此外,在本說明書的各種例子中可能會出現重複的元件符號以便簡化描述,但這不代表在各個實施例及/或圖示之間有何特定的關連。此外,一第一特徵形成於一第二特徵“上方”、“之上”、“之下”或“上”可包含實施例中的該第一特徵與第二特徵直接接觸,或也可包含該第一特徵與第二特徵之間更有其他額外特徵使該第一特徵與第二特徵無直接接觸。
第1圖是根據一個實施例所構成的流程圖,其流程圖是一種製造半導體結構的方法100。第2到8圖是根據一個實施例所構成的截面圖,其截面圖是由方法100所製造的半導體結構200在不同製造階段的截面。該方法100,半導體結構200和系統200都共同在第1到8圖及其它附圖中描述。
請參考第2圖,半導體結構200包括半導體材料的半導體基板210。在本實施例中,該半導體材料是矽。在進一步的實施例中,該半導體基板210為矽晶圓。另外,所述半導體基板另外地或附加地包括另一個適當的半導體材料,例如矽鍺,鍺,碳化矽,砷化鎵,或其它III-V族化合物的半導體材料。在另一個實施例中,半導體基板210包括一個由一個適當的技術,例如透過稱為植氧分離的技術(Separation by IMplantation of Oxygen、SIMOX),形成用於隔離的埋藏介電材料層。在一些實施例中,基板210可 以是絕緣體上半導體,例如絕緣體上矽(Silicon on insulator、SOI)。半導體基板210也可包括各種摻雜特性,例如在各自的主動區設置N型井和P型井。
請參考第1和2圖,方法200於操作102開始,在基板210上形成硬罩幕層。在本實施例中,硬罩幕層包括氮化矽(SiN)層214。在進一步的實施例中,硬罩幕層還包括在基板210上形成氧化矽層(也稱為墊氧化層)212。在這種情況下,氮化矽層214是形成在氧化矽層212上。氧化矽層212是通過一種例如熱氧化的技術將其形成在基板210上。氮化矽層214是經由沉積技術,例如化學氣相沉積(chemical vapor deposition、CVD),物理氣相沉積(physical vapor deposition、PVD)或其它合適的技術,將其形成在氧化矽層212上。
請繼續參考第1和2圖,方法200進行到操作104,透過微影製程在硬罩幕層(212和214)上形成圖案化光阻層216。在一個實施例中,微影製程包括由旋轉塗布形成光阻層;使用曝光能量暴露光阻層,例如紫外線(UV),並用顯影劑顯影曝光後的光阻層以形成圖案化光阻層。在另一實例中,微影製程包括旋轉塗布,軟烤(soft baking),曝光,曝光後烤(post-exposure baking),顯影,及硬烤(hard baking)。在其他實施例中,形成圖案化光阻層216的微影製程可以另外使用其他技術,例如電子束微影(e-beam lithography),無罩幕圖案化或分子印迹(molecular print)。
請參考第1和3圖,方法200進行到操作106,以 圖案化光阻層216為蝕刻罩幕對硬罩幕層(212和214)進行蝕刻處理。該蝕刻製程是為從圖案化光阻層216的開口中選擇性地移除硬罩幕層所設計,從而圖案化硬罩幕(圖案化氧化矽層212及圖案化氮化矽層214)。圖案化硬罩幕具有使基板210在開口中沒有被覆蓋住的開口。在一個實施例中,該蝕刻製程包括用於選擇性地蝕刻氮化矽和氧化矽的蝕刻液的濕蝕刻製程。更具體而言,該蝕刻製程包括二個蝕刻步驟:用亞磷酸溶液選擇性地蝕刻氮化矽的第一蝕刻和用氫氟酸溶液蝕刻氧化矽的第二蝕刻。另外,該蝕刻製程可以包括任何合適的蝕刻技術,例如乾刻蝕,濕蝕刻或其組合。
請參考第1和4圖,方法200進行到操作108,透過合適的技術,例如濕剝除或電漿灰化,移除圖案化光阻層216。另外,圖案化光阻層216可在之後的製造階段中移除。
請參考第1和5圖,方法200進行到操作110,以圖案化硬罩幕為蝕刻罩幕,對基板210進行蝕刻處理。更具體而言,該蝕刻製程是透過圖案化硬罩幕的開口應用至基板210。該蝕刻製程是為選擇性地蝕刻基板210所設計。在本實施例中,該蝕刻製程選擇性地蝕刻基板210中的矽以在半導體基板210中形成溝槽217。
請參考第1和6圖,方法200進行到操作112,填充一或多個介電材料218至溝槽內。在一個實施例中,介電材料218包括氧化矽。在另一個實施例中,介電材料218 包括一個在溝槽側壁上透過熱氧化然後透過CVD沉積體氧化矽,例如高密度電漿化學氣相沉積(high density plasma CVD,HDPCVD),所形成的裡層。退火處理可在溝槽填充介電材料時實施或填充後實施。
請參考第1和7圖,方法200進行到操作114,對基板210進行化學機械研磨以除去過多沉積在硬罩幕上的的介電材料218以及平面化基板210的表面。化學機械研磨在氮化矽層214上停止。在這種情況下,氮化矽層214在化學機械研磨處理時是作為一個研磨停止層。淺溝槽絕緣特徵220的形成是如第7圖所示。
請參考第1和8圖,方法200進行到操作116,透過蝕刻液濕蝕刻移除氮化矽層214。在本實施例中,該蝕刻液包括亞磷酸。更具體而言,該蝕刻液包括亞磷酸(H3PO4)和水(H2O)。特別是,該蝕刻液是經由一個蝕刻系統和方法調諧至一個預先定義的矽濃度,之後將一併參考第10和11圖更詳細敘述。
在一個實施例中,該方法包括測量蝕刻液的矽濃度且基於測量到的矽濃度調整矽濃度。該蝕刻系統包括一個矽監測器,配置成可測量蝕刻液中的矽濃度以及一個用於調整蝕刻液中的矽濃度的模組。
在另一個實施例中,該方法包括基於製造數據預測蝕刻液中的矽濃度且基於預測到的矽濃度調整矽濃度。藉由預測蝕刻液中的矽濃度,可去除測量矽濃度的步驟或減少測量的數量。預測蝕刻液中的矽濃度是基於製造數據模 擬氮化矽蝕刻的數量所得到的。在一個實施例中,該預測是基於距離上一次更換蝕刻液,該蝕刻液蝕刻晶圓的數量。在一個實施例中,該預測是基於晶圓的數量及進一步基於氮化矽的消耗量,例如氮化矽層的圖案化面積乘以蝕刻厚度。可決定添加至蝕刻液的矽量。因此,可計算出蝕刻液的矽濃度。
在另一個實施例中,該方法包括測量和預測蝕刻液中的矽濃度的組合。舉例而言,複數個晶圓經使用蝕刻液蝕刻後,測量該矽濃度且相對地做調整。在測量之間,基於製造數據預測矽濃度且相對地做調整。
在本實施例中,該蝕刻液可加熱至高溫而得到最佳化的蝕刻效果。在一個實施例中,該蝕刻液的溫度範圍是從室溫至約200℃。在另一個實例中,該蝕刻液的亞磷酸體積濃度是大於0%且小於99%。進行操作116之後,去除氮化矽層214且維持階差高度T以便後續處理形成其他電路特徵。階差高度T的定義是淺溝槽絕緣特徵220的上表面和氧化矽層212的上表面的垂直差。
具有亞磷酸的蝕刻液可有效地蝕刻氮化矽但也可能會蝕刻氧化矽。一個實驗是如第9圖所示,在蝕刻處理中去除部分的墊氧化層。如第9圖所示,橫軸代表蝕刻液蝕刻晶圓的數量,縱軸代表剩餘的墊氧化層厚度。實驗顯示墊氧化層的剩餘厚度是跟蝕刻液蝕刻的晶圓數量相關,或是跟亞磷酸的壽命相關。換句話說,新的亞磷酸具有較高的氧化矽蝕刻率。透過實驗和進一步分析可得知蝕刻率 是跟蝕刻液中的矽濃度有關。新的蝕刻液的矽濃度基本上是趨近於0。在蝕刻液的壽命中,需要蝕刻更多的晶圓且在蝕刻液中會溶解更多的矽。因此,氧化矽的蝕刻率會下降。因此,在蝕刻液的壽命中,氧化矽的蝕刻率是在改變的且每個晶圓的淺溝槽絕緣特徵的階差高度會改變,導致每個晶圓的操作條件和元件結構不穩定。根據上述的分析和發現,蝕刻液的矽濃度是動態地調整至一個預先定義的範圍或一個預先定義可得到蝕刻結果一致和每個晶圓的淺溝槽絕緣特徵均勻的範圍。
雖然方法100已根據許多實施例詳述描述,但也可在方法100的操作之前,中和/或之後進行其他操作。在一個實施例中,形成淺溝槽絕緣特徵之後,從而定義各主動區。在主動區形成各種元件,例如場效電晶體(FET)。
在另一個實施例中,在鰭式主動區進一步形成鰭式場效電晶體(FinFETs)。形成淺溝槽絕緣特徵之後,對基板210進行蝕刻處理以選擇性地蝕刻介電材料218以凹進形成淺溝槽絕緣特徵。在進一步的實施例中,該蝕刻處理是為選擇性地蝕刻淺溝槽絕緣特徵的介電材料(例如氧化矽)並留下基板210的半導體材料(例如矽)所設計。
用於方法100的蝕刻系統和維持蝕刻液的方法將在之後更詳細描述。第10圖是根據一或多個實施例所構成的示意圖,其示意圖是一個蝕刻系統300。蝕刻系統300包括一個為容納蝕刻用的蝕刻液所設計的容器(儲存槽)302。在本實施例中,該蝕刻液是亞磷酸。更具體而言,該 蝕刻液包括亞磷酸和水。
以一個例子而言,一個基板306,例如一個半導體晶圓,是由容器302中的蝕刻液所蝕刻的。基板306包括一個將由容器302中的蝕刻液蝕刻的氮化矽層。在一個實施例中,基板302是半導體結構200。
蝕刻系統300包括一個與容器302結合的化學供應機構308且配置成可供應新的蝕刻液至容器302。在一個實施例中,一個流量閥310和一個流量計312與化學供應機構308結合以分別控制和監控對應的化學流。
蝕刻系統300包括一個與容器302結合的化學排洩機構314且配置成可從容器302排洩蝕刻液。在一個實施例中,一個流量閥316和一個流量計318與化學排洩機構314結合以分別控制和監控對應的化學流。
在一個實施例中,蝕刻系統300包括一個與容器302結合的循環機構320且設計成可為各種功能循環蝕刻液,例如加熱和過濾。在一個實施例中,一個加熱器322與循環機構320結合以加熱蝕刻液使得蝕刻液的溫度保持至一個特定的溫度而得到最佳化的蝕刻效果。在另一個實例中,一個閥324與循環機構320結合以控制蝕刻液的流量。在其他的實施例中,其他元件326,例如過濾器和泵,與循環機構320結合以分別過濾蝕刻液中的粒子及將蝕刻液循環輸送。
蝕刻系統300也包括一個配置成可監控蝕刻液的矽濃度的矽監測器328。在一個實施例中,在矽監測器328 包括一個感應耦合電漿原子發射光譜儀(ICP-AES)來測量蝕刻液中的矽濃度。
該蝕刻系統300還包括一個與矽監測器328結合的控制器330,其設以基於從矽監測器得到的矽濃度,決定蝕刻液需要替換的體積。控制器330包括硬件,軟件和數據存儲,以基於所測量的矽濃度和預定的矽濃度範圍或預定的矽濃度值,決定體積。
在一個實施例中,控制器進一步與排洩機構314結合,且用於啟動排洩機構314以從容器排洩所決定的體積的蝕刻液。在另一個實施例中,控制器進一步與供應機構308結合且設以啟動供應模組以填補容器302所決定的體積的新蝕刻液。
該蝕刻系統300可進一步包括一個房室332,使得容器302被容納在其中且各種蝕刻製程皆在房室332內發生。蝕刻系統300可包括與其他的特徵,模組和元件一起結合已達到蝕刻處理並具可操作性地保持蝕刻液的矽濃度。
第11圖是一個用以實施蝕刻和維持蝕刻液的矽濃度的方法400流程圖。在本實施例中,方法400是實施於蝕刻系統300。方法400可參照第10和11圖。方法400開始於操作402,透過使用在容器302中的蝕刻液進行蝕刻處理。一或多個晶圓可用此蝕刻液來蝕刻。
方法400包括操作404,透過使用矽監測器328測量蝕刻液的矽濃度。在本實施例中,矽濃度是通過ICP-AES 法測定為矽監測器328。
方法400包括操作406以決定該蝕刻液與新蝕刻液需進行更換的體積以保持矽濃度在預定的範圍內(或值)。在一個實施例中,體積△V是由通式為(V-△V)*C=V*C0決定的。參數V是蝕刻液在排洩之前的總體積,C是測量到的矽濃度,及C0是預定的矽濃度。
透過各種實驗分析,可以發現如果矽濃度較高(如上所述),氧化矽的蝕刻速率會有高速率。此外,如果蝕刻液的矽濃度太高,例如接近或超過飽和矽,矽會沉澱在蝕刻液中,從而引入粒子到蝕刻後的晶圓。因此,預定的矽濃度C0是根據這兩個因素選定,使得其足夠高以無顯著蝕刻氧化矽和足夠低(低於矽飽和點)使得不需有粒子顧慮。
方法400包括操作408,從容器302排洩所決定的體積△V的蝕刻液。
該方法400還包括操作410,透過重新填補決定的△V體積的新蝕刻液至容器302,使得矽濃度保持在預定值C0
方法400可重複進行操作402~410以進行多個晶圓的蝕刻處理而同時保持蝕刻液的矽濃度在預定值或在預定範圍內。
在本揭露的不同實施例中可有各種不同的優點。在一個實施例中,減少了氧化矽的蝕刻速率偏差。因此,減少了STI的階差高度偏差。因此,從而形成的每個晶圓的主動區是一致的。由此提高了形成的元件(特別是在先進 技術節點的小特徵尺寸元件)的元件性能。這是因為較低的STO階差高度增加了小元件的主動區,並從而導致更高的Idsat和傳統的漏電流IDDQ損失。
在另一個實施例中,由於矽濃度保持在一個低於亞磷酸溶液矽飽和的水平,可消除或減少氧化矽的沉澱缺陷且同時保持穩定的蝕刻性能。在另一個實施例中,可延長蝕刻液的化學壽命並降低化學品成本。
第12圖是一個根據另一個實施例所構成的示意圖,其示意圖是蝕刻系統430。蝕刻系統430包括一個容器302設以容納用於蝕刻的蝕刻液。在本實施例中,蝕刻液是亞磷酸溶液。更具體而言,該蝕刻液包括亞磷酸(H3PO4)和水(H2O)。
該蝕刻系統300包括一個與容器302結合的循環機構320且設計成可為各種功能循環蝕刻液,例如加熱和過濾。在一個實施例中,一個加熱器322與循環機構320結合以加熱蝕刻液使得蝕刻液的溫度保持至一個特定的溫度而得到最佳化的蝕刻效果。在另一個實例中,其他的元件,例如閥,過濾器和泵,與循環機構320結合。其他類似的特徵示於第12圖因此類似的描述不再重複敘述。
該蝕刻系統430包括一個與容器302結合的矽監視模組432,用於監控蝕刻液的矽濃度。該矽監視模432還包括一個測量單元434。測量單元434,與其他元件結合,係用於測量矽濃度。
第13圖是一個根據另一個實施例所構成的流程圖,其流程圖是將方法460實施於蝕刻和維持蝕刻液的矽 濃度。方法460與方法400類似,但矽濃度不是直接由矽監測器測量,而是根據製造數據預測的,例如蝕刻的氮化矽量。
更具體而言,方法460包括一個操作462,基於製造數據,預測蝕刻液的矽濃度。蝕刻液的矽濃度的預測是基於製造數據模擬蝕刻氮化矽的量所達到的。在一個實施例中,該預測是基於距離上一次更換蝕刻液,該蝕刻液蝕刻晶圓的數量。在一個實施例中,該預測是基於晶圓的數量及每個晶圓的氮化矽消耗量,例如在晶圓上的氮化矽層的圖案化面積乘以蝕刻厚度。可決定添加至蝕刻液的矽量。因此,可計算出蝕刻液的矽濃度。
在方法460中,操作406是基於預測的矽濃度而不是測量到的。更具體而言,操作406,基於預測的矽濃度,決定該蝕刻液與新蝕刻液需進行更換的體積以保持矽濃度在預定的範圍內(或值)。在一個實施例中,體積△V是由通式為(V-△V)*C=V*C0決定的。參數V是蝕刻液在排洩之前的總體積,C是預測的矽濃度,及C0是預定的矽濃度。
在另一個實施例中,方法包括測量和預測蝕刻液的矽濃度的組合。例如,使用蝕刻液蝕刻數個晶圓後,測量該矽濃度並做相應地調整。在測量之間,基於製造數據,預測該矽濃度並做相應地調整。
因此,本揭露提供一種蝕刻系統的一個實施例。該蝕刻系統包括一個儲存槽設以容納用於蝕刻的蝕刻液;一 矽監測器配置成可測量蝕刻液的矽濃度;一個與儲存槽結合的排洩模組且可操作性地排洩蝕刻液;和一個可操作性地填補新蝕刻液至儲存槽的供應模組。
在一個實施例中,蝕刻系統更包括一個與矽監測器結合的蝕刻液控制器,其中所述蝕刻液控制器是設計為,基於矽監測器的矽濃度,決定蝕刻液需要替換的體積。
在另一個實施例中,控制器進一步與排洩模組結合,並可啟動排洩模組從儲存槽進行排洩替換體積的蝕刻液的排洩動作。在另一個實施例中,所述控制器另與供應模組結合,並可啟動供應模組為儲存槽填補替換體積的新蝕刻液。
在另一實施例中,矽監測器包括一個感應耦合電漿原子發射光譜儀(ICP-AES)來測量蝕刻液的矽濃度。在另一個實施例中,供應模組與一個蝕刻液來源結合,其蝕刻液來源具有亞磷酸。
本揭露還提供了一個包括使用蝕刻液進行蝕刻處理的方法的實施例;決定蝕刻液的矽濃度;以及基於決定的矽濃度調整蝕刻液的矽濃度至預定的矽濃度。
在方法的一個實施例中,決定蝕刻液的矽濃度包括矽監測器測量到的矽濃度。在另一個實施例中,決定蝕刻液的矽濃度包括基於製造數據預測的矽濃度。
在另一個實施例中,調整蝕刻液的矽濃度包括排洩容器中的體積△V的蝕刻液;並填補至容器體積△V的新蝕刻液。
在另一個實施例中,體積△V的決定是基於測量到的矽濃度和預定的矽濃度。在進一步的實施例中,體積△V是由通式為(V-△V)*C=V*C0決定的,其中參數V是蝕刻液在排洩之前的總體積,C是測量到的矽濃度,及C0是預定的矽濃度。
在另一個實施例中,該蝕刻液具有亞磷酸;且進行蝕刻處理包括將蝕刻液應用於基板以選擇性地蝕刻氮化矽。在另一個實施例中,預定的矽濃度系選擇為小於矽的飽和濃度。
在另一實施例中,預定的矽濃度系選擇足夠高,使得蝕刻液可選擇性地相對於氧化矽蝕刻氮化矽。在另一個實施例中,該方法進一步包括用調整過後的蝕刻液執行另一個蝕刻處理。
本揭露還提供了一種方法的另一個實施例。該方法包括在半導體基板上形成一個氮化矽層;將氮化矽層圖案化以在其中形成開口;用圖案化的氮化矽層作為蝕刻罩幕蝕刻該半導體基板,從而在半導體基板形成一個溝槽;在溝槽中填補包括氧化矽的介電材料;對半導體基板進行化學機械研磨;及調整具有亞磷酸的蝕刻液的矽濃度至一個預定的矽濃度;並用蝕刻液去除圖案化的氮化矽層。
在一個實施例中,調整矽濃度包括測量蝕刻液的矽濃度;排洩容器中的體積△V的蝕刻液;並填補至容器體積△V的新蝕刻液的。
在另一個實施例中,體積△V的決定是基於測量到 的矽濃度和預定的矽濃度。在進一步的實施例中,體積△V是由通式為(V-△V)*C=V*C0決定的,其中參數V是蝕刻液在排洩之前的總體積,C是測量到的矽濃度,及C0是預定的矽濃度。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧方法
102~116‧‧‧操作

Claims (20)

  1. 一蝕刻系統,包含:一儲存槽,設置用以容納蝕刻用的蝕刻液;一矽監測器,設置用以測量蝕刻液的矽濃度;一排洩模組,與該儲存槽聯結且可操作用以排洩該蝕刻液;和一供應模組,可操作用以填補該儲存槽新蝕刻液。
  2. 如申請專利範圍第1項的蝕刻系統,更包含一與該矽監測器聯結的蝕刻液控制器,其中該蝕刻液控制器是設置用以基於從該矽監測器得到的矽濃度決定該蝕刻液需更換的一體積。
  3. 如申請專利範圍第2項的蝕刻系統,其中該控制器進一步與該排洩模組聯結,並啟動該排洩模組從該儲存槽排洩該體積之蝕刻液的一排洩動作。
  4. 如申請專利範圍第2項的蝕刻系統,其中該控制器進一步與供應模組聯結,並啟動該供應模組填補該體積的一新蝕刻液至儲存槽的一填補動作。
  5. 如申請專利範圍第1項的蝕刻系統,其中該矽監測器包含一用於測量蝕刻液的矽濃度的感應耦合電漿原子發 射光譜儀(ICP-AES)。
  6. 如申請專利範圍第1項的蝕刻系統,其中該供應模組是與一個具有亞磷酸的蝕刻液來源結合。
  7. 一種蝕刻方法,包含:使用一蝕刻液進行一蝕刻處理;決定該蝕刻液的一矽濃度;和基於決定的該矽濃度調整該蝕刻液的該矽濃度至一預定矽濃度。
  8. 如申請專利範圍第7項的蝕刻方法,其中決定該蝕刻液的該矽濃度包含由一矽監測器測量該矽濃度。
  9. 如申請專利範圍第7項的蝕刻方法,其中決定該蝕刻液的該矽濃度包含基於製造數據預測該矽濃度。
  10. 如申請專利範圍第7項的蝕刻方法,其中調整該蝕刻液的該矽濃度包含:排洩在一容器中一體積△V的蝕刻液;和填補該體積△V的新蝕刻液至該容器。
  11. 如申請專利範圍第10項的方法,其中該體積△V是基於測量的矽濃度及預定的矽濃度決定的。
  12. 如申請專利範圍第11項的方法,其中該體積△V是由通式為(V-△V)*C=V*C0決定的,其中V是蝕刻液在排洩之前的總體積;C是測量的矽濃度;及C0是預定的矽濃度。
  13. 如申請專利範圍第7項的方法,其中該蝕刻液具有亞磷酸;和進行蝕刻處理包含將蝕刻液應用於一基板以選擇性地蝕刻氮化矽。
  14. 如申請專利範圍第13項的方法,其中預定的矽濃度是選擇為小於矽的飽和濃度。
  15. 如申請專利範圍第14項的方法,其中預定的矽濃度是選擇為足夠高以使得蝕刻液相對於氧化矽選擇性地蝕刻氮化矽。
  16. 如申請專利範圍第7項的方法,更包含用調整過後的蝕刻液進行另一蝕刻處理。
  17. 一種半導體蝕刻方法,包含:在一個半導體基板上形成一氮化矽層; 將該氮化矽層圖案化以在其中形成一開口;用該圖案化的氮化矽層作為蝕刻罩幕蝕刻該半導體基板,從而在該半導體基板形成一溝槽;在該溝槽中填補一包含氧化矽的介電材料;對該半導體基板進行一化學機械研磨;以及調整一具有亞磷酸的蝕刻液的矽濃度至一預定的矽濃度;以及用該蝕刻液去除該圖案化的氮化矽層。
  18. 如申請專利範圍第17項的半導體蝕刻方法,其中調整矽濃度包含:測量該蝕刻液的矽濃度;排洩在一個容器中體積△V的該蝕刻液;和填補體積△V的新蝕刻液至該容器。
  19. 如申請專利範圍第18項的方法,其中該體積△V是基於測量的矽濃度及預定的矽濃度決定的。
  20. 如申請專利範圍第19項的方法,其中該體積△V是由通式為(V-△V)*C=V*C0決定的,其中V是蝕刻液在排洩之前的總體積;C是測量的矽濃度;及C0是預定的矽濃度。
TW103115214A 2014-04-28 2014-04-28 具矽濃度控制的蝕刻製程方法及其系統 TWI543251B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103115214A TWI543251B (zh) 2014-04-28 2014-04-28 具矽濃度控制的蝕刻製程方法及其系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103115214A TWI543251B (zh) 2014-04-28 2014-04-28 具矽濃度控制的蝕刻製程方法及其系統

Publications (2)

Publication Number Publication Date
TW201541510A true TW201541510A (zh) 2015-11-01
TWI543251B TWI543251B (zh) 2016-07-21

Family

ID=55220554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115214A TWI543251B (zh) 2014-04-28 2014-04-28 具矽濃度控制的蝕刻製程方法及其系統

Country Status (1)

Country Link
TW (1) TWI543251B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325779B2 (en) 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
US10515820B2 (en) 2016-03-30 2019-12-24 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
TWI700778B (zh) * 2019-06-19 2020-08-01 台灣茂矽電子股份有限公司 半導體基板邊緣處理方法
CN114914165A (zh) * 2022-05-06 2022-08-16 北京燕东微电子科技有限公司 监测晶圆腐蚀液更换周期的方法
WO2023060792A1 (zh) * 2021-10-15 2023-04-20 中国科学院上海微系统与信息技术研究所 组合型刻蚀液、刻蚀系统及刻蚀方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325779B2 (en) 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
US10515820B2 (en) 2016-03-30 2019-12-24 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
US10763120B2 (en) 2016-03-30 2020-09-01 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
US10916440B2 (en) 2016-03-30 2021-02-09 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
TWI720167B (zh) * 2016-03-30 2021-03-01 日商東京威力科創股份有限公司 用以處理氮化物結構而不生矽土沉積之製程與設備
TWI731790B (zh) * 2016-03-30 2021-06-21 日商東京威力科創股份有限公司 用以處理氮化物結構而不生矽土沉積之製程與設備
TWI700778B (zh) * 2019-06-19 2020-08-01 台灣茂矽電子股份有限公司 半導體基板邊緣處理方法
WO2023060792A1 (zh) * 2021-10-15 2023-04-20 中国科学院上海微系统与信息技术研究所 组合型刻蚀液、刻蚀系统及刻蚀方法
CN114914165A (zh) * 2022-05-06 2022-08-16 北京燕东微电子科技有限公司 监测晶圆腐蚀液更换周期的方法

Also Published As

Publication number Publication date
TWI543251B (zh) 2016-07-21

Similar Documents

Publication Publication Date Title
US9887095B2 (en) System and method for an etch process with silicon concentration control
TWI543251B (zh) 具矽濃度控制的蝕刻製程方法及其系統
CN107731846B (zh) 提高沟道通孔均一性的三维存储器形成方法
US20160218012A1 (en) Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium
JP2001077118A (ja) 半導体装置およびその製造方法
JP6200849B2 (ja) プラズマ処理装置およびドライエッチング方法
CN106206597B (zh) 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法
CN101330037A (zh) 浅沟槽隔离的制造方法
CN103247523B (zh) 半导体结构的制造方法
CN101359596B (zh) 沟槽的填充方法及浅沟槽隔离的制造方法
JP6090184B2 (ja) 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
CN103839791B (zh) 应用于沟槽型mos器件的沟槽栅的制备方法
US20130122716A1 (en) Methods of Controlling the Etching of Silicon Nitride Relative to Silicon Dioxide
JP2017117938A (ja) 基板液処理装置および基板液処理方法
CN101452873B (zh) 浅沟槽隔离工艺方法
JP2006073983A (ja) 半導体メモリ素子の素子分離膜形成方法
JP2008071864A (ja) 半導体装置の製造方法および半導体製造装置
JP2014072505A (ja) ウエットエッチング装置および半導体装置の製造方法
US7018482B1 (en) Method of manufacturing electronic devices, and apparatus for carrying out such a method
JP6433730B2 (ja) 半導体装置の製造方法及び半導体製造装置
Cho et al. Development of high selectivity phosphoric acid and its application to flash STI pattern
TW202203436A (zh) 循環式自限制蝕刻製程
CN102800622B (zh) 介质层的形成方法
US6541342B2 (en) Method for fabricating element isolating film of semiconductor device, and structure of the same
JP2007266335A (ja) 半導体装置の製造方法