CN109560045B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN109560045B
CN109560045B CN201710877564.7A CN201710877564A CN109560045B CN 109560045 B CN109560045 B CN 109560045B CN 201710877564 A CN201710877564 A CN 201710877564A CN 109560045 B CN109560045 B CN 109560045B
Authority
CN
China
Prior art keywords
fin
edge
layer
sacrificial
central
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710877564.7A
Other languages
English (en)
Other versions
CN109560045A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, SMIC Advanced Technology R&D Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710877564.7A priority Critical patent/CN109560045B/zh
Publication of CN109560045A publication Critical patent/CN109560045A/zh
Application granted granted Critical
Publication of CN109560045B publication Critical patent/CN109560045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability

Abstract

一种半导体结构及其形成方法，形成方法包括：提供衬底，衬底上具有鳍部材料层；在鳍部材料层上形成分立的牺牲鳍部图形、中心鳍部图形以及边缘鳍部图形；对中心鳍部图形进行减薄处理；刻蚀鳍部材料层，形成位于第二区域上的牺牲鳍部、位于第一区域上的边缘鳍部和中心鳍部；去除牺牲鳍部；去除牺牲鳍部之后，在边缘鳍部和中心鳍部露出的衬底上形成隔离层。通过对中心鳍部图形进行减薄处理，使刻蚀鳍部图形层之后，形成宽度大于中心鳍部的边缘鳍部，从而能够有效改善边缘鳍部受到隔离层形成过程影响而引起的的厚度变小问题，有利于提高边缘鳍部的厚度与中心鳍部的厚度均匀性，有利于改善所形成半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着MOS器件尺寸的减小，MOS器件的沟道随之缩短。由于沟道缩短，MOS器件的缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。
为了进一步缩小MOS器件的尺寸，现有技术发展了多面栅场效应晶体管结构，以提高MOS器件栅极的控制能力，抑制短沟道效应。其中鳍式场效应晶体管就是一种常见的多面栅结构晶体管。
鳍式场效应晶体管为立体结构，包括衬底，所述衬底上形成有一个或多个凸出的鳍，鳍之间设置有绝缘隔离部件；栅极横跨于鳍上且覆盖所述鳍的顶部和侧壁。由于这种立体结构与传统平面结构的晶体管具有较大区别，部分工艺如果操作不当可能对形成器件的电学性能造成很大影响。
鳍式场效应晶体管的源区、漏区和沟道均位于鳍部内，鳍部的形成质量以及对半导体结构的性能具有重要的影响。为了改善刻蚀过程中的负载效应(Loading Effect)，现有技术往往采用后切割鳍部(Fin cut last)工艺形成鳍部。
但是即使引入后切割鳍部工艺，现有技术所形成的半导体结构依旧容易出现鳍部宽度不均匀的问题，从而影响了所形成半导体结构的性能。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，以提高所形成半导体结构中鳍部宽度的均匀性，改善半导体结构性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供衬底，所述衬底包括第一区域和与所述第一区域相邻的第二区域，所述衬底上具有鳍部材料层；在所述鳍部材料层上形成分立的牺牲鳍部图形、中心鳍部图形以及边缘鳍部图形，所述牺牲鳍部图形位于所述第二区域的衬底上，所述中心鳍部图形和所述边缘鳍部图形位于所述第一区域的衬底上，且所述边缘鳍部图形位于所述中心鳍部图形和所述牺牲鳍部图形之间；对所述中心鳍部图形进行减薄处理；以所述牺牲鳍部图形、所述边缘鳍部图形和经减薄处理的中心鳍部图形为掩膜，刻蚀所述鳍部材料层，形成位于所述第二区域上的牺牲鳍部、位于所述第一区域上的边缘鳍部和中心鳍部；去除所述牺牲鳍部；去除所述牺牲鳍部之后，在所述边缘鳍部和所述中心鳍部露出的衬底上形成隔离层。
相应的，本发明还提供一种半导体结构，包括：
衬底，所述衬底包括第一区域和与所述第一区域相邻的第二区域；中心鳍部，位于所述第一区域的衬底上；边缘鳍部，位于所述第一区域的衬底上，且所述边缘鳍部位于所述中心鳍部与所述第二区域的衬底之间，所述边缘鳍部的宽度大于所述中心鳍部的宽度。
与现有技术相比，本发明的技术方案具有以下优点：
通过对所述中心鳍部图形进行减薄处理，使刻蚀所述鳍部图形层之后，形成宽度大于所述中心鳍部的边缘鳍部，从而能够有效改善所述边缘鳍部受到所述隔离层形成过程影响而引起的的厚度变小问题，能够使所述隔离层形成之后，所述边缘鳍部的厚度与所述中心鳍部的厚度相等，从而有利于提高所述边缘鳍部的厚度与所述中心鳍部的厚度均匀性，有利于改善所形成半导体结构的性能。
本发明可选方案中，所述隔离层通过流体化学气相沉积而形成的介质层形成；形成所述介质层的过程中，所述边缘鳍部侧壁上的部分宽度会与所述前驱层反应而形成所述牺牲层，所述边缘鳍部朝向所述第二区域侧壁上牺牲层的厚度与所述减薄处理的刻蚀量相等；因此去除所述介质层部分厚度形成所述隔离层之后，剩余所述边缘鳍部的厚度与所述中心鳍部的厚度相等，从而能够有效提高所述边缘鳍部的厚度与所述中心鳍部的厚度均匀性，有利于改善所形成半导体结构的性能。
附图说明
图1至图3是一种半导体结构形成过程各个步骤所对应的剖面结构示意图；
图4至图14是一种半导体结构形成过程各个步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术往往容易出现鳍部宽度不均匀的问题。现结合一种半导体结构的形成过程，分析其鳍部宽度不均匀问题的原因：
参考图1至图3，示出了一种半导体结构形成过程各个步骤所对应的剖面结构示意图。
参考图1，形成所述衬底10，所述衬底10包括第一区域11和与所述第一区域11相临的第二区域12，所述第一区域11的衬底10上形成有鳍部13。
参考图2和图3，形成隔离层14，所述隔离层14位于所述第一区域11和所述第二区域12的衬底10上，且填充于相临鳍部13之间。
形成所述隔离层14的步骤包括：如图2所示，在所述第一区域11和所述第二区域12的衬底10上形成介质层15，所述介质层15的顶部高于所述鳍部13的顶部；如图3所示，去除所述介质层15的部分厚度，露出所述鳍部13的部分侧壁表面，剩余的所述介质层15用于形成所述隔离层14。
随着器件尺寸的减小，相临鳍部13之间的间隙越来越小，形成填充满相临鳍部13之间间隙的介质层15的难度随之增大；为了保证所述介质层15对相临鳍部13之间间隙的填充，避免形成空洞，所述介质层15通常会采用流体化学气相沉积的方式形成。
具体的，通过流体化学气相沉积方式形成所述介质层15的过程包括：在所述鳍部13露出的衬底10上形成前驱层，所述前驱层具有流动性；通过退火的方式对所述前驱层进行固化处理16，以形成所述介质层。
所述前驱层的材料一般为含氧化合物，因此在对所述前驱层进行固化处理16的过程中，所述鳍部13侧壁上的部分材料会与所述前驱层反应，即所述前驱层内的氧原子会扩散进入所述鳍部13内，使所述鳍部13侧壁上的部分厚度的材料会被氧化，所述鳍部13侧壁上部分厚度的材料转换为与所述介质层材料类似的牺牲层17。
由于所述鳍部13仅形成于所述第一区域11的衬底10上，所述第二区域的衬底10上并未形成半导体结构，因此所述前驱层在第二区域12的衬底10上的宽度d12大于在所述第一区域11的衬底10上的宽度d11，所以最靠近所述第二区域12的所述鳍部13朝向所述第二区域12侧壁内受到氧化的材料更多，也就是说，如图2所示，最靠近所述第二区域12的所述鳍部13，朝向所述第二区域12的侧壁上所形成的牺牲层17的厚度d1大于所述17背向所述第二区域12的侧壁上所形成的牺牲层17的厚度d2，也大于其他鳍部17侧壁上所形成牺牲层17的厚度d0。
形成所述牺牲层17之后，如图3所示，去除所述介质层15的部分厚度，露出所述鳍部13的部分侧壁表面过程中，所述牺牲层17会与所述介质层15一起被去除，从而造成所述鳍部12的宽度变小；因此形成所述隔离层14之后，所述隔离层14所露出的鳍部13的宽度并不相同：最靠近所述第二区域12的鳍部13的宽度w11小于远离所述第二区域12的鳍部13的宽度w12，从而造成了鳍部宽度不同的问题，进而导致所形成半导体结构性能的下降。
为解决所述技术问题，本发明提供一种半导体结构及其形成方法，通过对所述中心鳍部图形进行减薄处理，使刻蚀所述鳍部图形层之后，形成宽度大于所述中心鳍部的边缘鳍部，从而能够有效改善所述边缘鳍部受到所述隔离层形成过程影响而引起的的厚度变小问题，有利于提高所述边缘鳍部的厚度与所述中心鳍部的厚度均匀性，有利于改善所形成半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图4至图14，示出了一种半导体结构形成过程各个步骤对应的剖面结构示意图。
参考图4，提供衬底100，所述衬底100包括第一区域111和与所述第一区域111相邻的第二区域112，所述衬底100上具有鳍部材料层110。
所述衬底100用于为后续步骤提供工艺操作平台，也用于在所述半导体结构中提供机械支撑。
所述第一区域111用于形成具有鳍部的半导体结构，所述第二区域112用于形成平面半导体结构，即所述第二区域112所形成半导体结构中不具有鳍部。
本实施例中，所述第二区域112的数量为2个，分别位于所述第一区域111的两侧。本发明其他实施例中，所述衬底也可以仅包括一个与所述第一区域区相邻的第二区域；或者，所述衬底包括多个第一区域和多个第二区域，多个第一区域和多个第二区域相邻间隔设置。
本实施例中，所述衬底100材料为单晶硅。本发明其他实施例中，所述衬底的材料还可以选自多晶硅、非晶硅或者锗、锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。本发明另一些实施例中，所述衬底还可以为绝缘体上的硅衬底、绝缘体上的锗衬底或玻璃衬底等其他类型的衬底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。
所述鳍部材料层110用于经刻蚀形成鳍部。
本实施例中，所述鳍部材料层110和所述衬底100材料相同，同为单晶硅。本发明其他实施例中，所述鳍部材料层的材料也可以与所述衬底的材料不同。所述鳍部材料层的材料也可以为锗、锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。
而且所述鳍部材料层110和所述衬底100为一体结构，即所述衬底100和所述鳍部材料层110之间没有明显的界限。本发明其他实施例中，所述鳍部材料层和所述衬底也可以具有明显的界限。
需要说明的是，本实施例中，提供衬底100之后，所述形成方法还包括：在所述鳍部材料层110上形成鳍部掩膜材料层113。所述鳍部掩膜材料层113为硬掩膜层，用于在后续形成所述中心鳍部和所述边缘鳍部的过程中，获得与原设计更接近的图形，能够有效保护所形成中心鳍部和边缘鳍部的顶部。具体的，所述鳍部掩膜材料层113的材料为氮化硅，可以通过化学气相沉积、物理气相沉积以及原子层沉积等方法形成。
结合参考图5和图6，在所述鳍部材料层110上形成分立的牺牲鳍部图形121、中心鳍部图形122以及边缘鳍部图形123，所述牺牲鳍部图形121位于所述第二区域112的衬底100上，所述中心鳍部图形122和所述边缘鳍部图形123位于所述第一区域111的衬底100上，且所述边缘鳍部图形123位于所述中心鳍部图形122和所述牺牲鳍部图形121之间。
所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123分别用于定义后续所形成牺牲鳍部、中心鳍部以及所述边缘鳍部的尺寸和位置。
需要说明的是，后续所形成的牺牲鳍部后续需要去除，以形成不具有鳍部的半导体结构，所形成的边缘鳍部和中心鳍部用于形成具有鳍部的半导体结构，所形成边缘鳍部的数量为1个，即所形成边缘鳍部为所述第一区域111衬底100上所形成鳍部中，最靠近所述第二区域112的一个；所以所述边缘鳍部图形123的数量也为1个，所述边缘鳍部图形123位于所述多个中心鳍部图形122靠近所述第二区域112的一侧。
本实施例中，所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123通过双重图形化的方式形成。
具体的，形成所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123的步骤包括：在所述鳍部材料层110上形成多个核心图形130，所述核心图形130分立的位于所述第一区域111和第二区域112上；形成位于所述第二区域112上核心图形130侧壁表面的所述牺牲鳍部图形121、位于第一区域111上核心图形130侧壁表面的中心鳍部图形122和边缘鳍部图形123。
所述核心层130用于定义所形成所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123的位置。
本实施例中，所述核心层130的材料为非晶硅或非晶碳。将所述核心层130的材料设置为非晶硅或非晶碳的做法，能够有效降低所述核心层130形成和去除的工艺难度，减少所述核心层130去除后的残留，降低形成所述核心层130的影响。
具体的，形成所述核心层130的步骤包括：如图4所示，在所述鳍部掩膜材料层113上形成核心材料层131；如图5所示，通过光刻的方式形成所述核心层130。
如图6所示，所述牺牲鳍部图形121位于所述第二区域112上核心层130的侧壁表面；所述中心鳍部图形122和所述边缘鳍部图形123位于所述第一区域111上核心层130的侧壁表面。
在所述核心层130侧壁上形成所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123的做法，能够有效减小所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123的形成厚度，即能够使所形成所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123平行所述衬底100表面平面内的尺寸较小，有利于减小所形成牺牲鳍部和中心鳍部以及边缘鳍部的尺寸，有利于所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123形成工艺难度的降低。
所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123的材料相同，同为氮化硅。
具体的，形成所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123的步骤包括：形成图形材料层，所述图形材料层保形覆盖于所述核心层130的顶部和侧鼻以及所述鳍部掩膜材料层113上；通过干法刻蚀的方式去除所述核心层130顶部和所述鳍部掩膜材料层113上的图形材料层，位于第二区域112上所述核心层130侧壁表面剩余的所述图形材料层用于形成所述牺牲鳍部图形121，位于第一区域111上核心层130侧壁表面剩余所述图形材料层分别用于形成所述中心鳍部图形122和所述边缘鳍部图形123，所述中心鳍部图形122位于所述边缘鳍部图形123之间。
需要说明的是，本实施例中，后续所述中心鳍部图形122需要经减薄处理，而所形成边缘鳍部会发生反应，因此所形成所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123的厚度大于预设值，即所形成所述牺牲鳍部图形121和所述中心鳍部图形122以及所述边缘鳍部图形123的厚度大于所形成牺牲鳍部和中心鳍部以及边缘鳍部的厚度。
参考图7，对所述中心鳍部图形122进行减薄处理140。
所述减薄处理140用于去除所述中心鳍部图形122侧壁上的部分材料，减小所述中心鳍部图形122的厚度，使所述中心鳍部图形122的厚度达到预设值，也就是说，所述减薄处理140能够减小，在平行所述衬底100表面的平面内，使所述中心鳍部图形122的尺寸达到预设值。
通过所述减薄处理140减小所述中心鳍部图形122的厚度，从而使后续所形成边缘鳍部的厚度大于所形成中心鳍部的厚度，能够有效改善后续隔离层形成过程中，所形成边缘鳍部受到影响而引起的的厚度变小问题，能够有效改善所述隔离层形成之后，所形成边缘鳍部和中心鳍部的厚度均匀性，有利于改善所形成半导体结构的性能。
本实施例中，通过干法刻蚀的方式对所述中心鳍部图形进行所述减薄处理140。具体的，所述减薄处理140包括：在所述衬底100上形成减薄保护层141，所述减薄保护层141至少露出所述中心鳍部图形122；以所述减薄保护层141为掩膜，进行所述减薄处理140。
所述减薄保护层141用于保护所述边缘鳍部图形123和所述牺牲鳍部图形121，降低所述边缘鳍部图形123和所述牺牲鳍部图形121受到影响的几率。
本实施例中，所述牺牲鳍部图形121、所述中心鳍部图形122以及所述边缘鳍部图形123均位于所述核心层130侧壁上，所以所述减薄保护层141覆盖所述边缘鳍部图形123和所述牺牲鳍部图形121以及所述核心层130，所述减薄保护层140内具有开口141，所述开口141露出部分位于所述第一区域111上的核心层130的顶部以及所述核心层130侧壁上的中心鳍部图形122。
本实施例中，所述减薄处理140的工艺参数包括：刻蚀气体及其流量包括：CF4：5sccm到100sccm范围内、CH3F：8sccm到50sccm范围内、O2：10sccm到100sccm范围内；射频功率50W到300W范围内；偏压：30V到100V范围内；工艺时间：4s到50s范围内；工艺腔压强：10mtorr到2000mtorr。
具体的，所述减薄处理140的刻蚀量在1nm到5nm范围内。
所述减薄处理140的刻蚀量不宜太大也不宜太小。所述中心鳍部图形122的尺寸决定了后续所形成中心鳍部的尺寸，所以所述减薄处理140的刻蚀量如果太大或者太小，都会使剩余所述中心鳍部图形122的尺寸过小，会影响后续所形成中心鳍部的尺寸。
需要说明的是，如图8所示，所述减薄处理140之后，去除所述核心层130(如图7所示)。去除所述核心层130的步骤，以露出所述鳍部掩膜材料层113，从而为后续牺牲鳍部、中心鳍部以及边缘鳍部的形成提供工艺表面。本实施例中，所述核心层130的材料为非晶硅或非晶碳；所以，通过干法刻蚀的方式去除所述核心层130。
具体的，去除所述核心层130的工艺参数包括：刻蚀气体及其流量包括：CF4：20sccm到50sccm范围内、H2：60sccm到210sccm范围内；工艺温度：70℃；工艺时间：4s到50s范围内。
本发明其他实施例中，去除所述核心层的工艺参数包括：刻蚀气体及其流量包括：O2：80sccm到315sccm范围内、CH3F：80sccm到900sccm范围内、He：60sccm到200sccm；工艺温度：50℃到70℃；工艺时间：10s到200s范围内；工艺腔压强：10mtorr到2000mtorr。
参考图8和图9，以所述牺牲鳍部图形121(如图8所示)、所述边缘鳍部图形123(如图8所示)和经减薄处理的中心鳍部图形122(如图8所示)为掩膜，刻蚀所述鳍部材料层110(如图8所示)，形成位于所述第二区域121上的牺牲鳍部151、位于所述第一区域111上的边缘鳍部153和中心鳍部152。
所述中心鳍部152和所述边缘鳍部153用于形成具有鳍部的半导体结构，所述牺牲鳍部151后续会被去除，以形成不具有鳍部的半导体结构。
需要说明的是，本实施例中，鳍部材料层110上还形成有鳍部掩膜材料层113，因此刻蚀所述鳍部材料层110的步骤包括：依次刻蚀所述鳍部掩膜材料层113和所述鳍部材料层110，形成所述牺牲鳍部151、所述中心鳍部152和所述边缘鳍部153以及分别位于所述牺牲鳍部151、所述中心鳍部152和所述边缘鳍部153上的鳍部掩膜114。
所述鳍部掩膜114能够在后续工艺中保护所述牺牲鳍部151、所述中心鳍部152以及所述边缘鳍部153，而且能够避免光刻胶的图形偏差问题，能够获得与原设计更接近的图形，进而能够使所述牺牲鳍部151、所述中心鳍部152以及所述边缘鳍部153的尺寸更接近预设值，有利于所述牺牲鳍部151、所述中心鳍部152以及所述边缘鳍部153质量的提高。
由于仅有所述中心鳍部图形122(如图7所示)经减薄处理140(如图7所示)，因此，如图8所示，所述牺牲鳍部图形121的宽度A1和所述边缘鳍部图形123的宽度A3相等且大于所述中心鳍部图形122的宽度A2；所以，如图9所示，所形成牺牲鳍部151的宽度W1和所述边缘鳍部153的宽度W3相等且大于所述中心鳍部152的宽度W2，即垂直延伸方向，所述牺牲鳍部151的尺寸与所述边缘鳍部153的尺寸相等且大于所述中心鳍部152的尺寸。
参考图10至图12，去除所述牺牲鳍部151。
去除所述牺牲鳍部151的步骤，用于为所述第二区域112上半导体结构的形成提供工艺表面。
具体的，去除所述牺牲鳍部151的步骤包括：在所述牺牲鳍部153、所述边缘鳍部153以及所述中心鳍部152露出的衬底100上形成填充层161；在所述第一区域111上的填充层161表面形成保护图形162；以所述保护图形162为掩膜，去除所述第二区域112的衬底100上的所述填充层161和所述牺牲鳍部151；去除所述牺牲鳍部151之后，去除剩余的所述保护图形层161和所述填充层162。
所述填充层161用于填充满相临所述牺牲鳍部151之间、相临所述中心鳍部152之间以及相临所述边缘鳍部153之间，而且所述填充层161的顶部高于所述牺牲鳍部151的顶部、所述中心鳍部152的顶部以及所述边缘鳍部153的顶部。
本实施例中，所述牺牲鳍部151、所述中心鳍部152以及所述边缘鳍部153上还具有鳍部掩膜114，所以所述填充层161还覆盖所述牺牲鳍部151的顶部、所述中心鳍部152的顶部以及所述边缘鳍部153的顶部。
具体的，所述填充层161为有机介电层(Organic Dielectric Layer，ODL)，可以通过旋涂的方式形成，以提高所述填充层161的填隙能力，减少空洞的形成，而且能够提供平整的工艺表面。
所述保护图形162用于定义去除所述牺牲鳍部151的区域位置和尺寸，即所述保护图形162位于所述第一区域111的衬底100上，覆盖所述中心鳍部152和所述边缘鳍部153顶部上的填充层161。
本实施例中，所述保护图形162为光刻胶层，可以通过旋涂以及曝光显影的方式形成。
形成所述保护图形162之后，以所述保护图形162为掩膜，刻蚀所露出的填充层161以及所述填充层161内的牺牲鳍部151(如图10所示)，去除所述第二区域112衬底100上的所述填充层161和所述牺牲鳍部151，露出所述第二区域112的衬底100。
去除所述牺牲鳍部151之后，去除剩余的所述保护图形162和所述填充层161。本实施例中，所述保护图形162为光刻胶层，所述填充层161为有机介电层，所以去除剩余的所述保护图形162和所述填充层161的工艺参数包括：工艺气体及其流量包括：N2：500sccm到4000sccm范围内、H2：600sccm到2000sccm范围内；工艺温度：150℃到350℃范围内；工艺强压强：20mtorr到900mtorr范围内；功率：1000W到2700W范围内。
参考图13和图14，去除所述牺牲鳍部151(如图10)之后，在所述边缘鳍部153和所述中心鳍部152露出的衬底100上形成隔离层180。
所述隔离层180填充于相临中心鳍部152和相临所述边缘鳍部152之间，用于实现相临中心鳍部152和相临所述边缘鳍部152之间的电隔离，以及相临半导体结构之间的电隔离。
形成隔离层180的步骤包括：如图13所示，在所述边缘鳍部153和所述中心鳍部152露出的衬底100上形成介质层181，所述介质层181的顶部高于所述边缘鳍部153的顶部和所述中心鳍部152的顶部；如图14所示，去除所述介质层181的部分厚度，露出剩余所述边缘鳍部153的部分侧壁和剩余所述中心鳍部152的部分侧壁，以形成所述隔离层180。
所述介质层181用于形成所述隔离层180。
本实施例中，所述中心鳍部152和所述边缘鳍部153上均形成有鳍部掩膜114，所以所述介质层181覆盖所述鳍部掩膜114。
随着器件集成度的提高，相临鳍部之间距离随之减小，相临鳍部之间间隙的深宽比也随之增大，所以，本实施例中，通过流体化学气相沉积的方式形成所述介质层181，以提高所形成介质层181的填隙能力，减少空洞形成的几率。
具体的，形成所述介质层181的步骤包括：在所述边缘鳍部153和所述中心鳍部152露出的衬底100上形成前驱层；对所述前驱层进行固化处理182以形成所述介质层181。
所述前驱层经固化后用于形成所述介质层180。所述前驱层具有一定的流动性，能够在流体或半流体的状态下流动到需要填充的各种结构中，且进行自下而上的填充，从而实现充分填充。
本实施例中，所述前驱层的材料为三甲基硅烷胺(Trisilylamine，TSA)。本发明其他实施例中，所述前驱层的材料还可以为其他呈流体或半流体的材料，例如括聚乙硅烷和环戊硅烷等聚硅烷材料。具体的，形成所述前驱层的步骤包括：通过旋涂的方式形成所述前驱层。
所述固化处理182用于提高所述前驱层的致密度并固化以形成所述介质层180。
本实施例中，通过退火的方式进行所述固化处理182。具体的，所述固化处理182为水汽退火处理(Stream Anneal)。所述固化处理182过程中，所述前驱层内的N和O会因为发生反应而释出；Si和O之间会形成化学键，从而使所述前驱层失去流动性而实现固化，进而形成所述介质层180，所以所述介质层180的材料为硅氧化合物。
需要说明的是，所述固化处理182的退火温度在600℃到1050℃范围内，退火时间在20min到200min范围内。
所述固化处理182的退火温度不宜太高也不宜太低，退火时间不宜太长也不宜太短。
所述固化处理182的退火温度如果太高，退火时间如果太长，则会增大工艺过程中的热预算，可能造成所形成半导体结构电学性能的退化；所述固化处理182的退火温度如果太低，退火时间如果太短，则不利于所述前驱层内反应的发生，不利于N和O的释出，不利于Si和O之间化学键的形成，可能会影响所述固化处理182的固化效果。
所述固化处理182的过程中，使至少部分宽度的所述边缘鳍部153和所述前驱层反应，以形成至少位于所述边缘鳍部153侧壁上的牺牲层170。
至少所述前驱层内的O会扩散进入所述边缘鳍部153内，从而形成至少位于所述边缘鳍部153侧壁上的牺牲层170。
由于所述前驱层填充于相临所述中心鳍部152之间以及相临所述边缘鳍部153之间，因此所述固化处理182的过程中，部分宽度的所述边缘鳍部153和部分宽度的所述中心鳍部152均与所述前驱层反应，也就是说，所述前驱层内的O向所述边缘鳍部153和所述中心鳍部153扩散，使所述边缘鳍部153和所述中心鳍部153侧壁上的部分材料转变为所述牺牲层170，即所述牺牲层170位于所述边缘鳍部153的侧壁上，以及所述中心鳍部152的侧壁上。
需要说明的是，本实施例中，所述中心鳍部152和所述边缘鳍部153上还形成有所述鳍部掩膜114，所以所述牺牲层170仅形成于所述中心鳍部152和所述边缘鳍部153的侧壁上。
如图13所示，由于所述中心鳍部152和所述边缘鳍部153均形成于所述第一区域111上的衬底100上，所述第二区域112上并未形成其他半导体结构，所述第二区域112上前驱层的宽度B13较大，所述第二区域112上前驱层的宽度B13大于相邻所述边缘鳍部153和所述中心鳍部152之间前驱层的厚度B23，也大于相邻所述中心鳍部153之间前驱层的厚度B22，因此所述前驱层内O向所述边缘鳍部153朝向所述第二区域112的侧壁内扩散的深度较大，边缘鳍部153侧壁上牺牲层171厚度B2大于所述中心鳍部152侧壁上牺牲层172厚度B1，所以所述边缘鳍部153朝向所述第二区域112的侧壁上转变为牺牲层的材料厚度较大，从而使所述边缘鳍部153剩余厚度与所述中心鳍部152剩余厚度相当。
具体的，本实施例中，所述边缘鳍部153侧壁上牺牲层171厚度与所述中心鳍部152侧壁上牺牲层172厚度的差值与所述减薄处理141(如图7所示)的刻蚀量相等，也就是说，所述减薄处理141的刻蚀量等于所述边缘鳍部153朝向所述第二区域112侧壁上牺牲层171厚度C22与所述所述边缘鳍部153背向所述第二区域112侧壁上牺牲层171厚度C21之和与所述中心鳍部152两个侧壁上牺牲层172厚度C1之和的差值相等。
在所述减薄处理141过程中，根据所述边缘鳍部153侧壁上所会形成牺牲层171厚度C2与所述中心鳍部152侧壁上牺牲层171厚度C1的差值，设置前述减薄处理141(如图7所示)的刻蚀量，从而使所述固化处理182之后，所述边缘鳍部153剩余厚度与所述中心鳍部152剩余厚度相等，从而能够有效提高所述边缘鳍部153的厚度与所述中心鳍部152的厚度均匀性，有利于改善所形成半导体结构的性能。
本实施例中，所述边缘鳍部153和所述中心鳍部152的材料均为单晶硅，所以所述牺牲层170的材料为硅氧化合物。
去除所述介质层181部分厚度的步骤，用于露出剩余所述边缘鳍部153的部分侧壁和剩余所述中心鳍部152的部分侧壁，从而使后续所形成的栅极结构能够覆盖所述中心鳍部152和所述边缘鳍部153的部分侧壁，从两侧对所述中心鳍部152和所述边缘鳍部153进行控制，增强所形成半导体结构中对沟道的控制能力，以抑制短沟道效应。
本实施例中，所述边缘鳍部153和所述中心鳍部152上还形成有所述鳍部掩膜114，所以去除所述介质层181部分厚度的步骤包括：通过化学机械研磨的方式，对所述介质层181进行平坦化处理，所述平坦化处理的过程中，去除所述鳍部掩膜114，露出所述边缘鳍部153和所述中心鳍部152顶部；对剩余的所述介质层181进行回刻，以露出所述中心鳍部152和所述边缘鳍部153的部分侧壁。
由于所述牺牲层170与所述介质层181的材料同为硅氧化合物，因此对所述介质层181进行回刻时，所述中心鳍部152和所述边缘鳍部153侧壁上的牺牲层170被一并去除，所以剩余介质层181露出的中心鳍部152和所述边缘鳍部153为固化处理182(如图13所示)过程中未转变为牺牲层的剩余的所述中心鳍部152和剩余的所述边缘鳍部153；由于所述边缘鳍部153剩余厚度E3与所述中心鳍部152剩余厚度E2相当，因此剩余所述介质层181露出的所述边缘鳍部153的厚度E3和所述中心鳍部152的厚度E2相当，也就是说，所述第一区域111衬底100上所露出鳍部的厚度相当，从而能够有效提高所述边缘鳍部153的厚度E3与所述中心鳍部152的厚度E2均匀性，有利于改善所形成半导体结构的性能。
特别是，本实施例中，所述边缘鳍部153侧壁上牺牲层171厚度C2与所述中心鳍部152侧壁上牺牲层172厚度C1的差值与所述减薄处理141(如图7所示)的刻蚀量相等，所以剩余所述边缘鳍部153的厚度E3和剩余所述中心鳍部152的厚度E2相等，即所述第一区域111衬底100上鳍部的厚度的均匀性较好，有利于所形成半导体结构性能的改善。
相应的，本发明还提供一种半导体结构。
如图9所示，示出了本发明半导体结构一实施例的剖面结构示意图。
所述半导体结构包括：
衬底100，所述衬底100包括第一区域111和与所述第一区域111相邻的第二区域112；中心鳍部152，位于所述第一区域111的衬底100上；边缘鳍部153，位于所述第一区域111的衬底100上，且所述边缘鳍部153位于所述中心鳍部152与所述第二区域112的衬底100之间，所述边缘鳍部153的宽度大于所述中心鳍部152的宽度。
所述衬底100用于为形成工艺步骤提供操作平台，也用于在所述半导体结构中提供机械支撑。
所述第一区域111用于形成具有鳍部的半导体结构，所述第二区域112用于形成平面半导体结构，即所述第二区域112所形成半导体结构中不具有鳍部。
本实施例中，所述第二区域112的数量为2个，分别位于所述第一区域111的两侧。本发明其他实施例中，所述衬底也可以仅包括一个与所述第一区域区相邻的第二区域；或者，所述衬底包括多个第一区域和多个第二区域，多个第一区域和多个第二区域相邻间隔设置。
本实施例中，所述衬底100材料为单晶硅。本发明其他实施例中，所述衬底的材料还可以选自多晶硅、非晶硅或者锗、锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。本发明另一些实施例中，所述衬底还可以为绝缘体上的硅衬底、绝缘体上的锗衬底或玻璃衬底等其他类型的衬底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。
所述中心鳍部152和所述边缘鳍部153用于形成具有鳍部的半导体结构，所述牺牲鳍部151后续会被去除，以形成不具有鳍部的半导体结构。
所述中心鳍部152和所述边缘鳍部153的材料与所述衬底100的材料相同，同为单晶硅。本发明其他实施例中，所述中心鳍部和所述边缘鳍部的材料也可以与所述衬底的材料不同。所述中心鳍部和所述边缘鳍部的材料也可以为锗、锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。
而且所述中心鳍部152和所述边缘鳍部153与所述衬底100为一体结构，即所述中心鳍部152和所述边缘鳍部153与所述衬底100之间均无明显界限。本发明其他实施例中，所述中心鳍部和所述边缘鳍部与所述衬底之间也可以具有明显的界限。
所述边缘鳍部153的宽度W3大于所述中心鳍部152的宽度W2，所述边缘鳍部153大于所述中心鳍部152的部分宽度，能够弥补所述边缘鳍部153在后续隔离层形成过程中，边缘鳍部153材料的损失，从而使隔离层形成之后，所述边缘鳍部153的宽度E3与所述中心鳍部152的宽度E2相当，从而提高所述第一区域111衬底100上鳍部宽度的均匀度，改善所形成半导体结构的性能。
需要说明的是，所述边缘鳍部153宽度W3与所述中心鳍部152宽度W2的差值在1nm到5nm范围内。
所述边缘鳍部153宽度W3与所述中心鳍部152宽度W2的差值不宜太大也不宜太小。所述边缘鳍部153宽度W3与所述中心鳍部152宽度W2的差值如果太小，则所述边缘鳍部153大于所述中心鳍部152的部分宽度小于所述边缘鳍部153在后续隔离层形成过程中的损失，无法弥补所述边缘鳍部153损失的材料，从而会造成所形成半导体结构中边缘鳍部153宽度W3过小，中心鳍部152宽度W2过大的问题；所述边缘鳍部153宽度W3与所述中心鳍部152宽度W2的差值如果太大，则所述边缘鳍部153大于所述中心鳍部152的部分宽度大于所述边缘鳍部153在后续隔离层形成过程中的损失，可能会造成所形成半导体结构中边缘鳍部153宽度W3过大，中心鳍部152宽度W2过小的问题，因此所述边缘鳍部153宽度W3与所述中心鳍部152宽度W2的差值过大和过小都会造成隔离层形成之后，所述半导体结构中鳍部均匀性较大的问题，不利于改善所述半导体结构的性能。
需要说明的是，本实施例中，所述边缘鳍部123的数量为1个，即所述边缘鳍部123为所述第一区域111衬底100上所形成鳍部中，最靠近所述第二区域112的一个鳍部。
本实施例中，所述半导体结构还包括：牺牲鳍部151，位于所述第二区域112的衬底100上。由于所述第二区域112用于形成平面半导体结构，所以所述牺牲鳍部151后续会被去除。
所述牺牲鳍部151的形成，还能够有效提高所述第二区域112衬底100上半导体结构的密度，有利于改善刻蚀负载问题，有利于获得高均匀度的中心鳍部152和边缘鳍部153。
所述牺牲鳍部151与所述边缘鳍部153和所述中心鳍部152通过同一工艺过程形成，所以所述牺牲鳍部151的材料与所述边缘鳍部153和所述中心鳍部152相同，同为单晶硅。
此外，本实施例中，所述牺牲鳍部151的宽度W1与所述边缘鳍部153的宽度相等。
本实施例中，所述中心鳍部152和所述边缘鳍部153上还具有鳍部掩膜114。所述鳍部掩膜114能够在后续工艺中保护所述牺牲鳍部151、所述中心鳍部152以及所述边缘鳍部153，而且能够避免光刻胶的图形偏差问题，能够获得与原设计更接近的图形，进而能够使所述牺牲鳍部151、所述中心鳍部152以及所述边缘鳍部153的尺寸更接近预设值，有利于所述牺牲鳍部151、所述中心鳍部152以及所述边缘鳍部153质量的提高。
需要说明的是，本实施例中，所述半导体结构为本发明半导体结构形成方法所形成，因此，所述半导体结构的其他有益效果参考前述半导体结构形成方法实施例所述，本发明在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区域和与所述第一区域相邻的第二区域，所述衬底上具有鳍部材料层；
在所述鳍部材料层上形成分立的牺牲鳍部图形、中心鳍部图形以及边缘鳍部图形，所述牺牲鳍部图形位于所述第二区域的衬底上，所述中心鳍部图形和所述边缘鳍部图形位于所述第一区域的衬底上，且所述边缘鳍部图形位于所述中心鳍部图形和所述牺牲鳍部图形之间，所述牺牲鳍部图形、所述中心鳍部图形以及所述边缘鳍部图形的厚度大于预设值；
对所述中心鳍部图形进行减薄处理以使减薄处理后的所述中心鳍部图形的厚度达到预设值；
以所述牺牲鳍部图形、所述边缘鳍部图形和经减薄处理的中心鳍部图形为掩膜，刻蚀所述鳍部材料层，形成位于所述第二区域上的牺牲鳍部、位于所述第一区域上的边缘鳍部和中心鳍部；
去除所述牺牲鳍部；
去除所述牺牲鳍部之后，在所述边缘鳍部和所述中心鳍部露出的衬底上形成隔离层，形成所述隔离层的过程中，部分宽度的所述边缘鳍部和部分宽度的所述中心鳍部发生反应以形成位于所述边缘鳍部的侧壁和所述中心鳍部的侧壁上的牺牲层，边缘鳍部侧壁上牺牲层厚度与中心鳍部侧壁上牺牲层厚度的差值与所述减薄处理的刻蚀量相等。
2.如权利要求1所述的形成方法，其特征在于，通过干法刻蚀的方式对所述中心鳍部图形进行所述减薄处理。
3.如权利要求1所述的形成方法，其特征在于，所述减薄处理的刻蚀量在1nm到5nm范围内。
4.如权利要求1所述的形成方法，其特征在于，所述减薄处理包括：
在所述衬底上形成减薄保护层，所述减薄保护层至少露出所述中心鳍部图形；
以所述减薄保护层为掩膜，进行所述减薄处理。
5.如权利要求1所述的形成方法，其特征在于，形成隔离层的步骤包括：
在所述边缘鳍部和所述中心鳍部露出的衬底上形成介质层，所述介质层的顶部高于所述边缘鳍部的顶部和所述中心鳍部的顶部；
去除所述介质层的部分厚度，露出剩余所述边缘鳍部的部分侧壁和剩余所述中心鳍部的部分侧壁，以形成所述隔离层。
6.如权利要求5所述的形成方法，其特征在于，通过流体化学气相沉积的方式形成所述介质层。
7.如权利要求5或6所述的形成方法，其特征在于，形成所述介质层的步骤包括：
在所述边缘鳍部和所述中心鳍部露出的衬底上形成前驱层；
对所述前驱层进行固化处理以形成所述介质层。
8.如权利要求7所述的形成方法，其特征在于，所述固化处理的过程中，使至少部分宽度的所述边缘鳍部和所述前驱层反应，以形成至少位于所述边缘鳍部侧壁上的牺牲层。
9.如权利要求8所述的形成方法，其特征在于，所述固化处理的过程中，部分宽度的所述边缘鳍部和部分宽度的所述中心鳍部均与所述前驱层反应；所述牺牲层位于所述边缘鳍部的侧壁上，以及所述中心鳍部的侧壁上。
10.如权利要求8所述的形成方法，其特征在于，所述牺牲层的材料为硅氧化合物，所述介质层的材料为硅氧化合物。
11.如权利要求7所述的形成方法，其特征在于，通过退火的方式进行所述固化处理。
12.如权利要求11所述的形成方法，其特征在于，所述固化处理的退火温度在600℃到1050℃范围内，退火时间在20min到200min范围内。
13.如权利要求5所述的形成方法，其特征在于，提供衬底之后，形成所述牺牲鳍部图形、所述中心鳍部图形以及所述边缘鳍部图形之前，还包括：在所述鳍部材料层上形成鳍部掩膜材料层；
刻蚀所述鳍部材料层的步骤包括：依次刻蚀所述鳍部掩膜材料层和所述鳍部材料层，形成所述牺牲鳍部、所述中心鳍部和所述边缘鳍部以及分别位于所述牺牲鳍部、所述中心鳍部和所述边缘鳍部上的鳍部掩膜；
所述介质层覆盖所述鳍部掩膜。
14.如权利要求1所述的形成方法，其特征在于，形成所述牺牲鳍部图形、所述中心鳍部图形以及所述边缘鳍部图形的步骤包括：
在所述鳍部材料层上形成多个核心图形，所述核心图形分立的位于所述第一区域和第二区域上；
形成位于所述第二区域上核心图形侧壁表面的所述牺牲鳍部图形、位于第一区域上核心图形侧壁表面的中心鳍部图形和边缘鳍部图形；
所述减薄处理之后，刻蚀所述鳍部材料层之前，去除所述核心层。
15.如权利要求1所述的形成方法，其特征在于，去除所述牺牲鳍部的步骤包括：
在所述牺牲鳍部、所述边缘鳍部以及所述中心鳍部露出的衬底上形成填充层；
在所述第一区域上的填充层表面形成保护图形层；
以所述保护图形为掩膜，去除所述第二区域的衬底上的所述填充层和所述牺牲鳍部；
去除所述牺牲鳍部之后，去除剩余的所述保护图形层和所述填充层。
16.一种半导体结构，其特征在于，所述半导体结构由权利要求1～15中任一项所述的形成方法形成，包括：
衬底，所述衬底包括第一区域和与所述第一区域相邻的第二区域；
中心鳍部，位于所述第一区域的衬底上；
牺牲鳍部，位于所述第二区域的衬底上；
边缘鳍部，位于所述第一区域的衬底上，且所述边缘鳍部位于所述中心鳍部与所述牺牲鳍部之间，所述边缘鳍部的宽度大于所述中心鳍部的宽度；
鳍部掩膜，分别位于所述牺牲鳍部、所述中心鳍部和所述边缘鳍部上，所述边缘鳍部上的鳍部掩膜的宽度大于所述中心鳍部上的鳍部掩膜的宽度。
17.如权利要求16所述的半导体结构，其特征在于，所述边缘鳍部宽度与所述中心鳍部宽度的差值在1nm到5nm范围内。
18.如权利要求16所述的半导体结构，其特征在于，还包括：牺牲鳍部，位于所述第二区域的衬底上。
19.如权利要求18所述的半导体结构，其特征在于，所述牺牲鳍部的宽度与所述边缘鳍部的宽度相等。
CN201710877564.7A 2017-09-25 2017-09-25 半导体结构及其形成方法 Active CN109560045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710877564.7A CN109560045B (zh) 2017-09-25 2017-09-25 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710877564.7A CN109560045B (zh) 2017-09-25 2017-09-25 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN109560045A CN109560045A (zh) 2019-04-02
CN109560045B true CN109560045B (zh) 2021-04-02

Family

ID=65862779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710877564.7A Active CN109560045B (zh) 2017-09-25 2017-09-25 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN109560045B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444180B2 (en) * 2020-08-09 2022-09-13 Nanya Technology Corporation Method of forming uniform fin features
CN113097294B (zh) * 2021-03-02 2022-05-10 长江存储科技有限责任公司 一种栅极特征尺寸的控制方法及场效应晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039281A (zh) * 2011-12-22 2017-08-11 英特尔公司 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206307B (zh) * 2015-05-05 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9786502B2 (en) * 2016-03-10 2017-10-10 United Microelectronics Corp. Method for forming fin structures for non-planar semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039281A (zh) * 2011-12-22 2017-08-11 英特尔公司 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法

Also Published As

Publication number Publication date
CN109560045A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
US10991627B2 (en) Methods for forming fin field-effect transistors
US8853015B1 (en) Method of forming a FinFET structure
CN107564848B (zh) 半导体结构及其形成方法
CN107919327B (zh) 半导体结构及其形成方法
CN110323267B (zh) 半导体结构及其形成方法
US10121880B2 (en) Fin field-effect transistor and fabrication method thereof
TW201814796A (zh) 鰭狀場效電晶體結構的形成方法
US9159630B1 (en) Fin field-effect transistor (FinFET) device formed using a single spacer, double hardmask scheme
CN107591362B (zh) 半导体结构及其形成方法
CN107346759B (zh) 半导体结构及其制造方法
CN109560136B (zh) 半导体结构及其形成方法
CN107424932A (zh) FinFET结构及其形成方法
CN109560045B (zh) 半导体结构及其形成方法
CN107492521B (zh) 半导体结构及形成方法
US11955550B2 (en) Semiconductor device
CN107785318B (zh) 半导体结构的制造方法
CN107785262B (zh) 半导体结构的制造方法
CN108573870B (zh) 鳍式场效应管及其形成方法
CN108574009B (zh) 鳍式场效应管及其形成方法
KR20080074486A (ko) 반도체 소자의 소자 분리막 형성 방법
CN110690218A (zh) 半导体器件及其形成方法
CN111863934B (zh) 半导体结构及其形成方法
CN107492501B (zh) 鳍式场效应管的形成方法
CN107785267B (zh) 半导体结构的形成方法
KR101780124B1 (ko) 더미 게이트 구조체를 갖는 반도체 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant