CN106206307B - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供半导体衬底；在所述半导体衬底表面依次形成掩膜层、位于掩膜层表面的牺牲材料层；刻蚀所述牺牲材料层，形成若干分立的牺牲层；在所述牺牲层侧壁表面形成侧墙；去除所述牺牲层；在所述侧墙侧壁表面形成补充侧墙。上述方法有利于提高形成的半导体结构的性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，CriticalDimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。

随着集成电路设计的最小线宽和间距的不断缩小，鳍式场效应晶体管(FinFET)的鳍部宽度越来越小。当曝光线条的特征尺寸接近于曝光系统的理论分辨极限时，硅片表面的成像就会发生严重的畸变，从而导致光刻图形质量的严重下降。为了减小光学邻近效应的影响，工业界提出了光刻分辨率增强技术(RET)，其中备受关注的双重图形技术(DPT)被认为是填补浸入式光刻和EUV之间鸿沟的有力保障。现有技术通常采用自对准双重图形技术(SADP)形成鳍式场效应晶体管的鳍部。

请参考图1至图5为现有技术采用双自对准双重图形技术形成鳍部的结构示意图。

请参考图1，提供半导体衬底10；在所述半导体衬底10上形成掩膜层，所述掩膜层包括垫氧化层21、氮化硅层22和氧化硅层20；在所述掩膜层表面形成牺牲材料层30；在所述牺牲材料层30表面形成图形化掩膜层40。

请参考图2，以所述图形化掩膜层40(请参考图1)为掩膜，刻蚀牺牲材料层30(请参考图1)，形成牺牲层31，所述牺牲层31暴露出部分掩膜层的表面。

请参考图3，在所述图形化的牺牲层31表面以及掩膜层表面形成侧墙材料层32。

请参考图4，刻蚀所述侧墙材料层32(请参考图3)，在所述图形化的牺牲层31的侧壁表面形成侧墙33。

请参考图5，去除图形化的牺牲层31(请参考图4)。

后续可以以所述侧墙33作为掩膜，继续向下刻蚀掩膜层、半导体衬底100形成鳍部。

图5为现有技术中，去除牺牲层31之后理想状态下的结构示意图，但是在实际工艺中，去除牺牲层31往往会对侧墙33造成损伤或者对氧化层20造成损伤，导致侧墙33下方的掩膜层厚度不均匀(请参考图6)，影响最终形成的鳍部的质量。所以，现有技术形成的半导体结构的性能还有待进一步提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提高形成的半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底表面依次形成掩膜层、位于掩膜层表面的牺牲材料层；刻蚀所述牺牲材料层，形成若干分立的牺牲层；在所述牺牲层侧壁表面形成侧墙；去除所述牺牲层，在去除所述牺牲层的过程中，侧墙的尺寸缩小；在所述侧墙侧壁表面形成补充侧墙。

可选的，所述补充侧墙的材料为聚合物。

可选的，形成所述补充侧墙的方法包括：采用等离子体化学气相沉积工艺，压强为2mTorr～100mTorr，源电源功率为200W～1000W，偏置电源功率为0～200W，CH₄流量为10sccm～300sccm，Ar流量为50sccm～500sccm，N₂流量为50sccm～500sccm。

可选的，所述补充侧墙的厚度为2nm～5nm。

可选的，所述牺牲层的材料为多晶硅。

可选的，相邻牺牲层之间的间距为80nm～100nm，所述牺牲层的高度为

可选的，采用干法刻蚀工艺或湿法刻蚀工艺去除所述牺牲层。

可选的，所述掩膜层包括：位于半导体衬底表面的垫氧化层、位于垫氧化层表面的氮化硅层和位于氮化硅层表面的氧化硅层。

可选的，所述侧墙的材料为氮化硅。

本发明的技术方案还提供一种采用上述方法形成的半导体结构，包括：半导体衬底；位于所述半导体衬底表面的掩膜层；位于所述掩膜层表面的若干分立的侧墙；位于所述侧墙侧壁表面的补充侧墙。

本发明的技术方案还提供另一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底表面依次形成掩膜层、位于掩膜层表面的牺牲材料层；刻蚀所述牺牲材料层，形成若干分立的牺牲层；在所述牺牲层侧壁表面形成侧墙；在掩膜层表面形成保护层，所述保护层表面低于牺牲层的顶部表面，覆盖侧墙的部分侧壁；采用干法刻蚀工艺刻蚀部分厚度的牺牲层，使得未被保护层覆盖的侧墙的上部分宽度缩小；采用湿法刻蚀工艺刻蚀去除剩余的牺牲层；去除保护层。

可选的，所述保护层的材料为光刻胶、有机抗反射材料或硅氧烷聚合体。

可选的，采用旋涂工艺形成所述保护层。

可选的，所述保护层的厚度为牺牲层高度的1/2～2/3。

可选的，采用湿法刻蚀工艺去除所述保护层。

可选的，采用干法刻蚀工艺去除部分厚度的牺牲层之后，剩余牺牲层的表面与保护层表面齐平，或者剩余牺牲层的表面高于保护层表面。

可选的，所述牺牲层的材料为多晶硅，所述侧墙的材料为氮化硅。

可选的，相邻牺牲层之间的间距为80nm～100nm，所述牺牲层的高度为

可选的，所述掩膜层包括：位于半导体衬底表面的垫氧化层、位于垫氧化层表面的氮化硅层和位于氮化硅层表面的氧化硅层。

本发明的技术方案还提供一种采用上述方法形成的半导体结构，包括：半导体衬底；位于所述半导体衬底表面的掩膜层；位于所述掩膜层表面的若干分立的侧墙，所述侧墙包括下部分和位于下部分表面的上部分，所述侧墙的上部分宽度小于下部分宽度。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案提供一种半导体结构的形成方法，在半导体衬底表面形成掩膜层、位于掩膜层表面的分立的牺牲层之后，在所述牺牲层侧壁表面形成侧墙，然后去除牺牲层，在去除牺牲层的过程中，容易使侧墙受到损伤，使侧墙的尺寸缩小，然后在所述侧墙的侧壁表面形成补充侧墙，以弥补去除牺牲层的过程中，所述侧墙尺寸的减小，使得所述侧墙与两侧的补充侧墙材料层的总宽度与去除牺牲层之前那的侧墙宽度相当，后续以所述侧墙和位于所述侧墙侧壁表面的补充侧墙作为掩膜，刻蚀掩膜层和半导体衬底，形成鳍部，可以使形成的鳍部宽度与设计值一致，提高鳍部宽度的准确性。

进一步，所述补充侧墙的材料为聚合物，可以采用等离子体化学气相沉积工艺形成，采用等离子体化学气相沉积工艺能够较好的控制形成的补充侧墙的厚度，能够形成厚度较小的补充侧墙，从而避免形成的补充侧墙的厚度过大。

本发明的技术方案提供一种半导体结构，包括：半导体衬底、位于半导体衬底表面的掩膜层，位于掩膜层表面的分立的侧墙，位于侧墙侧壁表面的补充侧墙。所述补充侧墙弥补了侧墙的宽度的不足，使得侧墙以及位于侧墙两侧的补充侧墙的总宽度与待形成的鳍部的宽度一致，从而后续以所述补充侧墙和侧墙为掩膜，刻蚀掩膜层和半导体衬底形成的鳍部的宽度较为准确。

本发明的技术方案还提供一种半导体结构的形成方法，包括：在半导体衬底表面形成掩膜层、位于掩膜层表面的分立的牺牲层之后，在所述牺牲层侧壁表面形成侧墙；然后在所述掩膜层表面形成保护层，所述保护层表面低于牺牲层顶部表面且侧墙的部分侧壁；然后先采用干法刻蚀工艺刻蚀去除部分厚度牺牲层，再采用湿法刻蚀工艺去除剩余的牺牲层；然后去除保护层。所述保护层覆盖侧墙的部分侧壁，使得在去除牺牲层的过程中，所述保护层能够保护被覆盖的部分侧墙，使得所述侧墙下部分宽度保持不变，从而以所述侧墙为掩膜，刻蚀掩膜层和半导体衬底形成的鳍部的宽度较为准确。并且，首先采用干法刻蚀工艺去除部分厚度的牺牲层，所述干法刻蚀工艺对牺牲层具有较高的选择性，并且刻蚀效率较高，可以避免对保护层造成刻蚀，避免影响所述保护层的保护能力。并且，采用干法刻蚀工艺可以较为准确的控制去除的部分牺牲层的厚度，避免发生过刻蚀。采用湿法刻蚀工艺去除剩余的牺牲层，刻蚀时间较短，并且能够降低对侧墙的损伤。

进一步，采用干法刻蚀工艺去除部分厚度的牺牲层之后，剩余牺牲层的表面与保护层表面齐平，或者剩余牺牲层的表面高于保护层表面。由于所述侧墙一侧被保护层覆盖，另一侧被牺牲层覆盖，随着牺牲层被刻蚀，牺牲层的高度逐渐下降，使得侧墙原本被牺牲层覆盖的侧壁逐渐暴露出来，在刻蚀过程中受到损伤。而剩余牺牲层与保护层分别覆盖侧墙两侧的部分表面，只有所述侧墙两侧同时被保护层、牺牲层覆盖时，该部分的侧墙才不会受到损伤，该部分侧墙的尺寸才不会发生变化。所以，当剩余牺牲层的表面高于或齐平于所述保护层表面时，与保护层相同高度的部分侧墙的宽度不发生变化。可以通过所述保护层的高度决定宽度未发生变化的部分侧墙的高度。

本发明的技术方案还提供一种半导体结构，包括：半导体衬底；位于所述半导体衬底表面的掩膜层；位于所述掩膜层表面的若干分立的侧墙，所述侧墙包括下部分和位于下部分表面的上部分，所述侧墙的上部分宽度小于下部分宽度。所述侧墙下部分的宽度与后续刻蚀半导体衬底形成的宽度一致，使后续以所述侧墙为掩膜刻蚀掩膜层和半导体衬底形成的鳍部宽度较为准确，满足设计要求。

附图说明

图1至图7是本发明的现有技术中半导体结构的形成过程的结构示意图；

图8至图15是本发明的一个实施例的半导体结构的形成过程的结构示意图；

图16至图20是本发明的另一个实施例的半导体结构的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有技术形成的半导体结构的性能还有待进一步的提高。

研究发现，实际工艺中，所述牺牲层31(请参考图4)的材料一般采用无定形碳或多晶硅层等较容易去除的材料。当所述牺牲层31的材料为无定形碳时，所述无定形碳与氧化硅的刻蚀选择比较低，在去除所述牺牲层31的过程中，容易对氧化硅层20造成损伤(请参考图6)，从而使得所述掩膜层的厚度不均匀。

请参考图7，以所述侧墙33为掩膜刻蚀掩膜层、半导体衬底10形成鳍部11。由于所述掩膜层的厚度不均匀，导致最终形成的鳍部11的高度不均匀。从而影响在此基础上形成的鳍式场效应晶体管的性能。

而当采用多晶硅作为牺牲层31的材料时，虽然能够改善对氧化硅层20的损伤，但是在去除牺牲层31的过程中，侧墙33的尺寸会明显减小，从而导致形成的鳍部尺寸不准确，也会影响最终形成的鳍式场效应晶体管的性能。

本发明的实施例中，一个方案是在去除牺牲层之后，在侧墙侧壁表面形成补充侧墙，从而弥补侧墙尺寸的缩小；另一方案是在去除牺牲层之前，在掩膜层表面形成保护层，保护掩膜层表面以及侧墙下部分的侧壁，从而在去除牺牲层的过程中，避免对掩膜层以及侧墙下部分造成损伤；从而提高最终形成的鳍部尺寸的准确性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图8，提供半导体衬底100，在所述半导体衬底100表面依次形成掩膜层200、位于掩膜层200表面的牺牲材料层300。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，苏搜书半导体衬底100为单晶硅衬底。

采用化学沉积工艺在所述半导体衬底100表面形成掩膜层200。本实施例中，所述掩膜层200包括位于半导体衬底100表面的垫氧化硅层201、位于所述垫氧化硅层201表面的氮化硅层202、位于所述氮化硅层202表面的氧化硅层203。所述垫氧化硅层201可以提高掩膜层200与半导体衬底100之间的界面质量。采用三层结构的掩膜层200，可以在后续刻蚀过程中，提高图形传递的准确性。在本发明的其他实施中，所述掩膜层200还可以是单层的氧化硅或氮化硅。

采用化学气相沉积工艺在所述掩膜层200表面形成牺牲材料层300。本实施例中，所述牺牲材料层300的材料为多晶硅，采用的沉积气体包括SiH₄和H₂，沉积温度为600℃～700℃，SiH₄的流量为20sccm～300sccm，H₂的流量为20sccm～300sccm。所述牺牲材料层300的厚度为与后续形成的牺牲层的厚度一致。

本实施例中，在形成所述牺牲材料层300之后，在所述牺牲材料层300表面形成图形化掩膜层400，所述图形化掩膜层400的图形与待形成的牺牲层的图形一致。所述图形化掩膜层400的材料可以是光刻胶、氧化硅或氮化硅层。本实施例中，所述图形化掩膜层400的材料为光刻胶，形成所述图形化掩膜层400的方法包括：采用旋涂工艺，在所述牺牲材料层300表面形成光刻胶层；然后对所述光刻胶层进行曝光显影，形成图形化光刻胶层作为图形化掩膜层400。后续以所述图形化掩膜层400为掩膜刻蚀所述牺牲材料层300，形成牺牲层。

请参考图9，刻蚀所述牺牲材料层300(请参考图8)，形成若干分立的牺牲层301。

采用干法刻蚀工艺，以所述图形化掩膜层400(请参考图8)为掩膜，刻蚀所述牺牲材料层300，形成牺牲层301。

本实施例中，所述干法刻蚀工艺采用的刻蚀气体为HBr和Cl₂的混合气体作为刻蚀气体，O₂作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl₂的流量为50sccm～1000sccm，O₂的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O₂的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。所述刻蚀工艺对牺牲材料层300具有较高的刻蚀选择性。

相邻牺牲层301之间的间距为80nm～100nm，所述相邻牺牲层301之间的间距限定了后续待形成的鳍部之间的间距；所述牺牲层301的高度为后续以所述牺牲层301作为掩膜刻蚀半导体衬底100形成鳍部，所述牺牲层301厚度太小的话，会导致鳍部还未形成，所述牺牲层301就被消耗掉，无法保持鳍部图形的准确性。

请参考图10，形成覆盖所述掩膜层200表面、牺牲层301表面的侧墙材料层302。

可以采用化学气相沉积工艺或原子层沉积工艺形成所述侧墙材料层302，本实施例中，采用原子层沉积工艺形成所述侧墙材料层302，所述原子层沉积工艺可以更准确的控制所述侧墙材料层302的厚度。

所述侧墙材料层302的材料为氮化硅、氮氧化硅等介质材料，且所述侧墙材料层302的材料与氧化硅层203的材料不同，从而可以避免后续在刻蚀侧墙材料层302形成侧墙的过程中对氧化硅层203造成刻蚀。本实施例中，所述侧墙材料层302的材料为氮化硅，具体的采用原子层沉积工艺形成所述侧墙材料层302，所述原子层沉积工艺采用的硅源气体可以是SiH₄或SiH₂Cl₂等含硅气体中的一种或几种，氮源气体为含氮类气体，例如NH₃，所述硅源气体的流量为50sccm～200sccm，所述氮源气体的流量为50sccm～200sccm，所述原子层沉积的反应温度为200℃到500℃。

所述侧墙材料层302的厚度小于相邻牺牲层301之间的间距的1/2，避免所述侧墙材料层302填充满相邻牺牲层301之间的间隔。

请参考图11，采用无掩膜刻蚀工艺刻蚀所述侧墙材料层302(请参考图10)，形成位于牺牲层301侧壁表面的侧墙303。

采用干法刻蚀工艺进行所述无掩膜刻蚀工艺，刻蚀方向垂直于掩膜层200表面，从而可以去除位于掩膜层200表面以及牺牲层301顶部表面的部分侧墙材料层302，形成位于牺牲层301侧壁表面的侧墙303。所述无掩膜刻蚀工艺采用的刻蚀气体包括CF₄、CHF₃或C₂F₆等含氟气体中的一种或多种。

所述侧墙303的厚度由侧墙材料层302的厚度决定，同时也决定了后续形成的鳍部的宽度。

请参考图12，去除所述牺牲层301(请参考图11)，在去除所述牺牲层的过程中，侧墙303(请参考图11)的尺寸缩小，形成刻蚀后的侧墙303a。

可以采用干法刻蚀工艺或湿法刻蚀工艺去除所述牺牲层301(请参考图11)。本实施例中，采用干法刻蚀工艺去除所述牺牲层301。

具体的，本实施例中，所述干法刻蚀工艺采用HBr和Cl₂的混合气体作为刻蚀气体，O₂作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl2的流量为50sccm～1000sccm，O₂的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O₂的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。上述干法刻蚀工艺对牺牲层301的选择性较高，而对氧化硅层203的选择性较低，从而在去除所述牺牲层301的过程中，可以避免对氧化硅层203造成较大损伤，从而能够保持掩膜层200的厚度较为均匀。

本发明的其他实施例中，也可以采用湿法刻蚀工艺去除所述牺牲层301，所述湿法刻蚀工艺采用的刻蚀溶液可以是四甲基氢氧化铵溶液。所述湿法刻蚀工艺对所述牺牲层301也具有较高的刻蚀选择性，且对氧化硅层203的选择性较低，从而在去除所述牺牲层301的过程中，可以避免对氧化硅层203造成较大损伤，从而能够保持掩膜层200的厚度较为均匀。

在采用上述刻蚀工艺去除所述牺牲层301的过程中，虽然不会对氧化硅层203造成较大损伤，但是却会对侧墙303(请参考图11)造成损伤，使得侧墙303的尺寸发生变化，具体的，使得所述侧墙303的尺寸缩小，使得最终的侧墙303a的尺寸小于初始侧墙303的尺寸。后续如果直接以所述侧墙303a为掩膜刻蚀掩膜层200和半导体衬底100，形成鳍部，会导致鳍部的宽度小于设计值，影响最终形成的鳍式场效应晶体管的性能。

请参考图13，在所述侧墙303a表面形成补充侧墙材料层304。

所述补充侧墙材料层304覆盖侧墙303a的侧壁和顶部表面，并且还覆盖相邻侧墙303a之间的氧化硅层203的表面，所述补充侧墙材料层304能够弥补侧墙303a的尺寸与初始的侧墙303(请参考图11)之间的差距。

本实施例中，所述补充侧墙材料层304的材料为聚合物。本实施例中，采用等离子体化学气相沉积工艺形成所述补充侧墙材料层304，具体的所述等离子体化学气相沉积工艺的压强为2mTorr～100mTorr，源电源功率为200W～1000W，偏置电源功率为0～200W，CH₄流量为10sccm～300sccm，Ar流量为50sccm～500sccm，N₂流量为50sccm～500sccm。形成的补充侧墙材料层304的材料为多碳聚合物。采用等离子体化学气相沉积工艺能够形成厚度较小的补充侧墙材料层304，避免形成的补充侧墙材料层304的厚度过大。

所述补充侧墙材料层304的厚度可以根据侧墙303a与初始侧墙303之间的差距进行调整。本实施例中，所述补充侧墙材料层304的厚度为2nm～5nm。

在本发明的其他实施例中，所述补充侧墙材料层304的材料还可以是其他绝缘介质材料，例如氮化硅、氧化硅、氮氧化硅等。

所述补充侧墙材料层304覆盖侧墙303a的两侧侧壁，使得所述侧墙303a与两侧的补充侧墙材料层304的总宽度与最初的侧墙303的宽度相当，从而弥补在去除牺牲层301的过程中侧墙303尺寸的缩小，后续以所述侧墙303a和位于所述侧墙303a侧壁表面的部分补充侧墙材料层304共同作为掩膜，刻蚀掩膜层200和半导体衬底100，形成鳍部，可以使形成的鳍部宽度与设计值一致。

请参考图14，刻蚀所述补充侧墙材料层304(请参考图13)，形成位于侧墙303a侧壁表面的补充侧墙304a。

采用无掩膜干法刻蚀工艺刻蚀所述侧墙材料层304，去除位于掩膜层200表面以及侧墙303a顶部表面的侧墙相邻层304，形成位于侧墙303a侧壁表面的补充侧墙304a。

所述侧墙303a与位于侧墙303a两侧的补充侧墙304a的总宽度与最初的侧墙303的宽度一致。

请参考图15，以所述侧墙303a和补充侧墙304a共同作为掩膜，刻蚀掩膜层200和半导体衬底100，形成鳍部101。

通过刻蚀掩膜层200和半导体衬底100，将所述侧墙303a和补充侧墙304a的图形转移到半导体衬底100内，形成鳍部101。所述鳍部101的宽度等于侧墙303a以及侧墙303a两侧的补充侧墙304a的总宽度一致。

由于所述补充侧墙303a弥补了在去除牺牲层301(请参考图11)后侧墙303a与最初的侧墙303的尺寸的损失，主要体现为宽度的缩小，从而使得侧墙303a以及侧墙303a两侧的补充侧墙304a的总宽度与最初的侧墙303的宽度相当，从而以所述补充侧墙304a和侧墙303a为掩膜，刻蚀掩膜层200和半导体衬底100形成的鳍部101的宽度较为准确。

本实施例还提供一种采用上述方法形成的半导体结构。

请参考图14，所述半导体结构包括：半导体衬底100；位于所述半导体衬底100表面的掩膜层200；位于所述掩膜层200表面的若干分立的侧墙303a；位于所述侧墙303a侧壁表面的补充侧墙304a。

所述掩膜层200包括垫氧化层201、位于垫氧化层201表面的氮化硅层202和位于所述氮化硅层202表面的氧化硅层203。

所述补充侧墙303a弥补了侧墙303a的宽度的不足，使得侧墙303a以及侧墙303a两侧的补充侧墙304a的总宽度与待形成的鳍部的宽度一致，从而后续以所述补充侧墙304a和侧墙303a为掩膜，刻蚀掩膜层200和半导体衬底100形成的鳍部的宽度较为准确。

本发明的另一实施例还提供另一种半导体结构的形成方法。

请参考图16，在半导体衬底100上形成掩膜层200，在掩膜层200表面形成若干分立的牺牲层301，在牺牲层301侧壁表面形成侧墙303，在掩膜层200表面形成保护层500，所述保护层500表面低于牺牲层301的顶部表面，覆盖侧墙303的部分表面。

所述掩膜层200包括位于半导体衬底100表面的垫氧化硅层201、位于所述垫氧化硅层201表面的氮化硅层202和位于所述氮化硅层202表面的氧化硅层203。所述垫氧化硅层201可以提高掩膜层200与半导体衬底100之间的界面质量。采用三层结构的掩膜层200，可以提高后续刻蚀过程中，图形传递的准确性。在本发明的其他实施中，所述掩膜层200还可以是单层的氧化硅或氮化硅。

所述牺牲层301的材料为多晶硅，侧墙303的材料为氮化硅。

本实施例中，形成所述掩膜层200、牺牲层301和侧墙303的方法与上一实施例中相同，在此不再赘述。

所述保护层500的材料为光刻胶、有机抗反射材料等有机聚合物材料或硅氧烷聚合体(DUO)。所述保护层500的材料易于去除，且所述保护层500的材料与牺牲层301、侧墙303的材料不同，避免在去除牺牲层301的过程中，对保护层500造成损伤；也可以避免在去除保护层500的过程中，对侧墙303造成损伤。

可以采用旋涂工艺形成所述保护层500，使得形成的保护层500的表面平坦。本实施例中，所述保护层500的材料为硅氧烷聚合体，在形成所述保护层500之后，还可以对所述保护层500进行烘烤，所述烘烤的温度可以为100℃～1000℃，烘烤时间可以是1min～10min，使所述保护层500硬化。

所述保护层500的厚度为牺牲层301高度的1/2～2/3。本实施例中，所述牺牲层301的高度为所述保护层500的厚度为所述保护层500的表面低于牺牲层301的表面，可以使所述牺牲层301的表面被充分暴露，从而便于后续工艺中去除所述牺牲层301。在本发明的其他实施例中，所述保护层500的表面还可以与所述牺牲层301的表面齐平。

所述保护层500覆盖掩膜层200以及部分高度的侧墙303，从而在后续工艺中，可以保护所述掩膜层200以及被覆盖的部分侧墙303。

请参考图17，采用干法刻蚀工艺刻蚀部分厚度的牺牲层301(请参考图16)。

采用干法刻蚀工艺刻蚀所述牺牲层301，所述干法刻蚀工艺采用HBr和Cl₂的混合气体作为刻蚀气体，O₂作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl₂的流量为50sccm～1000sccm，O₂的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O₂的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。上述干法刻蚀工艺对牺牲层301具有较高的选择性，并且刻蚀效率较高，可以避免对保护层500造成刻蚀，避免影响所述保护层500的保护能力。并且，采用干法刻蚀工艺可以较为准确的控制去除的部分牺牲层301的厚度，避免发生过刻蚀。但是所述干法刻蚀工艺采用等离子体刻蚀，对暴露在等离子体中的侧墙303造成较大损伤，使得侧墙303未被保护层500覆盖的部分尺寸缩小。

采用干法刻蚀工艺去除部分厚度的牺牲层301之后，剩余牺牲层301a的表面与保护层500表面齐平，或者剩余牺牲层301a的表面高于保护层500表面。由于所述侧墙303一侧被保护层500覆盖，另一侧被牺牲层301a覆盖，随着牺牲层301被刻蚀，牺牲层301的高度逐渐下降，使得侧墙303原本被牺牲层301覆盖的侧壁逐渐暴露出来，在刻蚀过程中受到损伤。而剩余牺牲层301a与保护层500分别覆盖侧墙303两侧的部分表面，只有所述侧墙303两侧同时被保护层500、牺牲层301a覆盖时，该部分的侧墙303才不会受到损伤，该部分侧墙303的尺寸才不会发生变化。所以，当剩余牺牲层301a的表面高于或齐平于所述保护层500表面时，与保护层500相同高度的部分侧墙303的宽度不发生变化。可以通过所述保护层500的高度决定宽度未发生变化的部分侧墙303的高度。本实施例中，所述剩余牺牲层301a的表面与保护层500的表面齐平。采用干法刻蚀工艺去除部分所述牺牲层301，与湿法刻蚀工艺相比，可以较为准确的控制剩余牺牲层301a的高度，使的所述牺牲层301a的表面高于或齐平于所述保护层500的表面。

请参考图18，采用湿法刻蚀工艺刻蚀去除剩余的牺牲层301a(请参考图17)。

采用湿法刻蚀工艺去除剩余的牺牲层301a，能够降低对侧墙303的损伤。本实施例中，所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液，对所述牺牲层301a具有较高的刻蚀选择性。

在采用湿法刻蚀工艺去除牺牲层301a的过程中，所述保护层500对侧墙303的部分侧壁，以及掩膜层200表面能够起到保护作用。从而使得在去除所述牺牲层301a的过程中，对侧墙303基本不造成损伤；在去除所述牺牲层301a之后，侧壁被保护层500覆盖的部分侧墙303的宽度不发生变化。虽然所述侧墙303的上部分宽度缩小，但是由与侧墙303的下部分宽度不发生变化，所以，后续以所述侧墙303为掩膜刻蚀掩膜层200、半导体衬底100形成的鳍部的宽度与侧墙303下部分的宽度一致。

如果直接采用湿法刻蚀工艺去除整个牺牲层，刻蚀时间较长，容易对保护层500造成较大损伤，影响所述保护层500的保护能力，使得侧墙303下部分的宽度也发生变化。

请参考图19，去除所述保护层500(请参考图18)。

可以采用湿法刻蚀工艺去除所述保护层500。本实施例中，所述保护层500的材料为硅氧烷聚合体，采用碱性显影液去除所述保护层500，所述碱性显影液中包括H₂O₂、环丁砜和四甲基氢氧化铵等。所述湿法刻蚀工艺对所述保护层500具有较高的刻蚀选择性，并且不会对侧墙303以及掩膜层200造成损伤。

请参考图20，以所述侧墙303为掩膜，刻蚀掩膜层200和半导体衬底100，形成鳍部101。

通过刻蚀掩膜层200和半导体衬底100，将所述侧墙303的图形转移到半导体衬底100内，形成鳍部101。所述鳍部101的宽度等于侧墙303的最大宽度，即所述侧墙303的下部分宽度。

由于所述侧墙303的下部分在去除牺牲层301的过程中，没有受到损伤，所以所述侧墙303的下部分宽度保持不变，从而以所述侧墙303为掩膜，刻蚀掩膜层200和半导体衬底100形成的鳍部101的宽度较为准确。

本实施例还提供一种采用上述方法形成的半导体结构。

请参考图19，所述半导体结构包括：半导体衬底100；位于所述半导体衬底100表面的掩膜层200；位于所述掩膜层200表面的若干分立的侧墙303，所述侧墙303包括下部分和位于下部分表面的上部分，所述侧墙303的上部分宽度小于下部分宽度。

所述掩膜层200包括垫氧化层201、位于垫氧化层201表面的氮化硅层202和位于所述氮化硅层202表面的氧化硅层203。

所述侧墙303下部分的宽度与后续刻蚀半导体衬底形成的宽度一致，使得以所述侧墙303为掩膜刻蚀掩膜层200和半导体衬底100形成的鳍部宽度较为准确，满足设计要求。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底表面依次形成掩膜层、位于掩膜层表面的牺牲材料层；

刻蚀所述牺牲材料层，形成若干分立的牺牲层；

在所述牺牲层侧壁表面形成侧墙；

在掩膜层表面形成保护层，所述保护层表面低于牺牲层的顶部表面，覆盖侧墙的部分侧壁；

采用干法刻蚀工艺刻蚀部分厚度的牺牲层，同时使得未被保护层覆盖的侧墙的上部分宽度缩小；

采用湿法刻蚀工艺刻蚀去除剩余的牺牲层；

去除保护层。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料为光刻胶、有机抗反射材料或硅氧烷聚合体。

3.根据权利要求2所述的半导体结构的形成方法，其特征在于，采用旋涂工艺形成所述保护层。

4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为牺牲层高度的1/2～2/3。

5.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述保护层。

6.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除部分厚度的牺牲层之后，剩余牺牲层的表面与保护层表面齐平，或者剩余牺牲层的表面高于保护层表面。

7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为多晶硅，所述侧墙的材料为氮化硅。

8.根据权利要求1所述的半导体结构的形成方法，其特征在于，相邻牺牲层之间的间距为80nm～100nm，所述牺牲层的高度为

9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层包括：位于半导体衬底表面的垫氧化层、位于垫氧化层表面的氮化硅层和位于氮化硅层表面的氧化硅层。

10.一种根据权利要求1至9中任一方法所形成的半导体结构，其特征在于，包括：

半导体衬底；

位于所述半导体衬底表面的掩膜层；

位于所述掩膜层表面的若干分立的侧墙，所述侧墙包括下部分和位于下部分表面的上部分，所述侧墙的上部分宽度小于下部分宽度。