CN116759300A - 半导体结构的制造方法 - Google Patents

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构的制造方法，包括：提供基底；在基底上形成目标层和图形转移层；形成位于图形转移层表面的第一掩膜层；形成覆盖第一子图形侧壁的牺牲层；形成填充牺牲层之间间隙的填充层；形成遮挡层，若沿垂直于基底表面的方向去除遮挡层暴露出的牺牲层以及牺牲层下方的图形转移层，则遮挡层的边界落填充层的顶面或者落在第一掩膜层的顶面；若沿垂直于基底表面的方向去除遮挡层暴露出的填充层和第一掩膜层以及填充层和第一掩膜层下方的图形转移层，则遮挡层的边界落在牺牲层的顶面；以刻蚀后的图形转移层作为刻蚀图案刻蚀目标层。本公开实施例提供的半导体结构的制造方法可以改善双重图案化工艺中图形缺陷。

Description

半导体结构的制造方法

技术领域

本公开实施例涉及半导体领域，特别涉及一种半导体结构的制造方法。

背景技术

自对准双重图案(Self-Aligned-Doubled Patterning，SADP)技术，或称为侧壁图案转移(Sidewall Image Transfer，SIT)技术，是目前先进制作工艺中用来制作紧密阵列图案的主流技术。

SADP制作工艺的特征在于，以第一次图案化制作工艺制作出心轴结构后，接着在心轴结构两侧形成间隙壁，后续通过移除心轴结构并留下间隙壁作为掩模，刻蚀未被间隙壁覆盖的下方材料层；或者，以第一次图案化制作工艺制作出心轴结构后，接着在心轴结构两侧形成间隙壁，并形成另一材料层填满心轴结构之间剩余的间隙，后续通过移除间隙壁而形成的间隙作为刻蚀通道，以刻蚀自间隙暴露出来的下方材料层，此过程也称之为反向自对准双重图案(Reverse Self-Aligned-Doubled Patterning，Reverse SADP)技术；进一步地，可进行第二次图案化或更多次图案化制作工艺，切割或部分移除由间隙壁或心轴结构定义的图案，例如自对准四重图案技术(Self-Aligned-Quadruple Patterning，SAQP)技术。通过上述工艺过程，可制作出具有目标间距(Pitch)的图案，与第一次图案化制作工艺所定义的图案(即心轴结构)相比，具有倍增的图案密度。

发明内容

本公开实施例提供一种半导体结构的制造方法，至少有利于改善双重图案化工艺中图形缺陷的问题。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：提供基底；在基底上形成目标层和图形转移层，目标层覆盖基底表面，图形转移层覆盖目标层表面；形成位于图形转移层表面的第一掩膜层，第一掩膜层包括沿第一方向延伸且沿第二方向排列的多个第一子图形，图形转移层上覆盖有第一掩膜层的区域为目标图案区，图形转移层上未覆盖第一掩膜层的区域为非目标图案区；形成牺牲层，牺牲层至少覆盖第一子图形的侧壁，且覆盖图形转移层的非目标图案区表面；形成填充层，填充层填充牺牲层之间的间隙，且覆盖非目标图案区的牺牲层表面；形成遮挡层，遮挡层至少覆盖非目标图案区的填充层表面，在沿垂直于基底表面的方向上，遮挡层沿第二方向上靠近目标图案区的边界落填充层的顶面或者落在第一掩膜层的顶面；沿垂直于基底表面的方向去除遮挡层暴露出的牺牲层以及牺牲层下方的图形转移层；或者，形成遮挡层，遮挡层至少覆盖非目标图案区的填充层表面，在沿垂直于基底表面的方向上，遮挡层沿第二方向上靠近目标图案区的边界落在牺牲层的顶面；沿垂直于基底表面的方向去除遮挡层暴露出的填充层和第一掩膜层以及填充层和第一掩膜层下方的图形转移层；以刻蚀后的图形转移层作为刻蚀图案刻蚀目标层。

在一些实施例中，在形成位于图形转移层表面的第一掩膜层的同时，还在图形转移层表面形成第二掩膜层，第二掩膜层位于非目标图案区。

在一些实施例中，形成第二掩膜层还包括：第二掩膜层包括沿第一方向延伸且沿第二方向排列的多个第二子图形，多个第二子图形的密度与多个第一子图形的密度相同。

在一些实施例中，在沿第二方向上，至少一个第一子图形的尺寸与其他第一子图形的尺寸不同。

在一些实施例中，在沿第二方向上，第一子图形的尺寸为第一尺寸；形成牺牲层包括：在沿第二方向上，位于第一子图形侧壁的牺牲层的厚度为第一厚度，第一厚度与第一尺寸的比值范围为1:2～1:10。

在一些实施例中，形成牺牲层还包括：在沿第二方向上，牺牲层之间的间隙宽度等于第一尺寸。

在一些实施例中，若遮挡层沿第二方向上靠近目标图案区的边界落填充层的顶面或者落在第一掩膜层的顶面，在沿第二方向上，遮挡层的边界到对应的填充层或者第一掩膜层任一侧壁的距离大于等于该填充层宽度或者该第一掩膜层宽度的2/5。

在一些实施例中，若在沿垂直于基底表面的方向上，遮挡层沿第二方向上靠近目标图案区的边界落在牺牲层的顶面，在沿第二方向上，遮挡层的边界到对应的牺牲层的任一侧壁的距离大于等于该牺牲层宽度的2/5。

在一些实施例中，形成图形转移层包括：形成硬掩膜层和子转移层，子转移层覆盖目标层的表面，硬掩膜层覆盖子转移层的表面。

在一些实施例中，形成填充层的材料包括旋涂硬掩膜材料。

本公开实施例提供的技术方案至少具有以下优点：

本公开实施例提供的半导体结构的制造方法，在基底上依次形成目标层和图形转移层，图形转移层可以作为目标层的过渡层，以防止基于刻蚀图案直接刻蚀目标层时导致目标层被刻蚀穿透而造成目标层下方的其他材料层产生损坏或者污染。其中，目标层可以用于形成半导体结构或者划片槽中的标记图形。在图形转移层上形成有第一掩膜层，图形转移层上具有第一掩膜层的区域为目标图案区，除第一掩膜层以外的区域为非目标图案区。后续以第一掩膜层作为基准形成牺牲层和填充层，再沿垂直于基底表面的方向去除牺牲层以及牺牲层下方的图形转移层，或者，沿垂直于基底表面的方向去除填充层和第一掩膜层以及填充层和第一掩膜层下方的图形转移层，如此，通过双重自对准的方式以形成更小尺寸或者间距的图案，其中，第一掩膜层可以具有较大的尺寸或者间距，以增加第一掩膜层的工艺窗口，降低半导体结构的制造工艺难度。形成至少覆盖非目标图案区的遮挡层可以避免将非目标图案区的图形转移至图形转移层，若沿垂直于基底的方向去除牺牲层以及牺牲层下方的图形转移层时，则遮挡层沿第二方向上靠近目标图案区的边界落填充层的顶面或者落在第一掩膜层的顶面；若沿垂直于基底表面的方向去除填充层和第一掩膜层以及填充层和第一掩膜层下方的图形转移层时，则遮挡层沿第二方向上靠近目标图案区的边界落在牺牲层的顶面，如此，可以通过遮挡层覆盖目标图案区和非目标图案区交界处由于填充层的高度差产生的缺陷，同时还可以避免遮挡层对刻蚀图形造成部分遮挡而导致最终形成的刻蚀图案产生缺陷的问题。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图12为本公开一实施例提供的半导体结构的制造方法的各个步骤对应的结构示意图。

具体实施方式

SADP制作工艺过程包括：以第一次图案化制作工艺制作出心轴结构后，接着在心轴结构两侧形成间隙壁，后续通过移除心轴结构并留下间隙壁作为掩模，刻蚀未被间隙壁覆盖的下方材料层，即第一次图案化制作出的轴心结构尺寸与目标图案的间隙尺寸相等。在Reverse SADP制作工艺过程包括：以第一次图案化制作工艺制作出心轴结构后，接着在心轴结构两侧形成间隙壁，并形成另一材料层填满心轴结构之间剩余的间隙，后续通过移除间隙壁而形成的间隙作为刻蚀通道，以刻蚀自间隙暴露出来的下方材料层，即第一次图案化制作出的轴心结构的尺寸与目标图案的尺寸相等。

在将目标图案转移至目标层时，需要形成填充层以填充目标图案，然后形成遮挡层覆盖不需要转移图形的部分，从而将目标图案转移至目标层对应的区域内。然而在转移过程中，由于目标图案与非目标图案的交界处图形密度存在差异，在进行曝光、刻蚀或研磨等工艺时，图形密集的区域和图形稀疏的区域会有不同程度反应的区别，从而导致工艺不均匀，例如刻蚀深度不均匀，而在这些图形密度不均匀的区域之间的交界处也会出现一些图形失真的情况。

根据本公开一些实施例，本公开一实施例提供一种半导体结构的制造方法，至少有利于改善双重图案化工艺中图形缺陷的问题。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。

图1至图12为本公开一实施例提供的半导体结构的制造方法的各个步骤对应的结构示意图，其中，图4为半导体结构的局部俯视图，图3以及图5至图12为图4沿AA1方向的剖面结构示意图，以下将结合附图对本实施例提供的半导体结构的制造方法进行详细说明，具体如下：

半导体结构的制造方法，包括：

参考图1，提供基底100。

基底100的材料包括半导体材料，例如但不限于硅。在一些实施例中，基底100可以包括晶体硅衬底(例如晶圆)。在一些实施例中，基底100可以包括：基本半导体、化合物半导体或者合金半导体。例如，基本半导体包括锗(Ge)；化合物半导体包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、和/或III-V族半导体材料等；合金半导体包括硅锗(SiGe)、碳化硅锗、锗锡、硅锗锡、磷化镓砷、磷化镓铟、砷化镓铟、磷化铟镓砷、砷化铝铟、和/或砷化铝镓等。在一些实施例中，基底100还可以是绝缘体上硅结构、绝缘体上锗硅结构、绝缘体上锗结构或者其组合。

参考图2，在基底100上形成目标层101和图形转移层102，目标层101覆盖基底100表面，图形转移层102覆盖目标层101表面。

目标层101可以用于形成字线或者位线等。随着半导体结构的集成密度增加，晶体管结构的尺寸较小且排列密度较高，光掩模版无法直接形成过小的制程窗口，因此需要通过多重图案化对目标层进行图形化，以形成字线或者位线等。

目标层101还可以用于形成标记图形，标记图形位于划片槽内。在半导体结构的制造过程中，为了确保后续形成的膜层与前一层膜层的对准，通常会在同一工艺制程中在划片槽区域形成标记图案，以便于后续进行对准测量。

目标层101的材料可以根据目标层101最终需要形成的结构进行选择。

图形转移层102可以作为将图形转移至目标层101的过渡层，防止在基于刻蚀图形直接对目标层101进行刻蚀的过程中，导致目标层101直接被刻蚀穿透，从而避免目标层101下方的其他材料层被刻蚀损坏。

在一些实施例中，形成图形转移层102的材料包括非晶碳。

在一些实施例中，图形转移层包括硬掩膜层和子转移层，子转移层覆盖目标层的表面，硬掩膜层覆盖子转移层的表面。子转移层上方的硬掩膜层可以作为刻蚀的阻挡层，硬掩膜层与子转移层可以具有较高的刻蚀选择比，在对图形转移层上方的图案进行刻蚀的过程中，硬掩膜层作为刻蚀终点，以保持位于硬掩膜层下方的子转移层具有相同的高度；进而再将图案转移至硬掩膜层上，并基于硬掩膜层刻蚀子掩膜层时，子掩膜层的刻蚀起点相同且刻蚀的深度相同，以此可以避免图形转移层与目标层的刻蚀选择比相近而造成图形缺陷的问题。

硬掩膜层的材料可以包括氮化硅。子掩膜层的材料可以包括非晶碳。

参考图3和图4，形成位于图形转移层102表面的第一掩膜层113，第一掩膜层113包括沿第一方向X延伸且沿第二方向Y排列的多个第一子图形313，图形转移层102上覆盖有第一掩膜层113的区域为目标图案区213，图形转移层102上未覆盖第一掩膜层113的区域为非目标图案区223。

也就是说，在图形转移层102上，以第一掩膜层113的边界定义目标图案区213的区域范围，除第一掩膜层113以外的区域作为非目标图案区223。为便于说明，在图3中以第一掩膜层113仅包括3个第一子图形313为例，并不构成对第一掩膜层113中第一子图形313数量的限定。在一些实施例中，第一掩膜层中还可以包括10个、30个或者60个第一子图形。

需要说明的是，在图4中，以第一方向X与第二方向Y垂直为例进行说明，并不构成对第一方向X与第二方向Y之间夹角的限定。在一些实施例中，第一方向与第二方向之间的夹角还可以是30°、45°或者60°等。

在一些实施例中，第一掩膜层113的材料包括非晶碳、氮化硅或者碳化硅等。

在一些实施例中，形成第一掩膜层包括：形成第一子掩膜层，第一子掩膜层覆盖图形转移层表面；形成第二子掩膜层，第二子掩膜层覆盖第一子掩膜层表面；图形化第一子掩膜层和第二子掩膜层，以形成第一掩膜层。如此，每一第一图形均包括依次层叠的第一子掩膜层和第二子掩膜层，第一子掩膜层与第二子掩膜层可以具有较大的刻蚀选择比，以此，第二子掩膜层可以作为刻蚀停止层以保护第一子掩膜层，避免在图形化的过程中造成第二子掩膜层的损伤，以保持第一掩膜层的完整性。

第一子掩膜层的材料包括非晶碳或者碳化硅等。第二子掩膜层的材料包括氮化硅等。

在一些实施例中，在沿第二方向Y上，至少一个第一子图形313的尺寸与其他第一子图形313的尺寸不同。可以理解的是，当第一子图形313用于形成划片槽内的标记图形时，为了有利于后续光刻机对标记图形进行定位和对准，可以设置至少一个第一子图形313的尺寸与其他第一子图形313的尺寸不同，则该第一子图形313可以作为定位基础，从而避免过多相同的第一子图形313造成错位或者定位难度较大的问题。

参考图5，形成牺牲层104，牺牲层104至少覆盖第一子图形313的侧壁，且覆盖图形转移层102的非目标图案区223表面；形成填充层105，填充层105填充牺牲层104之间的间隙，且覆盖非目标图案区223的牺牲层104表面。

牺牲层104的材料包括氧化硅。填充层105的材料包括旋涂硬掩膜材料。

在一些实施例中，形成牺牲层和填充层包括：形成初始牺牲层，初始牺牲层覆盖第一子图形的顶面与侧壁，且覆盖第一子图形暴露出的图形转移层的表面；形成初始填充层，初始填充层填充牺牲层之间的间隙且还覆盖牺牲层的顶面；去除第一子图形顶面的初始填充层和初始牺牲层，剩余的初始填层作为填充层，剩余的初始牺牲层作为牺牲层。

可以理解的是，当目标图案区具有多个第一子图形，非目标图案区无图形时，目标图案区的图形密度大于非目标图案区的图形密度，初始填充层更容易填充满目标图案区的初始牺牲层之间的间隙，而非目标图案区的初始填充层的顶面会低于目标图案区的初始填充层的顶面，进而后续在去除相同厚度的初始填充层和初始牺牲层以暴露出第一子图形的顶面后，非目标图案区的填充层顶面依旧会低于目标图案区的填充层的顶面，从而产生图5所示的高度差。

参考图6，在一些实施例中，在形成位于图形转移层102表面的第一掩膜层113的同时，还在图形转移层102表面形成第二掩膜层123，第二掩膜层123位于非目标图案区223。

例如，在图形转移层103表面形成第一掩膜层113可以包括：在图形转移层102表面形成初始掩膜层(图中未示出)；图形化初始掩膜层，位于目标图案区213剩余的初始掩膜层作为第一掩膜层113，位于非目标图案区223的剩余的初始掩膜层作为第二掩膜层123。其中，图形化初始为掩膜层可以仅保留目标图案区213的部分初始掩膜层以作为第一掩膜层113(如图5所示)，或者，图形化初始掩膜层可以仅在初始掩膜层上形成多个凹槽以保留目标图案区213的部分初始掩膜层以作为第一掩膜层113，且保留非目标图案区223的部分初始掩膜层以作为第二掩膜层123(如图6所示)。

可以理解的是，当目标图案区具有多个第一子图形，非目标图案区有整面覆盖的第二掩膜层时，非目标图案区的图形密度大于目标图案区的图形密度，初始填充层更容易堆积在非目标图案区的初始牺牲层表面，而目标图案区的初始填充层的顶面会低于非目标图案区的初始填充层的顶面，进而后续在去除相同厚度的初始填充层和初始牺牲层以暴露出第一子图形的顶面后，目标图案区的填充层顶面依旧会低于非目标图案区的填充层的顶面，以此产生图6所示的高度差。

在一些实施例中，初始掩膜层可以包括依次层叠的第一掩膜层和第二子掩膜层。

在一些实施例中，第二掩膜层可以包括多个第二子图形，其中，第二子图形的排列密度可以与第一子图形的排列密度相同或者不同。可以理解的是，第二掩膜层包括多个第二子图形时，可适当缓解目标图案区与非目标图案区由于图形密度差异造成的填充层高度差的问题。当多个第二子图形的密度等于多个第一子图形的密度时，可以保持目标图案区与非目标图案区具有相同的图形密度，从而有利于使目标图案区与非目标图案区的填充层高度相同。

在一些实施例中，第二子图形与第一子图形的延伸方向相同，且排列方向相同，如此可以有利于填充层均匀地填充第一子图形和第二子图形之间的间隙。在一些实施例中，第二子图形与第一子图形的延伸方向可以不同，和/或，第二子图形与第一子图形的排列方向可以不同。

参考图7至图10，形成遮挡层106，遮挡层106至少覆盖非目标图案区223的填充层105表面。

遮挡层106的材料包括光刻胶。

在一些实施例中，参考图7和图8，若沿垂直于基底100表面的方向去除遮挡层106暴露出的牺牲层104以及牺牲层104下方的图形转移层102时，沿垂直于基底100表面的方向上，遮挡层106在沿第二方向Y上靠近目标图案区213的边界落在填充层105的顶面，或者，落在第一掩膜层113的顶面，例如可以是任一第一子图形313的顶面。

可以理解的是，由于牺牲层104与填充层105和第一掩膜层113具有不同的刻蚀选择性，去除牺牲层104的过程中填充层105和第一掩膜层113不会被去除，因此，遮挡层106的边界在填充层105或者第一掩膜层113的顶面时，向下刻蚀图形转移层102时形成的图形边界仍以牺牲层104作为边界；且在沿垂直于第二方向Y上，图形转移层102上形成的图形尺寸等于第一子图形313的尺寸或者牺牲层104之间的填充层105的尺寸，在沿第二方向Y上，图形转移层102上形成的图形间距等于牺牲层104的宽度。若遮挡层106遮挡部分牺牲层104时，图形转移层102上位于边界处的图形间距则小于牺牲层104的宽度，则会造成图形转移层102上部分图形产生缺陷的问题。

在一些实施例中，在沿第二方向Y上，遮挡层106的边界到对应的填充层105或者第一掩膜层113的任一侧壁的距离大于等于该填充层105宽度或者该第一掩膜层113宽度的2/5。也就是说，遮挡层106的边界落在对应填充层105或者第一掩膜层113顶面较为居中的位置，由于工艺过程中可能会产生适当的偏差，遮挡层106的边界可能在对应的填充层105或者第一掩膜层113顶面的中线附近产生适当的偏移。

在一些实施例中，参考图9和图10，若沿垂直于基底100表面的方向去除遮挡层106暴露出的填充层105和第一掩膜层113以及填充层105和第一掩膜层113下方的图形转移层102时，沿垂直于基底100表面的方向上，遮挡层106沿第二方向Y上靠近目标图案区213的边界落在牺牲层104的顶面。

可以理解的是，由于牺牲层104与填充层105和第一掩膜层113具有不同的刻蚀选择性，去除填充层105和第一掩膜层113的过程中牺牲层104不会被去除，因此，遮挡层106的边界在牺牲层104的顶面时，向下刻蚀形成的图形边界仍以填充层105和第一掩膜层113作为边界，且在沿垂直于第二方向Y上，后续图形转移层102上形成的图形尺寸等于牺牲层104的尺寸，在沿第二方向Y上，图形转移层102上形成的图形间距等于第一子图形313的宽度或者牺牲层104之间的填充层105的宽度。若遮挡层106遮挡部分填充层105或者第一掩膜层113时，图形转移层102上位于边界处的图形间距则小于填充层105或者第一掩膜层113的宽度，则会造成图形转移层102上部分图形缺失的问题。

在一些实施例中，在沿第二方向Y上，遮挡层106的边界到对应的牺牲层104的任一侧壁的距离大于等于该牺牲层104宽度的2/5。也就是说，遮挡层106的边界落在对应牺牲层104顶面较为居中的位置，由于工艺过程中可能会产生适当的偏差，遮挡层106的边界可能在对应的牺牲层104顶面的中线附近产生适当的偏移。

在一些实施例中，在沿第二方向Y上，第一子图形313的尺寸为第一尺寸，位于第一子图形313侧壁的牺牲层104的厚度为第一厚度，第一厚度与第一尺寸的比值范围为1:2～1:10。可以理解的是，在若沿垂直于基底100表面的方向去除遮挡层106暴露出的填充层105和第一掩膜层113以及填充层105和第一掩膜层113下方的图形转移层102时，图形转移层102形成的图形尺寸等于位于第一子图形313侧壁的牺牲层104的厚度。若第一厚度与第一尺寸的比值范围过小，则牺牲层104的厚度较薄，不利于图形转移层102形成相应的图形；若第一厚度与第一尺寸的比值范围过大，可能导致牺牲层104直接填充第一子图形313之间的间隙，不利于后续的自对准刻蚀。因此，第一厚度与第一尺寸的比值需要在适当的范围选择。

在一些实施例中，在沿第二方向Y上，牺牲层104之间的间隙宽度等于第一尺寸。也就是说，牺牲层104之间的间隙宽度等于第一子图形313的宽度，则若沿垂直于基底100表面的方向去除遮挡层106暴露出的牺牲层104以及牺牲层104下方的图形转移层102时，或者，若沿垂直于基底100表面的方向去除遮挡层106暴露出的填充层105和第一掩膜层113以及填充层105和第一掩膜层113下方的图形转移层102时，均可以使图形转移层102形成的图案具有相等的尺寸和相等的间距，以利于形成规则排列的图形。

在一些实施例中，在沿垂直于基底100表面的方向上，遮挡层106在沿第二方向Y上靠近目标图案区213的边界可以落在目标图案区213或者非目标图案区223。可以理解的是，根据目标图案区213和非目标图案区223交界处的牺牲层104和填充层105的形貌，可以将遮挡层106的边界向目标图案区213靠近，从而覆盖目标图案区213中牺牲层104和填充层105产生堆积的部分或者牺牲层104和填充层105产生缺失的部分，以保持暴露出的第一掩膜层113顶面与牺牲层104的顶面齐平，且与填充层105的顶面齐平。如此，再沿垂直于基底100表面的方向去除遮挡层106暴露出的牺牲层104以及牺牲层104下方的图形转移层102，或者，沿垂直于基底100表面的方向去除遮挡层106暴露出的填充层105和第一掩膜层113以及填充层105和第一掩膜层113下方的图形转移层102时，可以具有相同的刻蚀起点，从而保持刻蚀图形转移层102的深度相同以使图形转移层102的图案完整。

在一些实施例中，沿垂直于基底100表面的方向去除遮挡层106暴露出的牺牲层104以及牺牲层104下方的图形转移层102可以采用干法刻蚀。在一些实施例中，沿垂直于基底100表面的方向去除遮挡层106暴露出的填充层105和第一掩膜层113以及填充层105和第一掩膜层113下方的图形转移层102可以采用干法刻蚀。由于干法刻蚀具有各向异性，有利于保持刻蚀图形以较高的精确度传递。

参考图11和图12，去除遮挡层106、填充层105、牺牲层104、第一掩膜层113和第二掩膜层123；以刻蚀后的图形转移层102作为刻蚀图案刻蚀目标层101；去除图形转移层102。

本公开实施例提供的半导体结构的制造方法，在基底100上依次形成目标层101和图形转移层102，图形转移层102可以作为目标层101的过渡层，以防止基于刻蚀图案直接刻蚀目标层101时导致目标层101被刻蚀穿透而造成目标层101下方的其他材料层产生损坏或者污染。其中，目标层101可以用于形成半导体结构或者划片槽中的标记图形。在图形转移层102上形成有第一掩膜层113，图形转移层102上具有第一掩膜层113的区域为目标图案区213，除第一掩膜层113以外的区域为非目标图案区223。后续以第一掩膜层113作为基准形成牺牲层104和填充层105，再沿垂直于基底100表面的方向去除牺牲层104以及牺牲层104下方的图形转移层102，或者，沿垂直于基底100表面的方向去除填充层105和第一掩膜层113以及填充层105和第一掩膜层113下方的图形转移层102，如此，通过双重自对准的方式以形成更小尺寸或者间距的图案，其中，第一掩膜层113可以具有较大的尺寸或者间距，以增加第一掩膜层113的工艺窗口，降低半导体结构的制造工艺难度。形成至少覆盖非目标图案区223的遮挡层106可以避免将非目标图案区223的图形转移至图形转移层102，若沿垂直于基底100的方向去除牺牲层104以及牺牲层104下方的图形转移层102时，则遮挡层106沿第二方向Y上靠近目标图案区213的边界落填充层105的顶面或者落在第一掩膜层113的顶面；若沿垂直于基底100表面的方向去除填充层105和第一掩膜层113以及填充层105和第一掩膜层113下方的图形转移层102时，则遮挡层106沿第二方向Y上靠近目标图案区213的边界落在牺牲层104的顶面，如此，可以通过遮挡层106覆盖目标图案区213和非目标图案区223交界处由于填充层105的高度差产生的缺陷，同时还可以避免遮挡层106对刻蚀图形造成部分遮挡而导致最终形成的刻蚀图案产生缺陷的问题。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (10)

1.一种半导体结构的制造方法，其特征在于，包括：

提供基底；

在所述基底上形成目标层和图形转移层，所述目标层覆盖所述基底表面，所述图形转移层覆盖所述目标层表面；

形成位于所述图形转移层表面的第一掩膜层，所述第一掩膜层包括沿第一方向延伸且沿第二方向排列的多个第一子图形，所述图形转移层上覆盖有所述第一掩膜层的区域为目标图案区，所述图形转移层上未覆盖所述第一掩膜层的区域为非目标图案区；

形成牺牲层，所述牺牲层至少覆盖所述第一子图形的侧壁，且覆盖所述图形转移层的所述非目标图案区表面；

形成填充层，所述填充层填充所述牺牲层之间的间隙，且覆盖所述非目标图案区的所述牺牲层表面；

形成遮挡层，所述遮挡层至少覆盖所述非目标图案区的所述填充层表面，在沿垂直于所述基底表面的方向上，所述遮挡层沿所述第二方向上靠近所述目标图案区的边界落所述填充层的顶面或者落在所述第一掩膜层的顶面；沿垂直于所述基底表面的方向去除所述遮挡层暴露出的所述牺牲层以及所述牺牲层下方的所述图形转移层；

或者，形成遮挡层，所述遮挡层至少覆盖所述非目标图案区的所述填充层表面，在沿垂直于所述基底表面的方向上，所述遮挡层沿所述第二方向上靠近所述目标图案区的边界落在所述牺牲层的顶面；沿垂直于所述基底表面的方向去除所述遮挡层暴露出的所述填充层和所述第一掩膜层以及所述填充层和所述第一掩膜层下方的所述图形转移层；

以刻蚀后的所述图形转移层作为刻蚀图案刻蚀所述目标层。

2.根据权利要求1所述的半导体结构的制造方法，其特征在于，在形成位于所述图形转移层表面的所述第一掩膜层的同时，还在所述图形转移层表面形成第二掩膜层，所述第二掩膜层位于所述非目标图案区。

3.根据权利要求2所述的半导体结构的制造方法，其特征在于，形成所述第二掩膜层还包括：所述第二掩膜层包括沿所述第一方向延伸且沿所述第二方向排列的多个第二子图形，多个所述第二子图形的密度与多个所述第一子图形的密度相同。

4.根据权利要求1所述的半导体结构的制造方法，其特征在于，在沿所述第二方向上，至少一个所述第一子图形的尺寸与其他所述第一子图形的尺寸不同。

5.根据权利要求1所述的半导体结构的制造方法，其特征在于，在沿所述第二方向上，所述第一子图形的尺寸为第一尺寸；

形成所述牺牲层包括：在沿所述第二方向上，位于所述第一子图形侧壁的所述牺牲层的厚度为第一厚度，所述第一厚度与所述第一尺寸的比值范围为1:2～1:10。

6.根据权利要求5所述的半导体结构的制造方法，其特征在于，形成所述牺牲层还包括：在沿所述第二方向上，所述牺牲层之间的间隙宽度等于所述第一尺寸。

7.根据权利要求1所述的半导体结构的制造方法，其特征在于，若所述遮挡层沿所述第二方向上靠近所述目标图案区的边界落所述填充层的顶面或者落在所述第一掩膜层的顶面，在沿所述第二方向上，所述遮挡层的边界到对应的所述填充层或者所述第一掩膜层任一侧壁的距离大于等于该填充层宽度或者该第一掩膜层宽度的2/5。

8.根据权利要求1所述的半导体结构的制造方法，其特征在于，若在沿垂直于所述基底表面的方向上，所述遮挡层沿所述第二方向上靠近所述目标图案区的边界落在所述牺牲层的顶面，在沿所述第二方向上，所述遮挡层的边界到对应的所述牺牲层的任一侧壁的距离大于等于该牺牲层宽度的2/5。

9.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述图形转移层包括：形成硬掩膜层和子转移层，所述子转移层覆盖所述目标层的表面，所述硬掩膜层覆盖所述子转移层的表面。

10.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述填充层的材料包括旋涂硬掩膜材料。