CN112435936B - 一种套刻精度检测方法及半导体结构 - Google Patents

一种套刻精度检测方法及半导体结构 Download PDF

Info

Publication number
CN112435936B
CN112435936B CN202011320856.9A CN202011320856A CN112435936B CN 112435936 B CN112435936 B CN 112435936B CN 202011320856 A CN202011320856 A CN 202011320856A CN 112435936 B CN112435936 B CN 112435936B
Authority
CN
China
Prior art keywords
layer
channel hole
mark
grid line
marks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011320856.9A
Other languages
English (en)
Other versions
CN112435936A (zh
Inventor
卢绍祥
陆聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011320856.9A priority Critical patent/CN112435936B/zh
Publication of CN112435936A publication Critical patent/CN112435936A/zh
Application granted granted Critical
Publication of CN112435936B publication Critical patent/CN112435936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种套刻精度检测方法及半导体结构，包括：提供衬底，衬底上形成有堆叠层，堆叠层中形成有沟道孔标记，沟道孔标记中形成有介质层，堆叠层上形成有覆盖层；在覆盖层中形成沟槽，沟槽暴露沟道孔标记；在沟道孔标记之间形成栅线标记，栅线标记和沟道孔标记用于检测栅线和沟道孔的套刻精度。这样，在沟道孔标记之间形成栅线标记，由于沟道孔标记中形成有介质层，介质层能够对堆叠层起支撑作用，从而避免在去除堆叠结构中的牺牲层后，栅线标记周围的区域存在坍塌的风险，从而能够通过栅线标记和沟道孔标记直接实现栅线和沟道孔的套刻精度检测。

Description

一种套刻精度检测方法及半导体结构
技术领域
本发明涉及半导体技术领域，特别涉及一种套刻精度检测方法及半导体结构。
背景技术
光刻是半导体领域制造工艺中的一个重要步骤。光刻是通过对准、曝光、显影等步骤将掩膜板上的图形转移至目标基板上的工艺过程。一个半导体产品通过包括多层功能膜层，需要进行多层光刻工艺才能完成整个产品的制作过程，当前功能膜层与前一层功能膜层的位置对准尤为重要，套刻测试是半导体制造光刻过程中的一项基本工艺，套刻精度的大小反映不同功能膜层之间位置对准的好坏程度。
套刻精度检测方法通常是在前一层功能膜层中设置一个套刻精度检测图形，同时在当前功能膜层中设置一个套刻精度检测图形，通过前一层功能膜层中的套刻精度图形和当前功能膜层中的套刻精度图形的对准程度判断前一层功能膜与当前功能膜层的套刻精度。常用的套刻精度检测图形包括内外条形(bar-in-bar)、内外箱型(box-in-box)和先进图像量度型(Advanced Imaging Metrology，AIM)等。
但是，在3D-NAND存储器制造工艺中，在形成台阶结构后，如果在堆叠结构上直接形成栅线标记(gate line mark)即套刻精度检测图形，在去除堆叠结构中的牺牲层后，栅线标记周围的区域存在坍塌(peeling)的风险，无法有效进行套刻精度检测。因此现有的方法只能是通过栅线与虚拟沟道孔(dummy channel hole)的套刻精度结合虚拟沟道孔与沟道孔(upper channel hole)的套刻精度间接判断栅线和沟道孔的套刻精度，无法通过栅线标记和沟道孔标记直接实现栅线和沟道孔的套刻精度检测。
发明内容
有鉴于此，本发明的目的在于提供一种套刻精度检测方法及半导体结构，以通过栅线标记和沟道孔标记直接实现栅线和沟道孔的套刻精度检测。
为实现上述目的，本发明有如下技术方案：
一种套刻精度检测方法，包括：
提供衬底，所述衬底上形成有堆叠层，所述堆叠层中形成有沟道孔标记，所述沟道孔标记中形成有介质层，所述堆叠层上形成有覆盖层；
在所述覆盖层中形成沟槽，所述沟槽暴露所述沟道孔标记；
在所述沟道孔标记之间形成栅线标记，所述栅线标记和所述沟道孔标记用于检测栅线和沟道孔的套刻精度。
可选的，所述栅线标记至少贯穿部分所述堆叠层。
可选的，所述栅线标记的数量为多个，所述多个栅线标记具有相同或不同的长度。
可选的，在所述覆盖层中形成沟槽包括：
在所述覆盖层上形成第一光阻层，在所述第一光阻层中形成沟槽；
以所述第一光阻层为遮蔽，刻蚀所述覆盖层，以在所述覆盖层中形成沟槽。
可选的，所述在所述沟道孔标记之间形成栅线标记，包括：
在所述沟槽中形成硬掩模层，在所述硬掩模层上形成第二光阻层；
在所述第二光阻层中形成栅线标记，以所述第二光阻层为遮蔽，刻蚀所述硬掩模层，以在所述硬掩模层中形成栅线标记；
以所述硬掩模层为遮蔽，刻蚀所述堆叠层，以在所述沟道孔标记之间形成栅线标记；
去除所述硬掩模层。
可选的，所述堆叠层为绝缘层和牺牲层交替层叠的叠层，所述绝缘层为氧化硅层，所述牺牲层为氮化硅层。
可选的，所述沟道孔标记和所述沟道孔一同形成。
可选的，所述沟道孔中形成有沟道结构，所述沟道结构包括依次层叠的存储功能层、沟道层和填充层，所述介质层与所述沟道结构一同形成。
可选的，所述沟道孔标记和所述栅线标记之间的间隔小于1μm。
可选的，所述沟道孔标记的尺寸大于或等于72nm，所述栅线标记的尺寸大于或等于120nm。
可选的，所述覆盖层的厚度范围为2500埃～2800埃。
一种半导体结构，包括：
衬底，所述衬底上形成有绝缘层和栅极层交替层叠的堆叠层，所述堆叠层中形成有沟道孔标记，所述沟道孔标记中形成有介质层，所述堆叠层上形成有覆盖层；
所述覆盖层中形成有沟槽，所述沟槽暴露所述沟道孔标记；
所述沟道孔标记之间形成有栅线标记，所述栅线标记和所述沟道孔标记用于检测栅线和沟道孔的套刻精度。
本发明实施例提供的一种套刻精度检测方法，包括：提供衬底，衬底上形成有堆叠层，堆叠层中形成有沟道孔标记，沟道孔标记中形成有介质层，堆叠层上形成有覆盖层；在覆盖层中形成沟槽，沟槽暴露沟道孔标记；在沟道孔标记之间形成栅线标记，栅线标记和沟道孔标记用于检测栅线和沟道孔的套刻精度。这样，在沟道孔标记之间形成栅线标记，由于沟道孔标记中形成有介质层，介质层能够对堆叠层起支撑作用，从而避免在去除堆叠结构中的牺牲层后，栅线标记周围的区域存在坍塌的风险，从而能够通过栅线标记和沟道孔标记直接实现栅线和沟道孔的套刻精度检测。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例一种套刻精度检测图形的示意图；
图2示出了根据本发明实施例提供的一种套刻精度检测方法的流程示意图；
图3-9示出了根据本发明实施例提供的一种半导体结构的结构示意图；
图10示出了根据本发明实施例提供的一种套刻精度检测图形的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
半导体制造过程中，光刻工艺是一个重要的工艺，一个半导体产品通过包括多层功能膜层，需要进行多层光刻工艺才能完成整个产品的制作过程。例如，在硅衬底上经过光刻工艺形成第一层半导体结构，然后将第二层半导体结构套刻在第一层半导体结构上，重复操作，当前半导体结构和上一层半导体结构的套刻精度尤为重要。
现有的套刻精度检测方法通常是在上一层半导体结构中设置一个套刻精度检测图形，同时在当前半导体结构中设置一个套刻精度检测图形，通过当前半导体结构中的套刻精度图形和上一层半导体结构中的套刻精度图形的对准程度判断当前半导体结构和上一层半导体结构的套刻精度。常用的套刻精度检测图形包括内外条形(bar-in-bar)、内外箱型(box-in-box)和先进图像量度型(AIM)等。参考图1所示，图1示出了先进图像量度型，浅色外框图形为上一层半导体结构中的套刻精度检测图形，深色内框图形为当前半导体中的套刻精度检测图形，通过浅色外框图形和深色内框图形的对准程度检测上一层半导体结构与当前半导体结构的套刻精度。
但是，在形成台阶结构后，如果在堆叠结构上直接形成栅线标记(gate linemark)即形成栅线的套刻精度检测图形，在去除堆叠结构中的牺牲层后，栅线标记周围的区域存在坍塌(peeling)的风险，无法有效进行套刻对准检测。因此现有的方法只能是在形成栅线标记之后，去除牺牲层之前，通过栅线标记与虚拟沟道孔(dummy channel hole)标记判断栅线和虚拟沟道孔的套刻精度，同时根据虚拟沟道孔标记和沟道孔标记判断虚拟沟道孔和沟道孔的套刻精度，而后结合栅线和虚拟沟道孔的套刻精度以及虚拟沟道孔和沟道孔的套刻精度间接判断栅线和沟道孔的套刻精度，无法通过栅线标记和沟道孔标记直接实现栅线和沟道孔的套刻精度检测。
为此，本申请实施例提供一种套刻精度检测方法，包括：提供衬底，衬底上形成有堆叠层，堆叠层中形成有沟道孔标记，沟道孔标记中形成有填充层，堆叠层上形成有覆盖层；在覆盖层中形成沟槽，沟槽暴露沟道孔标记；在沟道孔标记之间形成栅线标记，栅线标记和沟道孔标记用于检测栅线和沟道孔的套刻精度。这样，在沟道孔标记之间形成栅线标记，由于沟道孔标记中形成有介质层，介质层能够对堆叠层起支撑作用，从而避免在去除堆叠结构中的牺牲层后，栅线标记周围的区域存在坍塌的风险，从而能够通过栅线标记和沟道孔标记直接实现栅线和沟道孔的套刻精度检测。
为了便于理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的说明。
参考图2所示，在步骤S01中，提供衬底100，衬底100上形成有堆叠层110，堆叠层110中形成有沟道孔标记104，沟道孔标记104中形成有介质层，所述堆叠层110上形成有覆盖层103，参考图3所示。
本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底。
在衬底100上形成绝缘层101和牺牲层102交替层叠的堆叠层110，绝缘层101可以为氧化硅，牺牲层102可以为氮化硅。堆叠层的层数决定了垂直方向上的存储单元的个数，例如可以为8层、32层、64层等，层数越多，器件的集成度越高。可以采用化学气相沉积、原子沉积等沉积方法，依次交替沉积绝缘层101和牺牲层102，以形成堆叠层110。
在形成绝缘层101和牺牲层102交替层叠的堆叠层110后，可以在堆叠层110中形成贯穿堆叠层且暴露衬底100的沟道孔(图未示出)，并在沟道孔中依次存储功能层和沟道层，存储功能层可以包括依次层叠的阻挡层、存储层以及隧穿层。在具体的实施例中，阻挡层、存储层以及隧穿层可以为ONO(Oxide-Nitride-Oxide)叠层，ONO叠层即氧化物、氮化物和氧化物的叠层。沟道层可以为多晶硅层，沟道层之间还可以形成有绝缘材料的填充层，填充层可以为氧化硅层。沟道孔的底部还形成有外延结构，该外延结构通过在衬底上外延生长半导体材料形成。
在堆叠层110中形成有沟道孔标记104，沟道孔标记104用于后续沟道孔和栅线的套刻精度检测，沟道孔标记104的尺寸可以大于或等于72nm。沟道孔标记104可以与沟道孔一同形成，以简化工艺流程，提高工艺效率。具体的，可以在堆叠层110上方旋涂光刻胶层，而后将同时具有沟道孔标记图形和沟道孔图形的掩膜板放置于光刻胶层上，进行曝光、显影等步骤形成图案化的光刻胶层，而后以图案化的光刻胶层为遮蔽，刻蚀堆叠层110，从而在堆叠层110中同时形成沟道孔和沟道孔标记104，沟道孔标记104和沟道孔具有一定的位置关系，以便后续利用沟道孔标记104进行沟道孔的套刻精度检测。
具体的，沟道孔标记104可以为孔洞状结构或短棒状结构等，可以理解的是沟道孔标记104为孔洞状结构时，沟道孔标记104可以贯穿堆叠层110至衬底100，此时形成沟道孔标记104的工艺与形成沟道孔的工艺同时开始且同时停止，即在一个掩膜板下在堆叠层110中直接同时形成沟道孔标记104和沟道孔。沟道孔标记104为短棒状结构时，沟道孔标记104仅贯穿部分堆叠层110，此时可以先在一个掩膜板下进行堆叠层110的刻蚀，当在堆叠层110中形成沟道孔标记104之后，更换掩膜板，更换后的掩膜板中仅有沟道孔图形，在该掩膜板下继续进行沟道孔对应的剩余堆叠层的刻蚀，从而在堆叠层110中形成沟道孔。
沟道孔标记104中形成有介质层，介质层可以由一种或多种介质材料填充沟道孔标记104形成。具体的，由于沟道孔中形成有沟道结构，且沟道结构包括依次层叠的存储功能层、沟道层和填充层，因此，介质层可以为依次层叠的存储功能层、沟道层和填充层，从而使得介质层可以与沟道孔中的沟道结构一同形成，以简化工艺流程。存储功能层可以包括依次层叠的阻挡层、存储层以及隧穿层。阻挡层、存储层以及隧穿层可以为ONO(Oxide-Nitride-Oxide)叠层，ONO叠层即氧化物、氮化物和氧化物的叠层。沟道层可以为多晶硅层，沟道层之间还可以形成有绝缘材料的填充层，填充层可以为氧化硅层。堆叠层110上形成有覆盖层103，覆盖层103对堆叠层110中的沟道结构、沟道孔标记等起到保护作用，覆盖层103的厚度范围可以为2500埃～2800埃，覆盖层103可以为介质材料。
而后，可以对堆叠层110进行刻蚀形成贯穿堆叠层110的栅线。具体的，可以在堆叠层110上旋涂光刻胶层，通过曝光显影等步骤形成图案化的光刻胶层，所述光刻胶层的图案由3D NAND存储器制造工艺中用于形成栅线的掩膜板确定，以所述图案化的光刻胶层为掩蔽，刻蚀堆叠层110形成暴露衬底100的栅线。在形成栅线后，堆叠层110中的牺牲层102在栅线中暴露出来，可以去除堆叠层110中的牺牲层102形成镂空区域，而后在形成的镂空区域中形成栅极层。
在步骤S02中，在覆盖层103中形成沟槽，沟槽暴露沟道孔标记104，参考图5所示。
本实施例中，在覆盖层103上形成第一光阻层105，而后对第一光阻层105进行图案化处理，以在第一光阻层105中形成沟槽。具体的，在第一光阻层105上覆盖具有沟槽图案的掩膜板，而后对第一光阻层105进行曝光、显影处理，以在第一光阻层105中形成沟槽，参考图4所示。在第一光阻层105中形成沟槽后，以第一光阻层105为遮蔽，刻蚀覆盖层103，从而在覆盖层103中形成沟槽，沟槽暴露沟道孔标记104，参考图5所示。
在步骤S03中，在沟道孔标记104之间形成栅线标记108，参考图9所示，栅线标记108和沟道孔标记104用于检测栅线和沟道孔的套刻精度。在沟道孔标记104之间形成栅线标记108，栅线标记108中填充有介质层，栅线标记108中的介质层与沟道孔标记104中的介质层可以不同，以便进行区分。具体的，刻蚀沟道孔标记104之间的部分堆叠层110形成孔状结构，而后在孔状结构中填充介质层。栅线标记108至少贯穿部分堆叠层110，例如可以贯穿全部堆叠层110，也可以仅贯穿部分堆叠层110。沟道孔标记104之间的栅线标记108的数量可以为多个，多个栅线标记108可以具有相同的长度，也可以具有不同的长度，即每一个栅线标记108的长度可以相同，也可以不同。
栅线标记108的尺寸可以大于或等于120nm。具体的，可以在多个沟道孔标记104包围的堆叠层110内形成栅线标记108，栅线标记108与沟道孔标记104的间隔在1μm范围内，例如0.115μm～0.4μm，由于沟道孔标记104内形成有介质层，介质层能够对堆叠层110起支撑作用，使得多个沟道孔标记104内的堆叠层110发生坍塌的风险较小，从而使得栅线标记108周围的区域不易发生坍塌，进而能够通过栅线标记108与沟道孔标记104的套刻精度检测栅线和沟道孔的套刻精度。
本申请实施例中，利用某一堆叠层中的栅线标记和另一堆叠层中的沟道孔标记的套刻精度，检测某一堆叠层中的栅线和另一堆叠层中的沟道孔的套刻精度。此时的套刻精度是指某一堆叠层中的栅线标记和另一堆叠层中的沟道孔标记的叠对位置精度。当某一堆叠层中的栅线标记和另一堆叠层中的沟道孔标记的套刻精度较高时，表明某一堆叠中的栅线和另一堆叠层中的沟道孔的套刻精度较高。当某一堆叠层中的栅线标记和另一堆叠层中的沟道孔标记的套刻精度较低时，表明某一堆叠中的栅线和另一堆叠层中的沟道孔的套刻精度较低。
形成栅线标记108的方法可以为，在暴露沟道孔标记104的沟槽中形成硬掩模层106，参考图6所示，而后在硬掩模层106上形成第二光阻层107，第二光阻层107中形成有栅线标记108，参考图7所示，以第二光阻层107为遮蔽，刻蚀硬掩模层106，从而在硬掩模层106中形成栅线标记108，参考图8所示。随后，可以去除第二光阻层107。以硬掩模层106为遮蔽，刻蚀堆叠层110，以在沟道孔标记104之间形成栅线标记108，并去除硬掩模层106，参考图9所示。
在具体的应用中，获取栅线标记和沟道孔标记的方法通常是通过扫描电子显微镜拍摄半导体结构得到，由于半导体结构上形成有栅线标记和沟道孔标记，则对半导体结构进行拍摄获得的图像中也包括栅线标记和沟道孔标记。而后可以根据图像中栅线标记和沟道孔标记的套刻精度获取半导体结构中的栅线标记和沟道孔标记的套刻精度，进而得到半导体结构中栅线和沟道孔的套刻精度。
本申请实施例提供的套刻精度检测方法能够实现对半导体结构的x方向和y方向上的套刻精度检测，参考图10所示，(a)为y方向上的套刻精度检测图形，(b)为x方向上的套刻精度检测图形，(c)为x方向和y方向上的套刻精度检测图形。
以上对本申请实施例提供的一种套刻精度检测方法进行了详细的说明，本申请实施例还提供一种半导体结构，参考图9所示，包括：
衬底100，所述衬底100上形成有绝缘层101和栅极层102交替层叠的堆叠层110，所述堆叠层110中形成有沟道孔标记104，所述沟道孔标记104中形成有介质层，所述堆叠层110上形成有覆盖层103；
所述覆盖层103中形成有沟槽，所述沟槽暴露所述沟道孔标记104；
所述沟道孔标记104之间形成有栅线标记108，所述栅线标记108和所述沟道孔标记104用于检测栅线和沟道孔的套刻精度。
本实施例中，堆叠层110为绝缘层101和栅极层102交替层叠的堆叠层110，具体的，可以在衬底上形成绝缘层101和牺牲层102交替层叠的堆叠层110之后，在堆叠层110中形成贯穿堆叠层110且暴露衬底100的沟道孔，并在沟道孔中依次存储功能层和沟道层。可以在形成沟道孔的同时形成沟道孔标记104，在填充沟道孔的同时，在沟道孔标记104中填充介质层。随后，对堆叠层110进行刻蚀形成贯穿堆叠层110的栅线，在沟道孔标记104之间形成栅线标记108。而后利用栅线去除堆叠层110中的牺牲层102形成镂空结构，在镂空结构中填充金属层形成栅极层102，从而形成绝缘层101和栅极层102交替层叠的堆叠层110。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (12)

1.一种套刻精度检测方法，其特征在于，包括：
提供衬底，所述衬底上形成有堆叠层，所述堆叠层中形成有沟道孔标记，所述沟道孔标记中形成有介质层，所述堆叠层上形成有覆盖层；
在所述覆盖层中形成沟槽，所述沟槽暴露所述沟道孔标记；
在所述沟道孔标记之间形成栅线标记，所述栅线标记和所述沟道孔标记用于检测栅线和沟道孔的套刻精度。
2.根据权利要求1所述的方法，其特征在于，所述栅线标记至少贯穿部分所述堆叠层。
3.根据权利要求1所述的方法，其特征在于，所述栅线标记的数量为多个，所述多个栅线标记具有相同或不同的长度。
4.根据权利要求1所述的方法，其特征在于，在所述覆盖层中形成沟槽包括：
在所述覆盖层上形成第一光阻层，在所述第一光阻层中形成沟槽；
以所述第一光阻层为遮蔽，刻蚀所述覆盖层，以在所述覆盖层中形成沟槽。
5.根据权利要求4所述的方法，其特征在于，所述在所述沟道孔标记之间形成栅线标记，包括：
在所述沟槽中形成硬掩模层，在所述硬掩模层上形成第二光阻层；
在所述第二光阻层中形成栅线标记，以所述第二光阻层为遮蔽，刻蚀所述硬掩模层，以在所述硬掩模层中形成栅线标记；
以所述硬掩模层为遮蔽，刻蚀所述堆叠层，以在所述沟道孔标记之间形成栅线标记；
去除所述硬掩模层。
6.根据权利要求1-5任意一项所述的方法，其特征在于，所述堆叠层为绝缘层和牺牲层交替层叠的叠层，所述绝缘层为氧化硅层，所述牺牲层为氮化硅层。
7.根据权利要求1-5任意一项所述的方法，其特征在于，所述沟道孔标记和所述沟道孔一同形成。
8.根据权利要求1-5任意一项所述的方法，其特征在于，所述沟道孔中形成有沟道结构，所述沟道结构包括依次层叠的存储功能层、沟道层和填充层，所述介质层与所述沟道结构一同形成。
9.根据权利要求1-5任意一项所述的方法，其特征在于，所述沟道孔标记和所述栅线标记之间的间隔小于1μm。
10.根据权利要求1-5任意一项所述的方法，其特征在于，所述沟道孔标记的尺寸大于或等于72nm，所述栅线标记的尺寸大于或等于120nm。
11.根据权利要求1-5任意一项所述的方法，其特征在于，所述覆盖层的厚度范围为2500埃～2800埃。
12.一种半导体结构，其特征在于，包括：
衬底，所述衬底上形成有绝缘层和栅极层交替层叠的堆叠层，所述堆叠层中形成有沟道孔标记，所述沟道孔标记中形成有介质层，所述堆叠层上形成有覆盖层；
所述覆盖层中形成有沟槽，所述沟槽暴露所述沟道孔标记；
所述沟道孔标记之间形成有栅线标记，所述栅线标记和所述沟道孔标记用于检测栅线和沟道孔的套刻精度。
CN202011320856.9A 2020-11-23 2020-11-23 一种套刻精度检测方法及半导体结构 Active CN112435936B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011320856.9A CN112435936B (zh) 2020-11-23 2020-11-23 一种套刻精度检测方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011320856.9A CN112435936B (zh) 2020-11-23 2020-11-23 一种套刻精度检测方法及半导体结构

Publications (2)

Publication Number Publication Date
CN112435936A CN112435936A (zh) 2021-03-02
CN112435936B true CN112435936B (zh) 2022-03-15

Family

ID=74694625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011320856.9A Active CN112435936B (zh) 2020-11-23 2020-11-23 一种套刻精度检测方法及半导体结构

Country Status (1)

Country Link
CN (1) CN112435936B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161367B (zh) * 2021-03-04 2022-08-19 长江存储科技有限责任公司 半导体结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160137091A (ko) * 2015-05-22 2016-11-30 삼성전자주식회사 수직형 메모리 장치의 제조 방법
CN106933046A (zh) * 2015-12-30 2017-07-07 上海微电子装备有限公司 用于套刻误差检测的装置及测校方法
CN109727995A (zh) * 2019-02-28 2019-05-07 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN111276416A (zh) * 2020-02-20 2020-06-12 长江存储科技有限责任公司 半导体结构套刻对准的检测方法及3d存储器件制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6699624B2 (en) * 2001-02-27 2004-03-02 Timbre Technologies, Inc. Grating test patterns and methods for overlay metrology
CN107037699B (zh) * 2016-02-03 2019-01-29 中芯国际集成电路制造(上海)有限公司 标记结构的形成方法
CN107863305B (zh) * 2017-11-21 2020-03-27 长江存储科技有限责任公司 一种sono刻蚀工艺的检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160137091A (ko) * 2015-05-22 2016-11-30 삼성전자주식회사 수직형 메모리 장치의 제조 방법
CN106933046A (zh) * 2015-12-30 2017-07-07 上海微电子装备有限公司 用于套刻误差检测的装置及测校方法
CN109727995A (zh) * 2019-02-28 2019-05-07 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN111276416A (zh) * 2020-02-20 2020-06-12 长江存储科技有限责任公司 半导体结构套刻对准的检测方法及3d存储器件制造方法

Also Published As

Publication number Publication date
CN112435936A (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
US10553433B2 (en) Method for preparing a semiconductor structure
US11569130B2 (en) Fin field effect transistor (FinFET) device structure with dummy Fin structure
CN108666207B (zh) 制作半导体元件的方法
US20140057429A1 (en) Method of Forming a Step Pattern Structure
CN111276416B (zh) 半导体结构套刻对准的检测方法及3d存储器件制造方法
CN113555345B (zh) 半导体标记及其形成方法
TWI675401B (zh) 半導體結構的製造方法
CN112435936B (zh) 一种套刻精度检测方法及半导体结构
CN112614846A (zh) 沟道孔的制作方法、存储器及其制作方法
JP2021027333A (ja) 垂直型メモリ装置
US8114778B2 (en) Method of forming minute patterns in semiconductor device using double patterning
CN113540040B (zh) 一种半导体结构的制造方法及其测试方法
CN112885772A (zh) 半导体结构的制备方法
CN112908882B (zh) 一种检测方法
CN113782418B (zh) 半导体器件的制作方法
CN106409709A (zh) 检测基材中的缺陷的存在与位置的方法与晶圆
CN113161367B (zh) 半导体结构及其制作方法
US10373915B1 (en) Method for monitoring semiconductor process
JP4075625B2 (ja) 半導体装置の製造方法
KR102609924B1 (ko) 반도체 소자의 제조 방법
US20140036565A1 (en) Memory device and method of manufacturing memory structure
US20240243003A1 (en) Method for patterning active areas in semiconductor structure
TWI688012B (zh) 半導體結構的製造方法
CN116759300A (zh) 半导体结构的制造方法
KR102720142B1 (ko) 수직형 메모리 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant