JP2008182227A - 選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法 - Google Patents
選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2008182227A JP2008182227A JP2008004946A JP2008004946A JP2008182227A JP 2008182227 A JP2008182227 A JP 2008182227A JP 2008004946 A JP2008004946 A JP 2008004946A JP 2008004946 A JP2008004946 A JP 2008004946A JP 2008182227 A JP2008182227 A JP 2008182227A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- phase change
- lower electrode
- forming
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 title claims abstract description 143
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000003860 storage Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 589
- 239000011229 interlayer Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 46
- 229910052723 transition metal Inorganic materials 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 24
- 150000004770 chalcogenides Chemical class 0.000 claims description 18
- -1 transition metal nitride Chemical class 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 150000003624 transition metals Chemical class 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910005900 GeTe Inorganic materials 0.000 claims description 5
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 101001095089 Homo sapiens PML-RARA-regulated adapter molecule 1 Proteins 0.000 description 52
- 102100037019 PML-RARA-regulated adapter molecule 1 Human genes 0.000 description 52
- 239000012535 impurity Substances 0.000 description 26
- 238000004458 analytical method Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910010037 TiAlN Inorganic materials 0.000 description 6
- 239000012782 phase change material Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910004200 TaSiN Inorganic materials 0.000 description 4
- 229910008484 TiSi Inorganic materials 0.000 description 4
- 229910008482 TiSiN Inorganic materials 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 125000000999 tert-butyl group Chemical group [H]C([H])([H])C(*)(C([H])([H])[H])C([H])([H])[H] 0.000 description 3
- 229910018098 Ni-Si Inorganic materials 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 2
- 229910018529 Ni—Si Inorganic materials 0.000 description 2
- 229910018321 SbTe Inorganic materials 0.000 description 2
- 229910004491 TaAlN Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- KGHYGBGIWLNFAV-UHFFFAOYSA-N n,n'-ditert-butylethane-1,2-diamine Chemical compound CC(C)(C)NCCNC(C)(C)C KGHYGBGIWLNFAV-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000550 scanning electron microscopy energy dispersive X-ray spectroscopy Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法を提供する。
【解決手段】相変化層を備えるストレージノードと、それに連結されたスイッチング素子と、を備える相変化メモリ素子において、相変化層は、相変化層の選択的成長のためのシード層上に備えられたことを特徴とする相変化メモリ素子及びその製造方法である。前記シード層は、下部電極上に備えられる。前記下部電極と前記シード層との間に下部電極コンタクト層がさらに備えられる。
【選択図】図１
【解決手段】相変化層を備えるストレージノードと、それに連結されたスイッチング素子と、を備える相変化メモリ素子において、相変化層は、相変化層の選択的成長のためのシード層上に備えられたことを特徴とする相変化メモリ素子及びその製造方法である。前記シード層は、下部電極上に備えられる。前記下部電極と前記シード層との間に下部電極コンタクト層がさらに備えられる。
【選択図】図１
Description
本発明は、半導体メモリ素子に係り、特に選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法に関する。
相変化物質は、温度によって結晶状態または非晶質状態を有する。相変化物質が結晶状態である時の抵抗は、非晶質状態である時の抵抗より低い。相変化物質の結晶状態と非晶質状態とは、互いに可逆的変化が可能である。かかる相変化物質をメモリ素子に適用させたものを相変化メモリ素子（Ｐｈａｓｅ Ｃｈａｎｇｅ ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ：ＰＲＡＭ）とも称する。
ＰＲＡＭは、一般的にトランジスタのソースまたはドレイン領域にコンタクトプラグを通じて電気的に連結された相変化層を備える。ＰＲＡＭの動作は、相変化層の結晶状態の変化による抵抗差を利用して行われる。
これまで紹介されたほとんどのＰＲＡＭ（以下、従来のＰＲＡＭという）の製造過程で、ストレージノードは、相変化物質層であるＧＳＴ層と上部電極とが順次に蒸着された後、前記上部電極とＧＳＴ層とを順次にエッチングして形成される。
しかし、かかる従来のＰＲＡＭの製造過程の場合、次のような問題点が現れる。
すなわち、ＧＳＴ層がエッチングされるとき、ＧＳＴ層の側面にダメージが発生しうるが、かかるダメージは、ＰＲＡＭの特性に致命的な問題を起こす。特に、相対的に脆弱なＧＳＴ層とその下部膜との界面にエッチングガスが浸透されるが、かかる浸透は、ＧＳＴ層のプログラム領域、すなわち相変化が起きる領域に不良な影響を与えうる。
一方、従来のＰＲＡＭのうち、リセット電流を低めるために相変化層をコンタクトホール内にのみ満たす制限された構造のＰＲＡＭがある。かかる制限された構造を有する従来のＰＲＡＭの場合、コンタクトホールを相変化層で満たす過程でオーバーハングによりコンタクトホールの入口が塞がる現象が現れる。これにより、相変化層にシームあるいはボイドが形成される。相変化層にシームやボイドが存在する場合、セット抵抗が増加する。また、シームやボイドのサイズ及び模様は、セル別のコンタクトホールプロファイルの偏差によって敏感に変わるため、セル間のセット抵抗、リセット抵抗及びリセット電流に大きい偏差がありうる。
本発明が解決しようとする課題は、前述した従来技術の問題点を改善するためのものであって、相変化層にエッチングダメージがなく、相変化層にシームやボイドが含まれないＰＲＡＭを提供するところにある。
本発明が解決しようとする他の課題は、かかるＰＲＡＭの製造方法を提供するところにある。
前記課題を解決するために、本発明は、相変化層を備えるストレージノードと、それに連結されたスイッチング素子と、を備えるＰＲＡＭにおいて、前記相変化層は、前記相変化層の選択的成長のためのシード層上に備えられたことを特徴とするＰＲＡＭを提供する。
前記シード層は、下部電極上に備えられる。
前記下部電極と前記シード層との間に下部電極コンタクト層がさらに備えられる。
前記シード層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一つでありうる。
前記課題を解決するために、また、本発明は、下部電極と相変化層とを備えるストレージノードと、それに連結されたスイッチング素子と、を備えるＰＲＡＭにおいて、前記下部電極と前記相変化層とは、同じコンタクトホールに順次に積層されて前記コンタクトホールを満たしたことを特徴とするＰＲＡＭを提供する。
前記コンタクトホールは、前記下部電極の一部または全体と前記相変化層とで満たされうる。
前記下部電極は、前記コンタクトホールの一部を満たす下部電極コンタクト層と、前記下部電極コンタクト層と前記スイッチング素子とを連結する部分と、で形成される。
前記他の課題を解決するために、本発明は、下部電極コンタクト層上に相変化層が備えられたＰＲＡＭの製造方法において、スイッチング素子が形成された半導体基板上に前記スイッチング素子を覆う層間絶縁膜を形成する第１ステップと、前記スイッチング素子に接続される下部電極を形成する第２ステップと、前記下部電極上に下部電極コンタクト層を形成する第３ステップと、前記下部電極コンタクト層上に相変化物質層を選択的に成長させる第４ステップと、を含むことを特徴とするＰＲＡＭの製造方法を提供する。
本発明の実施形態によれば、前記相変化層を成長させた後、前記相変化層の側面を取り囲む絶縁層を形成するステップをさらに含む。
本発明の実施形態によれば、前記第３ステップは、前記下部電極コンタクト層上にシード層を形成するステップをさらに含み、前記第４ステップは、前記シード層上に前記相変化層を形成するステップである。
本発明の実施形態によれば、前記絶縁層を形成するステップは、前記相変化層を覆う絶縁層を形成するステップと、前記絶縁層の上部面を前記相変化層が露出されるまで平坦化するステップと、をさらに含む。
前記シード層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一層で形成できる。このとき、前記カルコゲナイド層は、Ｇｅ層、Ｓｂ層、ＧｅＴｅ層及びＧｅＳｂＴｅ層のうちいずれか一つである。
前記第２ステップは、コンタクトホールを含む上部層間絶縁層を形成するステップをさらに含み、前記第３ステップ及び第４ステップは、前記コンタクトホールを満たすステップである。
前記コンタクトホールを前記下部電極コンタクト層及び前記相変化層で順次に満たした後、前記相変化層を対象として平坦化工程を実施するステップをさらに含む。
前記下部電極コンタクト層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、シリサイド層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一つで形成される。このとき、前記カルコゲナイド層は、Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層のうちいずれか一つである。
前記相変化層は、Ｇｅ−Ｓｂ−Ｔｅ層、Ａｓ−Ｓｂ−Ｔｅ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ層、Ｓｎ−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｔｅ層、（６Ａ族元素）−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｓｅ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ層のうちいずれか一つである。
前記層間絶縁膜を形成する前に、前記スイッチング素子として前記基板上にソース／ドレイン及びゲートを備えるトランジスタを形成するステップと、前記トランジスタを埋め込む下部層間絶縁膜を形成するステップと、前記下部層間絶縁膜に前記ソースまたは前記ドレインと接続するコンタクトパッド層を形成するステップと、前記コンタクトパッド層と前記下部電極とを電気的に連結する導電性プラグを形成するステップと、をさらに含む。
本発明は、ＰＲＡＭの製造方法において、選択的成長を利用して相変化層を形成するところ、相変化層のエッチング、特に側面エッチングが不要である。したがって、本発明のＰＲＡＭを利用すれば、相変化層の側面エッチングによって発生するＰＲＡＭの特性低下を防止でき、特に相変化層とその下部膜との界面にエッチングガスが浸透されて発生する問題を解消できる。
また、本発明で提示したＰＲＡＭの製造方法は、相変化層をコンタクトホールに満たすものではなく、相変化層を選択的に先に成長させた後、成長された相変化層の周囲に絶縁層を形成する方法である。したがって、本発明のＰＲＡＭを利用すれば、従来のＰＲＡＭの場合のように、コンタクトホールに相変化層を満たす過程で発生する問題点、例えば相変化層にシームやボイドの形成を防止できる。
一方、本発明で提示したＰＲＡＭの製造方法中には、コンタクトホールに相変化層を満たす場合（第３実施形態）があるが、この場合にも、相変化層は、下部電極コンタクト層の一部が満たされているコンタクトホールの一部のみを満たすところ、相変化層にシームやボイドが形成される従来のＰＲＡＭの問題点からある程度自由である。
以下、本発明の実施形態による選択的に成長された相変化層を備えるＰＲＡＭ及びその製造方法を、添付された図面を参照して詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために誇張されて示したものである。
まず、本発明の実施形態によるＰＲＡＭについて説明する。
＜第１実施形態＞
図１に示すように、基板１０に離隔された第１及び第２不純物領域１２，１４が存在する。基板１０は、Ｎ型またはＰ型半導体基板でありうる。第１及び第２不純物領域１２，１４に、基板１０にドーピングされたものと逆になるタイプの不純物がドーピングされている。第１及び第２不純物領域１２，１４のうち一つはソース領域であり、残りはドレイン領域である。第１及び第２不純物領域１２，１４の間の基板１０上にゲート積層物２０が存在する。ゲート積層物２０は、順次に積層されたゲート絶縁膜１８及びゲート電極１９を備える。ゲート積層物２０下の基板１０領域は、チャンネル領域１６である。第１及び第２不純物領域１２，１４、ゲート積層物２０及びチャンネル領域１６は、スイッチング素子であるトランジスタをなす。前記トランジスタ以外の他のスイッチング素子、例えばダイオードが備えられることもある。基板１０上に前記トランジスタを覆う第１層間絶縁層２２が形成されている。第１層間絶縁層２２に第２不純物領域１４が露出される第１コンタクトホールｈ１が形成されている。第１コンタクトホールｈ１は、導電性プラグ２４で満たされている。第１層間絶縁層２２上に導電性プラグ２４の上部面を覆う下部電極３０が存在する。下部電極３０は、ＴｉＮまたはＴｉＡｌＮ電極でありうる。下部電極３０は、また、金属イオンとしてＡｇ，Ａｕ，Ａｌ，Ｃｕ，Ｃｒ，Ｃｏ，Ｎｉ，Ｔｉ，Ｓｂ，Ｖ，Ｍｏ，Ｔａ，Ｎｂ，Ｒｕ，Ｗ，Ｐｔ，Ｐｄ，Ｚｎ及びＭｇからなる群のうち選択されたいずれか一つを含むシリサイド電極でありうる。第１層間絶縁層２２上に下部電極３０を覆う第２層間絶縁層３２が形成されている。第２層間絶縁層３２は、第１層間絶縁層２２と同じでありうる。第２層間絶縁層３２に下部電極３０が露出される第２コンタクトホールｈ２が形成されている。第２コンタクトホールｈ２は、下部電極コンタクト層３４で満たされている。下部電極コンタクト層３４は、第１遷移金属層、第１遷移金属窒化物層、第１シリサイド層及び第１三元系窒化物層のうちいずれか一つで形成できる。前記第１遷移金属層は、Ｔｉ層、Ｚｒ層、Ｈｆ層、Ｖ層、Ｎｂ層、Ｔａ層及びＷ層のうちいずれか一つである。そして、前記第１遷移金属窒化物層は、ＴｉＮ層、ＺｒＮ層、ＨｆＮ層、ＶＮ層、ＮｂＮ層、ＴａＮ層及びＷＮ層のうちいずれか一つである。前記第１シリサイド層は、伝導性を有するものであって、例えばＣｏＳｉ層、ＴｉＳｉ層、Ｔａ−Ｓｉ層、Ｎｉ−Ｓｉ層である。前記第１三元系窒化物層は、ＴｉＡｌＮ層、ＴａＡｌＮ層、ＴｉＳｉＮ層、ＴａＳｉＮ層、ＴｉＣＮ層及びＴａＣＮ層のうちいずれか一つである。下部電極コンタクト層３４は、カルコゲナイド層であるが、例えばＧｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層のうちいずれか一つである。
図１に示すように、基板１０に離隔された第１及び第２不純物領域１２，１４が存在する。基板１０は、Ｎ型またはＰ型半導体基板でありうる。第１及び第２不純物領域１２，１４に、基板１０にドーピングされたものと逆になるタイプの不純物がドーピングされている。第１及び第２不純物領域１２，１４のうち一つはソース領域であり、残りはドレイン領域である。第１及び第２不純物領域１２，１４の間の基板１０上にゲート積層物２０が存在する。ゲート積層物２０は、順次に積層されたゲート絶縁膜１８及びゲート電極１９を備える。ゲート積層物２０下の基板１０領域は、チャンネル領域１６である。第１及び第２不純物領域１２，１４、ゲート積層物２０及びチャンネル領域１６は、スイッチング素子であるトランジスタをなす。前記トランジスタ以外の他のスイッチング素子、例えばダイオードが備えられることもある。基板１０上に前記トランジスタを覆う第１層間絶縁層２２が形成されている。第１層間絶縁層２２に第２不純物領域１４が露出される第１コンタクトホールｈ１が形成されている。第１コンタクトホールｈ１は、導電性プラグ２４で満たされている。第１層間絶縁層２２上に導電性プラグ２４の上部面を覆う下部電極３０が存在する。下部電極３０は、ＴｉＮまたはＴｉＡｌＮ電極でありうる。下部電極３０は、また、金属イオンとしてＡｇ，Ａｕ，Ａｌ，Ｃｕ，Ｃｒ，Ｃｏ，Ｎｉ，Ｔｉ，Ｓｂ，Ｖ，Ｍｏ，Ｔａ，Ｎｂ，Ｒｕ，Ｗ，Ｐｔ，Ｐｄ，Ｚｎ及びＭｇからなる群のうち選択されたいずれか一つを含むシリサイド電極でありうる。第１層間絶縁層２２上に下部電極３０を覆う第２層間絶縁層３２が形成されている。第２層間絶縁層３２は、第１層間絶縁層２２と同じでありうる。第２層間絶縁層３２に下部電極３０が露出される第２コンタクトホールｈ２が形成されている。第２コンタクトホールｈ２は、下部電極コンタクト層３４で満たされている。下部電極コンタクト層３４は、第１遷移金属層、第１遷移金属窒化物層、第１シリサイド層及び第１三元系窒化物層のうちいずれか一つで形成できる。前記第１遷移金属層は、Ｔｉ層、Ｚｒ層、Ｈｆ層、Ｖ層、Ｎｂ層、Ｔａ層及びＷ層のうちいずれか一つである。そして、前記第１遷移金属窒化物層は、ＴｉＮ層、ＺｒＮ層、ＨｆＮ層、ＶＮ層、ＮｂＮ層、ＴａＮ層及びＷＮ層のうちいずれか一つである。前記第１シリサイド層は、伝導性を有するものであって、例えばＣｏＳｉ層、ＴｉＳｉ層、Ｔａ−Ｓｉ層、Ｎｉ−Ｓｉ層である。前記第１三元系窒化物層は、ＴｉＡｌＮ層、ＴａＡｌＮ層、ＴｉＳｉＮ層、ＴａＳｉＮ層、ＴｉＣＮ層及びＴａＣＮ層のうちいずれか一つである。下部電極コンタクト層３４は、カルコゲナイド層であるが、例えばＧｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層のうちいずれか一つである。
次いで、第２層間絶縁層３２上に下部電極コンタクト層３４の上部面を覆うシード層３６が存在する。シード層３６上には、相変化層３８が存在する。シード層３６と相変化層３８とは、絶縁層４０で取り囲まれている。絶縁層４０上に相変化層３８の上部面を覆う上部電極４２が備えられている。上部電極４２と相変化層３８との間に不純物、例えばＴｉの拡散を防止する拡散障壁層（図示せず）がさらに備えられる。
シード層３６は、カルコゲナイド層、電気伝導性を有する第２遷移金属層、第２遷移金属窒化物層、第２シリサイド層、第２三元系窒化物層及び遷移金属酸化物層である。このとき、前記カルコゲナイド層は、Ｇｅ層、Ｓｂ層、ＧｅＳｂＴｅ層、ＳｂＴｅ層及びＧｅＴｅ層のうちいずれか一つである。前記第２遷移金属層は、Ｔｉ層、Ｚｒ層、Ｈｆ層、Ｖ層、Ｎｂ層、Ｔａ層及びＷ層のうちいずれか一つである。前記第２遷移金属窒化物層は、ＴｉＮ層、ＺｒＮ層、ＨｆＮ層、ＶＮ層、ＮｂＮ層、ＴａＮ層及びＷＮ層のうちいずれか一つである。前記第２シリサイド層は、ＣｏＳｉ層、ＴｉＳｉ層、ＴａＳｉ層、ＮｉＳｉ層及びＧｅＳｉ層のうちいずれか一つである。前記第２三元系窒化物層は、ＴｉＡｌＮ層、ＴｉＣＮ層、ＴａＣＮ層、ＴｉＳｉＮ層及びＴａＳｉＮ層のうちいずれか一つである。前記遷移金属酸化物層は、ＴｉＯ２層、ＺｒＯ２層、ＨｆＯ２層、Ｖ２Ｏ３層、ＮｂＯ層、Ｔａ２Ｏ５層及びＷＯ層のうちいずれか一つである。
相変化層３８は、選択的成長法でシード層３６上にのみ形成されたものであって、カルコゲナイド層である。例えば、相変化層３８は、Ｇｅ−Ｓｂ−Ｔｅ層、Ａｓ−Ｓｂ−Ｔｅ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ層、Ｓｎ−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｔｅ層、（６Ａ族元素）−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｓｅ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ層のうちいずれか一つである。相変化層３８がＧｅ−Ｓｂ−Ｔｅ系列の層であるとき、相変化層３８は、Ｇｅ２Ｓｂ２Ｔｅ５層である。
＜第２実施形態＞
第２実施形態のストレージノードにおいて、下部電極コンタクト層と相変化層とでコンタクト層を満たすのに特徴がある。第１実施形態と同じ部分については説明を省略する。
第２実施形態のストレージノードにおいて、下部電極コンタクト層と相変化層とでコンタクト層を満たすのに特徴がある。第１実施形態と同じ部分については説明を省略する。
図２に示すように、第２コンタクトホールｈ２の一部に下部電極コンタクト層３４が満たされている。第２コンタクトホールｈ２の残りの部分は、相変化層６０で満たされている。相変化層６０は、選択的成長法で下部電極コンタクト層３４上でのみ成長されたものであって、第１実施形態の相変化層３８と同じものでありうる。第２層間絶縁層３２上に相変化層３８の露出面を覆う上部電極６２が存在する。下部電極コンタクト層３４は、導電性プラグ２４と直接連結されるように備えられる。この場合、下部電極コンタクト層３４は、下部電極の役割を行う。一方、下部電極コンタクト層３４を下部電極３０の一部が第２コンタクトホールｈ２に拡張されたものと見ることもできる。すなわち、下部電極コンタクト層３４と下部電極３０とを合わせて上部電極６２に対応する下部電極と見なすこともできる。
以下、本発明の実施形態によるＰＲＡＭの製造方法について説明する。
＜第３実施形態＞
第３実施形態では、図１に示したＰＲＡＭを製造する方法を説明する。
第３実施形態では、図１に示したＰＲＡＭを製造する方法を説明する。
図３に示すように、基板１０上にゲート積層物２０を形成する。ゲート積層物２０は、ゲート絶縁膜１８とゲート電極１９とを順次に積層して形成する。ゲート積層物２０の側面にゲートスペーサ（図示せず）が形成される。基板１０は、Ｎ型またはＰ型半導体基板でありうる。ゲート積層物２０をマスクとして基板１０に導電性不純物をドーピングする。前記導電性不純物は、基板１０と逆になるタイプでありうる。前記ドーピングにより、基板１０に離隔された第１及び第２不純物領域１２，１４が形成される。第１及び第２不純物領域１２，１４のうち一つはソース領域であり、残りはドレイン領域である。基板１０の第１及び第２不純物領域１２，１４の間の領域１６は、チャンネル領域となる。チャンネル領域１６には、しきい電圧の調節のための不純物がドーピングされる。ゲート積層物２０、第１及び第２不純物領域１２，１４は、トランジスタを形成する。前記トランジスタは、スイッチング素子の一つであるが、前記トランジスタの代わりに他のスイッチング素子、例えばダイオードが形成される。
次いで、基板１０上にゲート積層物２０を覆う第１層間絶縁層２２を形成する。第１層間絶縁層２２に第２不純物領域１４が露出される第１コンタクトホールｈ１を形成する。第１コンタクトホールｈ１は、第１不純物領域１２が露出される位置に形成する。第１コンタクトホールｈ１と共に第１不純物領域１２が露出されるコンタクトホール（図示せず）をさらに形成する。第１コンタクトホールｈ１は、導電性プラグ２４で満たす。このとき、第１コンタクトホールｈ１と共に形成された前記コンタクトホールにも導電性プラグ２４が満たされる。
一方、第１コンタクトホールｈ１を満たした導電性プラグ２４と第２不純物領域１４との間に、第２不純物領域１４に連結された第１コンタクトパッド層（図示せず）が形成される。そして、導電性プラグ２４は、前記第１コンタクトパッド層上に形成される。
同様に、前記コンタクトホール（図示せず）を満たした導電性プラグと第１不純物領域１２との間にも、第１不純物領域１２に連結された第２コンタクトパッド層（図示せず）が形成される。この場合にも、導電性プラグ２４は、前記第２コンタクトパッド層上に形成される。
導電性プラグ２４を形成した後、第１層間絶縁層２２上に導電性プラグ２４の露出面を覆う下部電極３０を形成する。下部電極３０は、ＴｉＮまたはＴｉＡｌＮ電極で形成できる。下部電極３０は、また、金属イオンとしてＡｇ，Ａｕ，Ａｌ，Ｃｕ，Ｃｒ，Ｃｏ，Ｎｉ，Ｔｉ，Ｓｂ，Ｖ，Ｍｏ，Ｔａ，Ｎｂ，Ｒｕ，Ｗ，Ｐｔ，Ｐｄ，Ｚｎ及びＭｇからなる群のうち選択されたいずれか一つを含むシリサイド電極で形成できる。
図４に示すように、第１層間絶縁層２２上に下部電極３０を覆う第２層間絶縁層３２を形成する。第１層間絶縁層２２を下部層間絶縁層というとき、第２層間絶縁層３２は、上部層間絶縁層といえる。第２層間絶縁層３２は、第１層間絶縁層２２と同じ物質で形成できるが、例えばシリコン酸化膜で形成できる。第２層間絶縁層３２に下部電極３０が露出される第２コンタクトホールｈ２を形成する。第２コンタクトホールｈ２は、下部電極コンタクト層３４で満たす。下部電極コンタクト層３４は、第１遷移金属層、第１遷移金属窒化物層、第１シリサイド層及び第１三元系窒化物層のうちいずれか一つで形成する。前記第１遷移金属層は、Ｔｉ層、Ｚｒ層、Ｈｆ層、Ｖ層、Ｎｂ層、Ｔａ層及びＷ層のうちいずれか一つである。そして、前記第１遷移金属窒化物層は、ＴｉＮ層、ＺｒＮ層、ＨｆＮ層、ＶＮ層、ＮｂＮ層、ＴａＮ層及びＷＮ層のうちいずれか一つである。前記第１シリサイド層は、伝導性を有するものであって、例えばＣｏＳｉ層、ＴｉＳｉ層、Ｔａ−Ｓｉ層、Ｎｉ−Ｓｉ層である。前記第１三元系窒化物層は、ＴｉＡｌＮ層、ＴａＡｌＮ層、ＴｉＳｉＮ層、ＴａＳｉＮ層、ＴｉＣＮ層及びＴａＣＮ層のうちいずれか一つである。下部電極コンタクト層３４は、カルコゲナイド層であることもあるが、例えばＧｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層のうちいずれか一つである。
図５からは、第２層間絶縁層３２と下部電極３０との下部に形成された積層物は便宜上示していない。
図５に示すように、第２層間絶縁層３２上に下部電極コンタクト層３４を覆うシード層３６を形成する。このとき、シード層３６は、下部電極コンタクト層３４及びその周囲の所定領域の第２層間絶縁層３２上にのみ形成する。シード層３６の直径により、後続工程で形成される相変化層の直径が決定される。相変化層の直径は、リセット電流に直接的に影響を与えるところ、シード層３６を形成する時に利点を考慮して形成する。シード層３６は、カルコゲナイド層、電気伝導性を有する第２遷移金属層、第２シリサイド層、第２遷移金属窒化物層、第２三元系窒化物層及び遷移金属酸化物層で形成する。前記カルコゲナイド層は、Ｇｅ層、Ｓｂ層、ＧｅＳｂＴｅ層、ＳｂＴｅ層及びＧｅＴｅ層のうちいずれか一つである。前記第２遷移金属層は、Ｔｉ層、Ｚｒ層、Ｈｆ層、Ｖ層、Ｎｂ層、Ｔａ層及びＷ層のうちいずれか一つである。前記第２遷移金属窒化物層は、ＴｉＮ層、ＺｒＮ層、ＨｆＮ層、ＶＮ層、ＮｂＮ層、ＴａＮ層及びＷＮ層のうちいずれか一つである。前記第２シリサイド層は、ＣｏＳｉ層、ＴｉＳｉ層、ＴａＳｉ層、ＮｉＳｉ層及びＧｅＳｉ層のうちいずれか一つである。前記第２三元系窒化物層は、ＴｉＡｌＮ層、ＴｉＣＮ層、ＴａＣＮ層、ＴｉＳｉＮ層及びＴａＳｉＮ層のうちいずれか一つである。前記遷移金属酸化物層は、ＴｉＯ２層、ＺｒＯ２層、ＨｆＯ２層、Ｖ２Ｏ３層、ＮｂＯ層、Ｔａ２Ｏ５層及びＷＯ層のうちいずれか一つである。
シード層３６を形成した後、シード層３６上に相変化層３８を選択的に形成する。相変化層３８は、有機金属を利用する化学気相蒸着（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法あるいは原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法で形成する。かかる相変化層３８の形成方法において、相変化層３８のシード層３６に対する選択性は、シード層３６周囲の第２層間絶縁層３２よりはるかに高い。そのため、相変化層３８の形成過程において、相変化層３８は、シード層３６上でのみ成長される。相変化層３８は、カルコゲナイド層でありうる。例えば、相変化層３８は、Ｇｅ−Ｓｂ−Ｔｅ層、Ａｓ−Ｓｂ−Ｔｅ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ層、Ｓｎ−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｔｅ層、（６Ａ族元素）−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｓｅ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ層のうちいずれか一つである。相変化層３８がＧｅ−Ｓｂ−Ｔｅ系列の層であるとき、相変化層３８はＧｅ２Ｓｂ２Ｔｅ５層である。
相変化層３８を所定高さに形成した後、図６に示したように、第２層間絶縁層３２上に相変化層３８とシード層３６とを覆う絶縁層４０を、シード層３６と相変化層３８とを合わせた厚さより厚く形成する。絶縁層４０は、シリコン酸化物層でありうる。絶縁層４０を形成した後、その表面を平坦化する。前記平坦化は、例えば化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法で相変化層３８が露出されるまで実施する。
図７に示すように、前記平坦化工程を実施した後、平坦化された絶縁層４０上に前記平坦化により露出された相変化層３８を覆う上部電極４２を形成する。上部電極４２と相変化層３８との間に拡散障壁層（図示せず）をさらに形成する。前記拡散障壁層は、上部電極４２から相変化層３８に不純物、例えばＴｉが拡散されることを防止する。上部電極４２は、例えばスパッタリング蒸着方法で形成する。このとき、上部電極４２は、例えばＴｉＮで形成する。上部電極４２、相変化層３８、下部電極コンタクト層３４、下部電極３０は、データが保存される部分であるストレージノードを構成する。かかるストレージノードにおいて、下部電極３０と下部電極コンタクト層３４とは、同じ物質で形成する。また、下部電極コンタクト層３４が直接第２不純物領域１４に接触されることもある。
前述したように、本発明の第３実施形態によるＰＲＡＭの製造方法は、ストレージノードの形成過程で相変化層３８に対するエッチング、特に相変化層３８の側面エッチング工程がない。
上部電極４２の形成後の工程は、通常の製造方法による。
＜第４実施形態＞
下部電極コンタクト層上にのみ選択的に相変化層を形成するところに特徴がある。
下部電極コンタクト層上にのみ選択的に相変化層を形成するところに特徴がある。
図８に示すように、第２層間絶縁層３２に第２コンタクトホールｈ２を形成し、第２コンタクトホールｈ２に下部電極コンタクト層３４を満たすステップまでは第３実施形態によって進める。下部電極コンタクト層３４の材料は、第３実施形態と同じでありうる。下部電極コンタクト層３４を形成した後、下部電極コンタクト層３４上にのみ選択的に相変化層５０を形成する。相変化層５０は、第３実施形態の相変化層３８と同じ材質であり、同じ方法で形成する。
図９に示すように、第２層間絶縁層３２上に相変化層５０を覆う絶縁層５２を形成する。絶縁層５２は、第３実施形態の絶縁層４０と同じ材料で形成する。絶縁層５２は、相変化層５０より厚く形成する。このように絶縁層５２を形成した後、相変化層５０が露出されるまで絶縁層５２の表面を平坦化する。
図１０に示すように、平坦化された絶縁層５２上に平坦化により露出された相変化層５０の露出された部分を覆う上部電極５４を形成する。上部電極５４は、第１実施形態の上部電極４２と同じ材料で形成する。
＜第５実施形態＞
コンタクトホールが下部電極コンタクト層と相変化層とで満たされた、図２に示したＰＲＡＭについての製造方法を説明する。
コンタクトホールが下部電極コンタクト層と相変化層とで満たされた、図２に示したＰＲＡＭについての製造方法を説明する。
図１１に示すように、第２層間絶縁層３２に下部電極３０が露出される第２コンタクトホールｈ２を形成するステップまでは第３実施形態によって進める。このとき、第２層間絶縁層３２は、シリコン酸化物層、シリコン窒化物層またはシリコン酸窒化物層で形成する。
第２コンタクトホールｈ２を形成した後、図１２に示したように、第２コンタクトホールｈ２の一部を下部電極コンタクト層３４で満たす。下部電極コンタクト層３４の材料は、第３実施形態と同じでありうる。
図１３に示すように、第２コンタクトホールｈ２の残りを相変化層６０で満たす。相変化層６０は、第３実施形態の相変化層３８と同じ方法で第２コンタクトホールｈ２にのみ選択的に形成する。相変化層６０を形成した後、相変化層６０の第２層間絶縁層３２の上部面より高く突出した部分Ｐ１は、平坦化工程により除去する。かかる平坦化工程は、ＣＭＰを利用して実施できる。前記平坦化工程の結果、図１４に示したように、下部電極コンタクト層６０の突出した部分Ｐ１は除去され、下部電極コンタクト層６０の露出された面は、第２層間絶縁層３２の上部面と同じ高さとなる。
図１５に示すように、第２層間絶縁層３２上に下部電極コンタクト層６０の露出された面を覆う上部電極６２を形成する。上部電極６２は、第１実施形態の上部電極４２と同じでありうる。以後の工程は、通常の製造方法による。
前述した第３ないし第５実施形態によるＰＲＡＭの製造方法において、相変化層３８，５０，６０がＧＳＴ層であり、ＭＯＣＶＤ方法で形成する場合、Ｇｅ，Ｓｂ及びＴｅのソースガスとしてそれぞれ（ｄｔｂｅｄａ）Ｇｅ（ＩＩ）、Ｓｂ（ｉ−Ｐｒ）３及びＴｅ（ｔ−Ｂｕ）２が使われる。ここで、ｄｔｂｅｄａは、ジ−ｔｅｒｔ−ブチルエチレンジアミドを指し、ｉ−Ｐｒは、イソプロピル基を指し、ｔ−Ｂｕは、ｔｅｒｔ−ブチル基を指す。このときの蒸着温度は、２２０℃ないし３２０℃であり、圧力は、５ｔｏｒｒほどである。
本発明者は、前記第１実施形態によるＰＲＡＭの製造方法で説明した相変化層の形成工程に基づいてシード層上に相変化層を形成する実験を実施した。
前記実験で、基板としてシリコン酸化膜が蒸着されたシリコン基板を使用した。そして、かかる基板上に複数の円形のシード層を互いに離隔されるように形成した。前記シード層としてＧｅＴｅ層を使用した。このとき、前記シード層の厚さは５ｎｍ、直径は１０μｍとした。そして、かかるシード層上に相変化層としてＧＳＴ層を成長させた。このとき、前記ＧＳＴ層は、前述した工程条件下でＭＯＣＶＤ方法により形成した。
図１６は、前記実験を通じて得た結果物の上部面についての電子顕微鏡写真である。
図１６において、８０は、シリコン基板上に形成されたシリコン酸化膜を表す。そして、８２は、シード層上に形成されたＧＳＴ層を表す。
図１６を参照すれば、ＧＳＴ層８２は、円形のシード層上にのみ形成されたことが分かる。前記シード層上にＧＳＴ層８２が成長されているので、図１６でシード層は見られない。
前記実験を通じて得た図１６の結果物でＧＳＴ層８２が前記シード層上にのみ形成されていることを確認するために、図１７に示したように、図１６のＧＳＴ層８２が形成された領域とその周囲のシリコン酸化膜８０で覆われた領域とをサンプル領域として選択した。そして、ＧＳＴ層８２が形成された領域で任意に第１地点＃１を指定し、ＧＳＴ層８２の周囲で任意に第２地点＃２を指定した。次いで、第１及び第２地点＃１，＃２についての組成分析を実施した。前記組成分析には、ＳＥＭ−ＥＤＸを使用して実施した。
図１８は、第１地点＃１についての組成分析結果を示し、図１９は、第２地点＃２についての組成分析結果を示す。
図１８に示すように、第１地点＃１についての組成分析結果、第１地点＃１で多数のピークが観測されるということが分かる。観測されたピークのうち最も大きいピーク９０は、Ｓｉの存在に起因したピークである。そして、ピーク９０の左側の小さい第１ピークＧ１は、Ｇｅの存在に起因したピークである。また、ピーク９０の右側に表れる第２及び第３ピークＧ２，Ｇ３は、それぞれＳｂ及びＴｅの存在に起因したものである。
図１９に示すように、第２地点＃２についての組成分析結果、第２地点＃２では大きいピーク１００が観測されるが、このピーク１００は、図１８のピーク９０と一致するということが分かる。したがって、図１９で観測されたピーク１００は、シリコンの存在に起因したピークであるということが分かる。図１９でピーク１００の左側や右側に図１８の第１ないし第３ピークＧ１ないしＧ３に該当するピークが観測されないということが分かる。
図１８及び図１９の前記結果は、図１７の第１地点＃１にのみＧＳＴ層が形成されていることを意味する。また、かかる結果は、本発明の実施形態によるＰＲＡＭの製造方法において、相変化層は、所望の領域にのみ選択的に形成されることを実証するものである。
本発明の実施形態によるＰＲＡＭの製造方法において、相変化層の選択的成長が可能であるというのは、相変化層の形成において別途のマスクの不要な方法で相変化層が自己整列されるように形成されることを意味する。
前記した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、本発明の技術的思想をさらに多様なストレージノードを有するＰＲＡＭの製造方法に適用できる。そのため、本発明の範囲は、説明された実施形態により決まるものではなく、特許請求の範囲に記載された技術的思想により決まらねばならない。
本発明は、半導体メモリ素子が使われるあらゆる電子製品に使われる。例えば、携帯電話、カムコーダ、ＭＰ３、ＰＤＡ、ＧＰＳ、ＤＭＢフォン、デジタルカメラのようなデジタル機器、各種の映像ディスプレイ、家電製品などに適用される。
１０ 基板
１２ 第１不純物領域
１４ 第２不純物領域
１６ チャンネル領域
１８ ゲート絶縁膜
１９ ゲート電極
２０ ゲート積層物
２２ 第１層間絶縁層
２４ 導電性プラグ
３０ 下部電極
３２ 第２層間絶縁層
３４ 下部電極コンタクト層
３６ シード層
３８ 相変化層
４０ 絶縁層
４２ 上部電極
１２ 第１不純物領域
１４ 第２不純物領域
１６ チャンネル領域
１８ ゲート絶縁膜
１９ ゲート電極
２０ ゲート積層物
２２ 第１層間絶縁層
２４ 導電性プラグ
３０ 下部電極
３２ 第２層間絶縁層
３４ 下部電極コンタクト層
３６ シード層
３８ 相変化層
４０ 絶縁層
４２ 上部電極
Claims (22)
- 相変化層を備えるストレージノードと、それに連結されたスイッチング素子と、を備える相変化メモリ素子において、
前記相変化層は、前記相変化層の選択的成長のためのシード層上に形成されたことを特徴とする相変化メモリ素子。 - 前記シード層は、下部電極上に備えられたことを特徴とする請求項１に記載の相変化メモリ素子。
- 前記下部電極と前記シード層との間に下部電極コンタクト層がさらに備えられたことを特徴とする請求項２に記載の相変化メモリ素子。
- 前記シード層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一つであることを特徴とする請求項１に記載の相変化メモリ素子。
- 下部電極と相変化層とを備えるストレージノードと、それに連結されたスイッチング素子と、を備える相変化メモリ素子において、
前記下部電極と前記相変化層とは、同じコンタクトホールに順次に積層されて前記コンタクトホールを満たしたことを特徴とする相変化メモリ素子。 - 前記コンタクトホールは、前記下部電極の一部と前記相変化層とで満たされたことを特徴とする請求項５に記載の相変化メモリ素子。
- 前記コンタクトホールは、前記下部電極の全体と前記相変化層とで満たされたことを特徴とする請求項５に記載の相変化メモリ素子。
- 前記下部電極は、
前記コンタクトホールの一部を満たす下部電極コンタクト層と、
前記下部電極コンタクト層と前記スイッチング素子とを連結する部分と、で形成されることを特徴とする請求項５に記載の相変化メモリ素子。 - スイッチング素子が形成された半導体基板上に前記スイッチング素子を覆う層間絶縁膜を形成する第１ステップと、
前記スイッチング素子に接続される下部電極を形成する第２ステップと、
前記下部電極上に下部電極コンタクト層を形成する第３ステップと、
前記下部電極コンタクト層上に相変化層を選択的に成長させる第４ステップと、を含むことを特徴とする相変化メモリ素子の製造方法。 - 前記相変化層を成長させた後、前記相変化層の側面を取り囲む絶縁層を形成するステップをさらに含むことを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
- 前記第３ステップは、前記下部電極コンタクト層上にシード層を形成するステップを含み、
前記第４ステップは、前記シード層上に前記相変化層を形成することを特徴とする請求項９に記載の相変化メモリ素子の製造方法。 - 前記絶縁層を形成するステップは、
前記相変化層を覆う絶縁層を形成するステップと、
前記絶縁層の上部面を前記相変化層が露出されるまで平坦化するステップと、を含むことを特徴とする請求項１０に記載の相変化メモリ素子の製造方法。 - 前記シード層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一層で形成することを特徴とする請求項１１に記載の相変化メモリ素子の製造方法。
- 前記第２ステップは、コンタクトホールを含む上部層間絶縁層を形成するステップをさらに含み、
前記第３ステップ及び第４ステップは、前記コンタクトホールを満たすステップであることを特徴とする請求項９に記載の相変化メモリ素子の製造方法。 - 前記コンタクトホールを前記下部電極コンタクト層及び前記相変化層で順次に満たした後、前記相変化層を対象として平坦化工程を実施するステップをさらに含むことを特徴とする請求項１４に記載の相変化メモリ素子の製造方法。
- 前記下部電極コンタクト層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、シリサイド層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一つで形成することを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
- 前記カルコゲナイド層は、Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層のうちいずれか一つであることを特徴とする請求項１６に記載の相変化メモリ素子の製造方法。
- 前記相変化層は、Ｇｅ−Ｓｂ−Ｔｅ層、Ａｓ−Ｓｂ−Ｔｅ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ層、Ｓｎ−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｔｅ層、（６Ａ族元素）−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｓｅ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ層のうちいずれか一つであることを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
- 前記カルコゲナイド層は、Ｇｅ層、Ｓｂ層、ＧｅＴｅ層及びＧｅＳｂＴｅ層のうちいずれか一つであることを特徴とする請求項１３に記載の相変化メモリ素子の製造方法。
- 前記平坦化以後、前記絶縁層上に前記相変化層の露出された部分を覆う障壁層及び上部電極を順次にさらに形成することを特徴とする請求項１２に記載の相変化メモリ素子の製造方法。
- 前記層間絶縁膜を形成する前に、
前記スイッチング素子として前記基板上にソース／ドレイン及びゲートを備えるトランジスタを形成するステップと、
前記トランジスタを埋め込む下部層間絶縁膜を形成するステップと、
前記下部層間絶縁膜に前記ソースまたは前記ドレインと接続するコンタクトパッド層を形成するステップと、
前記コンタクトパッド層と前記下部電極とを電気的に連結する導電性プラグを形成するステップと、を含むことを特徴とする請求項９に記載の相変化メモリ素子の製造方法。 - 前記第３ステップは、前記下部電極コンタクト層上にシード層を形成するステップを含み、
前記第４ステップは、前記シード層上に前記相変化層を形成することを特徴とする請求項１０に記載の相変化メモリ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070007236A KR100896180B1 (ko) | 2007-01-23 | 2007-01-23 | 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008182227A true JP2008182227A (ja) | 2008-08-07 |
Family
ID=39725851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008004946A Pending JP2008182227A (ja) | 2007-01-23 | 2008-01-11 | 選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20080210924A1 (ja) |
| JP (1) | JP2008182227A (ja) |
| KR (1) | KR100896180B1 (ja) |
| CN (1) | CN101232036B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009028250A1 (ja) * | 2007-08-31 | 2009-03-05 | National Institute Of Advanced Industrial Science And Technology | 固体メモリ |
| WO2009028249A1 (ja) * | 2007-08-31 | 2009-03-05 | National Institute Of Advanced Industrial Science And Technology | 固体メモリ |
| WO2010140210A1 (ja) * | 2009-06-01 | 2010-12-09 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
| JP2011512456A (ja) * | 2008-01-25 | 2011-04-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 金属触媒を使った、ゲルマニウムおよびアンチモンを含む材料の選択的堆積法 |
| US8263455B2 (en) | 2009-11-25 | 2012-09-11 | Samsung Electronics Co., Ltd. | Method of forming variable resistance memory device |
| JP2014175528A (ja) * | 2013-03-11 | 2014-09-22 | National Institute Of Advanced Industrial & Technology | 相変化メモリおよび半導体記録再生装置 |
| US9704920B2 (en) | 2015-10-27 | 2017-07-11 | Sandisk Technologies Llc | Resistive random access memory containing a steering element and a tunneling dielectric element |
| US9805805B1 (en) | 2016-08-23 | 2017-10-31 | Sandisk Technologies Llc | Three-dimensional memory device with charge carrier injection wells for vertical channels and method of making and using thereof |
| US10096654B2 (en) | 2015-09-11 | 2018-10-09 | Sandisk Technologies Llc | Three-dimensional resistive random access memory containing self-aligned memory elements |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101473382A (zh) | 2006-05-12 | 2009-07-01 | 高级技术材料公司 | 相变化记忆体材料的低温沉积 |
| KR101279925B1 (ko) | 2006-11-02 | 2013-07-08 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체 |
| US8834968B2 (en) | 2007-10-11 | 2014-09-16 | Samsung Electronics Co., Ltd. | Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device |
| KR101458953B1 (ko) | 2007-10-11 | 2014-11-07 | 삼성전자주식회사 | Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법 |
| SG152203A1 (en) * | 2007-10-31 | 2009-05-29 | Advanced Tech Materials | Amorphous ge/te deposition process |
| US20090215225A1 (en) | 2008-02-24 | 2009-08-27 | Advanced Technology Materials, Inc. | Tellurium compounds useful for deposition of tellurium containing materials |
| US7868313B2 (en) * | 2008-04-29 | 2011-01-11 | International Business Machines Corporation | Phase change memory device and method of manufacture |
| US8263420B2 (en) * | 2008-11-12 | 2012-09-11 | Sandisk 3D Llc | Optimized electrodes for Re-RAM |
| US20110002161A1 (en) * | 2009-07-06 | 2011-01-06 | Seagate Technology Llc | Phase change memory cell with selecting element |
| CN102097374B (zh) * | 2009-12-15 | 2013-07-17 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存储器及其制作方法 |
| US8354660B2 (en) * | 2010-03-16 | 2013-01-15 | Sandisk 3D Llc | Bottom electrodes for use with metal oxide resistivity switching layers |
| US9190609B2 (en) * | 2010-05-21 | 2015-11-17 | Entegris, Inc. | Germanium antimony telluride materials and devices incorporating same |
| US8420534B2 (en) | 2010-10-12 | 2013-04-16 | Micron Technology, Inc. | Atomic layer deposition of crystalline PrCaMnO (PCMO) and related methods |
| US8389971B2 (en) | 2010-10-14 | 2013-03-05 | Sandisk 3D Llc | Memory cells having storage elements that share material layers with steering elements and methods of forming the same |
| US8841648B2 (en) | 2010-10-14 | 2014-09-23 | Sandisk 3D Llc | Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same |
| US8865514B2 (en) * | 2010-11-09 | 2014-10-21 | Micron Technology, Inc. | Post deposition adjustment of chalcogenide composition in chalcogenide containing semiconductors |
| CN102610746A (zh) * | 2011-01-20 | 2012-07-25 | 中国科学院微电子研究所 | 非挥发性电阻转变存储器 |
| KR101907972B1 (ko) * | 2011-10-31 | 2018-10-17 | 주식회사 원익아이피에스 | 기판처리장치 및 방법 |
| US8803122B2 (en) * | 2012-07-31 | 2014-08-12 | Globalfoundries Singapore Pte. Ltd. | Method for forming a PCRAM with low reset current |
| US9640757B2 (en) | 2012-10-30 | 2017-05-02 | Entegris, Inc. | Double self-aligned phase change memory device structure |
| KR20150108176A (ko) * | 2014-03-17 | 2015-09-25 | 에스케이하이닉스 주식회사 | 상변화층을 구비한 반도체 집적 회로 장치의 제조방법 |
| CN105514266B (zh) * | 2015-12-03 | 2018-04-20 | 江苏理工学院 | 稀土掺杂Sb基相变薄膜材料及薄膜制备方法 |
| CN106960905A (zh) * | 2016-01-08 | 2017-07-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| WO2018183883A1 (en) * | 2017-03-30 | 2018-10-04 | Massachusetts Institute Of Technology | Gsst and applications in optical devices |
| US11152569B2 (en) * | 2017-11-30 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | PCRAM structure with selector device |
| US10719903B2 (en) | 2017-12-22 | 2020-07-21 | International Business Machines Corporation | On-the fly scheduling of execution of dynamic hardware behaviors |
| EP3746843A4 (en) * | 2018-01-31 | 2022-02-23 | Massachusetts Institute of Technology | METHOD AND DEVICE FOR MODULATION OF LIGHT WITH PHASE-CHANGE MATERIALS |
| US10770656B2 (en) | 2018-09-20 | 2020-09-08 | International Business Machines Corporation | Method for manufacturing phase change memory |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02241032A (ja) * | 1989-03-15 | 1990-09-25 | Sony Corp | 配線形成方法 |
| JP2001196563A (ja) * | 2000-01-13 | 2001-07-19 | Huabang Electronic Co Ltd | 脚柱型記憶ノード用コンタクトプラグ及びその製造方法 |
| JP2004158852A (ja) * | 2002-11-01 | 2004-06-03 | Samsung Electronics Co Ltd | 相変換記憶素子及びその製造方法 |
| JP2004221595A (ja) * | 2003-01-16 | 2004-08-05 | Samsung Electronics Co Ltd | ストレージ電極と接触するためにビットライン方向に拡張されたコンタクト体を含む半導体素子の製造方法 |
| WO2005017905A1 (en) * | 2003-08-04 | 2005-02-24 | Ovonyx, Inc. | Analog phase change memory |
| WO2006003620A1 (en) * | 2004-06-30 | 2006-01-12 | Koninklijke Philips Electronics N.V. | Method for manufacturing an electric device with a layer of conductive material contacted by nanowire |
| WO2006035325A1 (en) * | 2004-09-27 | 2006-04-06 | Koninklijke Philips Electronics N.V. | Electric device with nanowires comprising a phase change material |
| JP2007180174A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 抵抗変化型記憶素子 |
| JP2007294964A (ja) * | 2006-04-21 | 2007-11-08 | Samsung Electronics Co Ltd | 相変化物質層の形成方法、その方法を利用した相変化記憶素子の形成方法、及び相変化記憶素子 |
| JP2008004935A (ja) * | 2006-06-21 | 2008-01-10 | Samsung Electronics Co Ltd | 薄膜の製造方法およびこれを用いた相変化メモリ素子の製造方法 |
| JP2008141199A (ja) * | 2006-11-30 | 2008-06-19 | Samsung Electronics Co Ltd | 拡散防止膜を備える相変化メモリ素子及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045916A (en) * | 1985-01-22 | 1991-09-03 | Fairchild Semiconductor Corporation | Extended silicide and external contact technology |
| US7109056B2 (en) | 2001-09-20 | 2006-09-19 | Micron Technology, Inc. | Electro-and electroless plating of metal in the manufacture of PCRAM devices |
| KR100437458B1 (ko) * | 2002-05-07 | 2004-06-23 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
| KR100546406B1 (ko) | 2004-04-10 | 2006-01-26 | 삼성전자주식회사 | 상변화 메모리 소자 제조 방법 |
| KR100578787B1 (ko) * | 2004-06-12 | 2006-05-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100655796B1 (ko) * | 2004-08-17 | 2006-12-11 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| KR100827653B1 (ko) * | 2004-12-06 | 2008-05-07 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
| US7494849B2 (en) * | 2005-11-03 | 2009-02-24 | Cswitch Inc. | Methods for fabricating multi-terminal phase change devices |
-
2007
- 2007-01-23 KR KR1020070007236A patent/KR100896180B1/ko active IP Right Grant
- 2007-12-20 US US12/003,146 patent/US20080210924A1/en not_active Abandoned
-
2008
- 2008-01-11 JP JP2008004946A patent/JP2008182227A/ja active Pending
- 2008-01-23 CN CN2008100085555A patent/CN101232036B/zh active Active
-
2011
- 2011-03-23 US US13/064,410 patent/US8445318B2/en active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02241032A (ja) * | 1989-03-15 | 1990-09-25 | Sony Corp | 配線形成方法 |
| JP2001196563A (ja) * | 2000-01-13 | 2001-07-19 | Huabang Electronic Co Ltd | 脚柱型記憶ノード用コンタクトプラグ及びその製造方法 |
| JP2004158852A (ja) * | 2002-11-01 | 2004-06-03 | Samsung Electronics Co Ltd | 相変換記憶素子及びその製造方法 |
| JP2004221595A (ja) * | 2003-01-16 | 2004-08-05 | Samsung Electronics Co Ltd | ストレージ電極と接触するためにビットライン方向に拡張されたコンタクト体を含む半導体素子の製造方法 |
| WO2005017905A1 (en) * | 2003-08-04 | 2005-02-24 | Ovonyx, Inc. | Analog phase change memory |
| JP2007501521A (ja) * | 2003-08-04 | 2007-01-25 | オヴォニクス，インコーポレイテッド | アナログ相変化メモリ |
| JP2008505476A (ja) * | 2004-06-30 | 2008-02-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ナノワイヤによってコンタクトがとられる導電性材料の層を有する電子装置を製造する方法 |
| WO2006003620A1 (en) * | 2004-06-30 | 2006-01-12 | Koninklijke Philips Electronics N.V. | Method for manufacturing an electric device with a layer of conductive material contacted by nanowire |
| WO2006035325A1 (en) * | 2004-09-27 | 2006-04-06 | Koninklijke Philips Electronics N.V. | Electric device with nanowires comprising a phase change material |
| JP2008515181A (ja) * | 2004-09-27 | 2008-05-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相変化材料を有するナノワイヤを有する電気デバイス |
| JP2007180174A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 抵抗変化型記憶素子 |
| JP2007294964A (ja) * | 2006-04-21 | 2007-11-08 | Samsung Electronics Co Ltd | 相変化物質層の形成方法、その方法を利用した相変化記憶素子の形成方法、及び相変化記憶素子 |
| JP2008004935A (ja) * | 2006-06-21 | 2008-01-10 | Samsung Electronics Co Ltd | 薄膜の製造方法およびこれを用いた相変化メモリ素子の製造方法 |
| JP2008141199A (ja) * | 2006-11-30 | 2008-06-19 | Samsung Electronics Co Ltd | 拡散防止膜を備える相変化メモリ素子及びその製造方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9224460B2 (en) | 2007-08-31 | 2015-12-29 | National Institute Of Advanced Industrial Science And Technology | Solid memory |
| US9153315B2 (en) | 2007-08-31 | 2015-10-06 | National Institute Of Advanced Industrial Science And Technology | Solid memory |
| JP2009059421A (ja) * | 2007-08-31 | 2009-03-19 | National Institute Of Advanced Industrial & Technology | 固体メモリ |
| JP2009059902A (ja) * | 2007-08-31 | 2009-03-19 | National Institute Of Advanced Industrial & Technology | 固体メモリ |
| WO2009028249A1 (ja) * | 2007-08-31 | 2009-03-05 | National Institute Of Advanced Industrial Science And Technology | 固体メモリ |
| JP4621897B2 (ja) * | 2007-08-31 | 2011-01-26 | 独立行政法人産業技術総合研究所 | 固体メモリ |
| JP4595125B2 (ja) * | 2007-08-31 | 2010-12-08 | 独立行政法人産業技術総合研究所 | 固体メモリ |
| WO2009028250A1 (ja) * | 2007-08-31 | 2009-03-05 | National Institute Of Advanced Industrial Science And Technology | 固体メモリ |
| JP2011512456A (ja) * | 2008-01-25 | 2011-04-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 金属触媒を使った、ゲルマニウムおよびアンチモンを含む材料の選択的堆積法 |
| WO2010140210A1 (ja) * | 2009-06-01 | 2010-12-09 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
| JPWO2010140210A1 (ja) * | 2009-06-01 | 2012-11-15 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
| US8263455B2 (en) | 2009-11-25 | 2012-09-11 | Samsung Electronics Co., Ltd. | Method of forming variable resistance memory device |
| JP2014175528A (ja) * | 2013-03-11 | 2014-09-22 | National Institute Of Advanced Industrial & Technology | 相変化メモリおよび半導体記録再生装置 |
| US10096654B2 (en) | 2015-09-11 | 2018-10-09 | Sandisk Technologies Llc | Three-dimensional resistive random access memory containing self-aligned memory elements |
| US9704920B2 (en) | 2015-10-27 | 2017-07-11 | Sandisk Technologies Llc | Resistive random access memory containing a steering element and a tunneling dielectric element |
| US9805805B1 (en) | 2016-08-23 | 2017-10-31 | Sandisk Technologies Llc | Three-dimensional memory device with charge carrier injection wells for vertical channels and method of making and using thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080069473A (ko) | 2008-07-28 |
| CN101232036B (zh) | 2012-07-25 |
| KR100896180B1 (ko) | 2009-05-12 |
| CN101232036A (zh) | 2008-07-30 |
| US20110212568A1 (en) | 2011-09-01 |
| US20080210924A1 (en) | 2008-09-04 |
| US8445318B2 (en) | 2013-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100896180B1 (ko) | 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법 | |
| US8148193B2 (en) | Semiconductor device and method of fabricating the same | |
| US7803679B2 (en) | Method of forming a vertical diode and method of manufacturing a semiconductor device using the same | |
| US7442602B2 (en) | Methods of fabricating phase change memory cells having a cell diode and a bottom electrode self-aligned with each other | |
| US20100065804A1 (en) | Phase change memory device having multiple metal silicide layers and method of manufacturing the same | |
| JP2009021602A (ja) | 下部電極を有する相変化記憶素子の形成方法 | |
| US8518790B2 (en) | Method of forming memory device | |
| US8865558B2 (en) | Method of forming a phase change material layer pattern and method of manufacturing a phase change memory device | |
| KR101338160B1 (ko) | 상변화 기억 소자 및 그 형성 방법 | |
| US9159740B2 (en) | Vertical type semiconductor device and fabrication method thereof | |
| US20090294750A1 (en) | Phase change memory devices and methods for fabricating the same | |
| US20140131655A1 (en) | Semiconductor memory devices and methods of fabricating the same | |
| KR100650752B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US20120009731A1 (en) | Method of manufacturing phase-change random access memory | |
| US20080135825A1 (en) | Phase-change memory device and method of fabricating the same | |
| KR20120066310A (ko) | 저항변화 메모리 소자의 제조 방법 | |
| US9012877B2 (en) | Semiconductor device including a diode and method of manufacturing the same | |
| US8901528B2 (en) | Phase-change random access memory and method of manufacturing the same | |
| KR101124299B1 (ko) | 반도체 소자 제조 방법 | |
| KR20130059088A (ko) | 상변화 메모리 소자의 제조 방법 | |
| TWI434352B (zh) | 電阻式記憶體結晶二極體製造方法 | |
| KR20120087713A (ko) | 상변화 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130625 |