TWI434352B - 電阻式記憶體結晶二極體製造方法 - Google Patents
電阻式記憶體結晶二極體製造方法 Download PDFInfo
- Publication number
- TWI434352B TWI434352B TW98126546A TW98126546A TWI434352B TW I434352 B TWI434352 B TW I434352B TW 98126546 A TW98126546 A TW 98126546A TW 98126546 A TW98126546 A TW 98126546A TW I434352 B TWI434352 B TW I434352B
- Authority
- TW
- Taiwan
- Prior art keywords
- forming
- germanium
- substrate
- phase change
- trench
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
本發明的一實施方式是關於一種微電子,特別地,本發明的一實施方式是關於二極體和存儲裝置。
PN二極體的一個特性是其以一方向傳導電流,而以另一方向阻斷電流。這個行為是由自接面(junction)的電子特性,亦稱為製造於一半導體晶體中的一PN接面。當P型和N型材料以互相接觸的形式設置,接面的作用相異於單獨的P型或N型材料的作用。電流會很快地流經一方向(正向偏置)而不流經另一方向(反向偏置),而產生基本二極體。此非反向的行為是自然產生於電荷在兩種材料中的傳輸過程。PN二極體用於大量微電子裝置,包含但不限於晶體管及存儲裝置。
本發明之目的之一在於提供一種形成一PN接面的方法。在一實施方式中,該發明方法包含:提供包含至少一傳導部分的一襯底;在該襯底的該至少一傳導部分上形成一絕緣層;形成穿過該絕緣層的一孔,以提供該襯底的該至少一傳導部分的一暴露部分;形成一種子材料於該襯底的該至少一傳導部分的該暴露部分的至少一部分上;在該種子材料上形成非晶矽,以填滿該孔的至少一部分;轉換該非晶矽的至少一部分,以提供結晶矽;以及在該結晶矽中形成鄰接一第二摻雜區域的一第一摻雜區域。
在一實施方式中,該種子材料由Ni、Al、Pt、Ge、Co或合
金及其組合所組成。在一實施方式中,沉積在該種子材料頂上的非晶矽轉換為結晶材料是通過加熱該非晶矽至大於該非晶矽熔點且小於該襯底熔點的一溫度而提供。在一實施方式中,注入P型和N型摻質至該結晶矽中以形成該PN接面的摻雜區域。在一實施方式中,由上述方法所形成的該PN接面是整合於一電阻式存儲裝置、相變存儲裝置或其結合中。
本發明的另一目的在於提供一種製造存儲裝置的方法。在一實施方式中,該製造存儲裝置的方法包含以下步驟:提供包含至少一傳導部分的一襯底;在該襯底的該至少一傳導部分上形成一種子材料;在至少該種子材料上形成非晶矽;轉換該非晶矽的至少一部分為結晶矽;在該結晶矽中形成一PN接面;以及形成與該PN接面接觸的一存儲單元。
在一實施方式中,形成存儲單元的方法包含形成一矽化物接觸點於該PN接面的一摻雜區域上;形成一電極於該矽化物接觸點頂上;以及形成一相變存儲材料於該電極頂上。在另一實施方式中,該方法在種子材料的形成之前包含在該襯底上形成一絕緣層;以及形成穿過該絕緣層的一孔,以暴露該襯底中至少一傳導部分的一表面,其中該種子材料接著沉積在該至少一傳導部分的該暴露表面上。
在一實施方式中,該存儲單元的電極是通過凹進結晶矽至低於該絕緣層的一上表面以暴露該孔的側壁;在該孔的側壁上形成間隔物;以及沉積一阻障金屬於該矽化物接觸點頂上的該孔中。
在一實施方式中,該方法更包含形成一第二阻障金屬於該相變存儲材料頂上;以及蝕刻該第二阻障金屬以及相變存儲材料,以提供一阻障金屬/相變存儲材料堆疊。在一實施方式中,該阻障金屬/相變存儲材料堆疊的寬度大於該電極至該PN接面的寬度。
本發明之另一目的在於提供一種包含一相變材料以及一結晶矽二極體的存儲裝置。在一實施方式中,該存儲裝置包含:一相變材料;以及一結晶矽二極體,其與該相變材料電接觸。
在一實施方式中,該結晶矽二極體是由多結晶矽(亦稱為多晶矽)所組成。在另一實施方式中,該結晶矽是由單晶矽所組成。在一實施方式中,該結晶矽二極體包含一第一摻雜區域以及一第二摻雜區域,其中該第一摻雜區域的電傳導不同於該第二摻雜區域的電傳導。在一實施方式中,該第一摻雜區域是相鄰於該第二摻雜區域沿著該結晶矽二極體的一垂直軸而形成。在一實施方式中,該存儲裝置在該相變材料以及該結晶矽二極體之間包含一電極,其中該電極的寬度小於該結晶矽二極體的寬度。在另一實施方式中,該相變材料是由GST所組成,以及該電極是由一阻障金屬所組成。
2‧‧‧襯底
5‧‧‧襯底
10‧‧‧隔絕區域
15‧‧‧至少一傳導部分
16‧‧‧表面
20‧‧‧第一絕緣層
30‧‧‧孔
40‧‧‧種子材料
41‧‧‧上表面
45、45a‧‧‧非晶矽
50‧‧‧結晶矽
51‧‧‧摻雜區域
52‧‧‧第二摻雜區域
60‧‧‧矽化物接觸點
65‧‧‧第三介電層
67‧‧‧相變材料
68‧‧‧阻障金屬層
70‧‧‧相變電極
100‧‧‧存儲單元
下述之詳細說明是以較佳實施方式的方式闡述,然而本發明之範圍當不受限於各項具體實施方式。下述之說明結合附圖給出的描述可以得到更詳細的理解,其中元件符號表示各元件和部分,其中:第1圖為根據本發明所使用包含一襯底、所述襯底頂上的一絕緣層以及延伸至該襯底中的隔離區域的啟始結構的一較佳實施方式之橫斷面側視圖。
第2圖為根據本發明形成穿過該絕緣層的至少一孔,以暴露該襯底中至少一傳導區域的一部分的一較佳實施方式的橫斷面側視圖。
第3圖為根據本發明在該孔內形成一種子材料的一較佳實施方式的橫斷面側視圖。
第4圖為根據本發明在該孔內的一非晶矽沉積的一較佳實施方式的橫斷面側視圖。
第5圖為根據本發明將非晶矽轉換成結晶矽的一方法步驟的一較佳實施方式的橫斷面側視圖。
第6及7圖為根據本發明結晶矽中一PN接面的摻雜區域的形成的一較佳實施方式的橫斷面側視圖。
第8圖為根據本發明在一PN接面的摻雜區域頂上一矽化物的形成的一較佳實施方式的橫斷面側視圖。
第9及10圖為根據本發明在PN接面的頂上存儲裝置的形
成的橫斷面側視圖。
本發明的詳細說明揭露於此,然而,本案所揭露的實施方式僅為闡述本發明可以不同形式實施。此外,每一個與本發明將闡述的各種實施方式有關的例子皆不受限。另外,本案的圖式無須放大或縮小,一些圖式可放大以示出特定元件的細節。因此,此處所揭露的特定結構和功能的細節不能解讀成限制,僅能解讀為用以教導本領域技術人員多方面實施本發明的代表基礎。
本發明的實施方式關於在一結晶矽中製造一PN接面和形成一存儲裝置的新方法。當描述發明方法和結構時,以下名詞除非特別指出外具有以下涵義。
此處所用的術語「PN接面」是指通過結合N型和P型半導體所形成的接面。名詞「接面」指兩型的半導體相會的接口。
此處所用的術語「P型半導體」是指將三價的雜質,例如硼、鋁或鎵,摻雜至一純質半導體中,其造成價電子的缺乏。
此處所用的術語「N型半導體」是指將貢獻自由電子的五價雜質,例如銻、砷或磷,摻雜至一純質半導體中。
此處所用的術語「存儲裝置」是指一結構,其中結構的電子狀態可以被改變,然後保持在改變的狀態,依此方式一比特的資訊可以被存儲。
此處所用的術語「電阻式存儲裝置」是指一裝置,在施用一能量脈衝(例如一電壓或電流脈衝)時其有效電阻可以在兩個或更多電阻值(歐姆)之間切換。脈衝時間可介於大約5奈秒至大約1微秒之間。
此處所用的術語「相變材料存儲裝置」是指包含一存儲單元的存儲裝置,該存儲單元是由相變材料所組成。
此處所用的術語「相變材料」是指在施用一能量時能從第一相轉換至第二相的材料。
此處所用的術語「非晶矽」是指一種非結晶型式的矽。
此處所用的術語「種子材料」是指用以在另一材料中引發結
晶反應的材料。
此處所用的術語「結晶」是指一固體,其中的組成原子、分子及/或離子依序聚集,重覆樣式延伸在整個三個空間中。
此處所用的術語「單晶」是指一結晶固體,其中整個樣品的晶格是連續的且大致不具有晶界。
此處所用的術語「多晶矽」是指由多矽晶體所組成的材料。
此處所用的術語「絕緣」以及「電介質」是指具有0K的價帶和大約5eV的帶隙的非金屬材料,其中室溫傳導率小於10-10(ohm-m)-1。
此處所用的術語「含矽襯底」是指一裝置的一襯底至少包含矽或形成於一裝置襯底上的一層至少包含矽。
此處所用的術語「摻雜區域」是指一固態材料,其中該區域的電子傳導率是基於N型或P型摻質,且價帶和導電帶被能隙分開,該能隙可能大約為3.5eV。
此處所用的術語「阻障金屬」是指用以化學隔離半導體和金屬的材料,其提供一電子連接於該半導體和金屬間。
術語「矽化物」是指一金屬和矽的合金。
術語「化學氣相沉積」是一種沉積程序,其中由於在大於室溫下氣態反應物間的化學反應造成一沉積的種類形成,其中反應的固態產物被沉積在一表面上,於該表面上欲形成該固體產物的一薄膜、塗層或層。
術語「孔」是在介電層中蝕刻的一個洞,接著於其中填充一傳導材料或半導體材料,以提供堆棧的相互連接金屬線或相互連接金屬線及裝置之間的垂直連接。
如本文中所使用的“該至少一傳導部分”表示一結構,該結構例如是金屬栓、金屬條、字線、位線及/或其組合,該結構由傳導性材料形成,該傳導性材料為提供電傳遞到裝置而例如是金屬或是掺雜的矽,該裝置例如是PN接面或存儲裝置。
本文中,術語“電傳遞”表示第一結構物或材料可以將電傳導至第二結構或材料。
術語“直接物理接觸”表示將第一與第二結構擺置成有接
觸,而在兩結構的介面沒有任合中間的傳導或絕緣半傳導層。
說明書中對“一個實施方式”、“一實施方式”、“一範例實施方式”等等的參考指的是所描述的實施方式可以包括一特定特徵、結構或特性,但每一實施方式可以不需包含該特定特徵、結構或特性。此外,這些措詞不需參考相同的實施方式。此外,當一特定特徵、結構或特性是關聯於一實施方式而被描述,所要呈現為是在本領域具有一般技術者的知識內而關聯於無論是否有明確描述的其它實施方式來影響這樣的特徵、結構或特性。
下文為了描述的目的,術語“上”、“下”、“右”、“左”、“垂直”、“水平”、“頂”、“底”、與其衍生者是相對於本發明而言,因為是在所繪製的附圖中作定向。
第1圖描繪了根據本發明可用以形成PN接面的初始結構的一個實施方式。在一個實施方式中,初始結構1可以包括襯底5、隔絕區域10、至少一傳導部分15、以及第一絕緣層20。
在一個實施方式中,襯底5可以由半傳導材料構成。在一個實施方式中,襯底5可以是含矽襯底。含矽襯底的說明性範例包含,但不限於矽、矽鍺、矽鍺碳、外延矽/矽、外延矽/矽碳、外延矽/矽鍺、以及所施行的絕緣層上覆矽或絕緣層上覆鍺矽,其包含任何數量形成其中的埋藏絕緣(即連續、非連續或連續與非連續的組合)區域。在另一個實施方式中,含矽襯底可以由單晶矽、非晶矽或多結晶矽組成。在又另一個實施方式中,該矽襯底可以由<100>或<110>矽形成。在另在一個實施方式中,襯底5可以包括金屬。在又另在一個實施方式中,襯底5可以包括絕緣材料,該絕緣材料包括對應於之後形成的PN接面的傳導部分。
在一個實施方式中,襯底5可以覆蓋電子裝置(包括但不限於存儲裝置,該存儲裝置例如是相變存儲裝置與電阻式存儲裝置);開關裝置(包括但不限於晶體管,該晶體管例如是場效晶體管);電容;以及電阻。
在一個實施方式中,該至少一傳導部分15可以是至少一傳導襯裡,例如字線或位線。在一個實施方式中,該至少一字線可以是多個平行字線,當與多個位線使用時,該多個平行字線提供存儲陣列的電連接
結構,而該多個位線在實質垂直於這些字線的方向上延伸過襯底5。在一個實施方式中,每一字線與存儲單元的二極體接觸,且每一位線與存儲單元與存儲單元的上電極接觸。在本發明的一個實施方式中,是利用300mm的晶元來作為襯底2,並對字線與位線的數量進行選擇而提供對關於一百萬個存儲單元的連接性,因而提供了一MB(mega byte)。
在一個實施方式中,通過將一掺質種類(例如N型或P型掺質)注入到半傳導含矽襯底來形成傳導部分15。在另一個實施方式中,可通過例如金屬化學氣相沉積或濺射的物理氣相沉積來提供傳導部分15。在又另一個實施方式中,可通過物理氣相沉積與化學氣相沉積的結合來提供傳導部分15。
在一個實施方式中,隔離區域10是填有絕緣材料的溝槽,該絕緣材料例如是氧化物、氮化物、或氮氧化物。在一個實施方式中,隔離區域被擺置為將相鄰的傳導部分15(例如傳導線)彼此分開。在一個實施方式中,該隔離區域10是淺溝槽隔離(STI)區域。在一個實施方式中,可以利用傳統乾蝕刻處理(例如反應離子蝕刻(RIE)或等離子蝕刻)而通過對襯底5的溝槽的蝕刻來形成該淺溝槽隔離區域。在一個實施方式中,可以用等向蝕刻步驟而將溝槽蝕刻入襯底達低於這些傳導部分15(例如存在於該襯底5中的傳導線)的下表面的深度。這些溝槽可以選擇為以襯裡材料6(例如氧化物)作為襯裡。在一個實施方式中,是使用化學氣相沉積或是另一類似的沉積處理來以半導體(例如多晶矽或是例如氧化物的STI介電材料)填充溝槽。STI介電質可以選擇為在沉積之後進行硬化。例如是化學機械研磨(CMP)的平面化處理可以被選擇來提供平面結構。
在一個實施方式中,第一絕緣層20是內層介電質,該內層介電質包括但不限於氧化物、氮化物、或氮氧化物材料。為了以下揭露的目的,第一絕緣層20指的將是氧化物,但要注意的是只要第一絕緣層20的材料選擇在後續的蝕刻處理過程期間對裝置的相鄰層提供蝕刻選擇性,其它絕緣材料也可以被利用。第一絕緣層20可以由例如是化學氣相沉積的沉積處理或例如是氧化的成長處理來提供。在一個實施方式中,第一絕緣層20可以結合用於形成隔離區域10的處理流程而被使用,其中第一絕緣
層20可在形成隔離溝槽後或形成溝槽側壁間隔物之後被沉積。在一個實施方式中,第一絕緣層20的上表面被平面化,其中平面化處理可以是化學機械研磨。
第2圖描繪了通過第一絕緣層20的孔30的形成,以曝露襯底5的傳導部分15的上表面16的一部分。在一個實施方式中,孔30的形成是以於第一絕緣層20頂部的第二絕緣層25的沉積開始。例如,在本發明的實施方式中,當第一絕緣層20是氧化物,第二絕緣層25可以是氮化物。在接下來的處理步驟中,絕緣層25和20都對應置於襯底5的傳導部分15上的結構部位而被圖案化。在一個實施方式中,第二絕緣層25是針對第一絕緣層20的選擇而被蝕刻,而在接下來的步驟中,被蝕刻的第二絕緣層25被利用來作為蝕刻掩模,而第一絕緣層20是針對襯底5的一部分的選擇而被蝕刻,而傳導部分則被置放在襯底5上。在一個實施方式中,該蝕刻步驟曝露襯底5的傳導部分的上表面16,該傳導部分可以是傳導線。在一個實施方式中,孔30的形成包含可以是反應離子蝕刻的等向蝕刻步驟。
第3圖描繪了種子材料40的形成的實施方式,而種子材料40至少在傳導部分15的曝露表面16上。在一個實施方式中,種子材料可以由鎳、鋁、鉑、鈀、鍺、鎳矽、鈷、鈷矽、或其合金與組合所組成。在一個實施方式中,種子材料40的形成可以包含形成一層的種子材料40。在一個實施方式中,種子材料層可以有範圍從約5奈米到100奈米的厚度。在一個實施方式中,通過沉積步驟,例如化學氣相沉積或物理氣相沉積,種子材料40的層可以是形成於傳導部分15的曝露表面16上。物理氣相沉積的例子是濺射。化學氣相沉積的例子包括但不限於:大氣壓力CVD(APCVD)、低壓CVD(LPDVD)與強化等離子CVD(PECVD)、金屬有機CVD(MOCVD)與其組合。
第4圖描繪了將非晶矽45沉積到種子材料40而填充孔30的至少一部分的實施方式。非晶矽45可以是直接物理接觸於該種子材料40的上表面41而形成。在一個實施方式中,非晶矽45可以被沉積而填充孔30並在第二絕緣材料層25的上表面上延伸。非晶矽45可以是通過化學氣相沉積法而被沉積,該化學氣相沉積法類似參照種子材料40形成的上述化
學氣相沉積範例。在一個實施方式中,非晶矽45可以是由化學氣相沉積形成,該化學氣相沉積中沉積溫度是在約攝氏300度到約攝氏500度的範圍,且矽烷氣流率是在少於約200 milli-torr的壓力而在約0.5 slm到約2 slm的範圍。
參考第5圖,在一個後續的步驟中,孔30中的非晶矽45的至少一部分被轉換成結晶矽50。在一個實施方式中,非晶矽45的至少一部分多結晶矽,也可稱為多晶矽。在一個實施方式中,將非晶矽45的至少一部分轉換為結晶矽包括轉換實質上孔30中的非晶矽45整個的量為多結晶矽。在一個實施方式中,將非晶矽45轉換為結晶矽50包括將非晶矽45的溫度增加到到大於其融化溫度,其中在融化多晶矽45之後是通過在固化期間的再結晶轉換為結晶矽50。在一個實施方式中,是以從約1小時到約24範圍的時間段而通過將非晶矽45的溫度增加到大於約攝式400度並少於約攝式700度來將非晶矽45轉換為結晶矽50,其中結晶矽50可以是多結晶矽。在另一個實施方式中,是以從約1小時到約20範圍的時期而通過將非晶矽45的溫度增加到大於約攝式500度並少於約攝式650度來將非晶矽45轉換為結晶矽50。在一個實施方式中,將非晶矽45轉換為結晶矽50包括退火處理,該退火處理包括爐退火、激光退火、或快速熱退火。在一個實施方式中,要被轉換為結晶矽50的非晶矽45的一部分填充孔30。在一個實施方式中,非晶矽45可以被轉換為單晶矽。
在一個實施方式中,在將非晶矽45轉換結晶矽50的期間,種子材料40是用於結晶成長的摧化劑,其中結晶成長是開始於種子材料40與非晶矽45之間的介面。在一個實施方式中,非晶矽45到結晶矽50的轉換結束時,結晶矽50從傳導部分15的最上表面延伸而填充孔30,而種子材料40a的層是位於孔30的最上表面的結晶矽50的頂部。在一個實施方式中,現在是通過結晶矽50而分離於傳導部分15的種子材料40a是通過蝕刻處理(例如濕蝕刻或反應離子蝕刻)而被移除。在一個實施方式中,在將非晶矽45轉換為結晶矽50之後,可以通過平面化步驟(例如CMP)及/或蝕刻步驟(例如針對第一絕緣層20的選擇的RIE)而將非晶矽45a的剩餘部分移除,以提供類似於第6圖中所描繪的結構。
第7圖描繪了根據本方法的結晶矽50中的掺雜區域的形成的實施方式。在一個實施方式中,掺雜區域51與52可以包括第一掺雜區域51與第二掺雜區域52,其中第一掺雜區域51具有不同於第二掺雜區域52的電傳導性。在一個實施方式中,第一掺雜區域51與第二掺雜區域52提供結晶矽中的PN接面。在一個實施方式中,第一掺雜區域51是沿著結晶矽50的垂直軸並緊鄰著第二掺雜區域52而形成。在一個實施方式中,第一掺雜區域51與第二掺雜區域52可以於結晶矽50中以堆疊的定向而被擺置,其中在一個實施方式中第二掺雜區域52被擺置在從結晶矽50的上表面起比起第一掺雜區域51為較大的深度。掺雜區域51與52可以通過孔30內結晶矽50中N型或P型掺質的注入而形成。在另一個實施方式中,第二掺雜區域52是P型掺質,而第一掺雜區域51是N型掺質。在一個實施方式中,掺雜區域51與52可以在使結晶矽50的上表面凹進去的蝕刻步驟後形成。
用於對於轉換結晶矽50的離子注入的P型掺質可以包括族III-A元素,例如硼。用於對於轉換結晶矽的離子注入的N型掺雜可以包括族V元素,例如砷或磷。在一個實施方式中,對於P型掺質的注入條件包括從約0.5keV到約100keV的注入能量,以及從約1013atoms/cm2到約1015atoms/cm2的劑量,其中該掺雜種類可以是硼或2氟化硼。在一個實施方式中,用於N型掺質的注入條件包括從約10keV到約500keV的注入能量,以及從約1013atoms/cm2到約1015atoms/cm2的劑量,其中該掺雜種類可以是磷或砷。
參考第8圖,在一個實施方式中,矽化物接觸點60可以形成於結晶矽(crystalline Si)50的掺雜區域51的頂部。在一個實施方式中,可在形成矽化物接觸點60之前使形成有掺雜區域51的結晶矽50的上表面凹陷。在一個實施方式中,通過對第二絕緣材料25有選擇性的蝕刻處理步驟(例如反應離子蝕刻)而使結晶矽50的上表面凹陷。在一個實施方式中,矽化物的形成典型需要於結晶矽50的上表面上沉積矽化物形成材料(例如鎳(Ni)或鈦(Ti))以及退火。在退火步驟的期間,所沉積的矽化物形成金屬與矽反應而形成金屬矽化物。在一個實施方式中,退火包含快速熱退火。在
一個實施方式中,可通過溼蝕刻而將未反應矽化物形成金屬移除。
參考第9圖-第10圖,在本發明的一個實施方式中,存儲單元100形成在PN接面的上表面的頂部。在一個實施方式中,形成存儲單元100的方法包括形成相變電極70於矽化物接觸點的頂部,以及將相變存儲材料67形成於相變電極70的頂部。
參考第9圖,在一個實施方式中,形成所述相變電極70包括在第一絕緣層20(或是當第二絕緣層25存在時,則在第二絕緣層25)的上表面上沉積第三絕緣層65;使用微影和蝕刻製程來蝕刻第三和第一絕緣層65,20以提供孔的曝露所述結晶矽50的摻雜區域51的矽化物接觸點60的上表面;沿著孔的側壁形成間隔物66;以及在所述摻雜區域51的矽化物接觸點60上沉積阻障金屬。
在一個實施方式中,所述相變電極70由阻障金屬組成並填充所形成的用於曝露所述結晶矽50上表面的孔,其中,如由隔開相對的間隔物66的尺寸所定義的,所述相變電極70具有的寬度範圍從大約2nm到大約60nm。在一個實施方式中,所述第三絕緣層65包括氧化物且所述間隔物由氮化物組成。在一個實施方式中,使用諸如濺鍍或化學氣相沉積的物理沉積法,形成提供了所述相變電極70的阻障金屬,以用作在所述結晶矽50上表面上的層。在一個實施方式中,所述提供了所述相變電極70的阻障金屬可以由TiN、TaN、TiSiN、TaSiN、TiAlN、TaAlN、TiW、W、Ru或其組合組成。
參考第10圖,在一個實施方式中,所述相變材料67可以從非晶相轉變成結晶相,當在非結晶狀態時,所述相變材料67的傳導性通常比在結晶狀態中為差。在一個實施方式中,所述相變材料67可以包括硫化物合金(chalcogenide alloy)。此處所使用的術語“硫化物”表示一種包含至少一個元素週期表第五族中的元素的合金或是化合物材料,此處可使用的硫化物合金示例性實例包括但不限於具有元素Ge、Sb、As、Si中的至少一個的Te或Se合金。在另一個實施方式中,所述相變材料67是由任何適合的材料所製成,所述適合的材料包括元素Ge、Sb、Te、Ga、In、Se和S中的一個或多個元素。在一個實施方式中,所述相變材料67具有Ge2Sb2Te5
(GST)的組成物。
在一個實施方式中,在溫度為約25℃時,由GST組成的所述相變材料67處於非結晶相。隨著GST相變材料67的溫度增加至約125℃,代表從非結晶相到面心立方(FCC)相的相變的轉換溫度的所述相變材料67的阻抗減小。所述GST相變材料67溫度進一步增加到超過約180℃會引起阻抗的進一步減小,此起因於從所述GST的面心立方(FCC)相到六角(Hex)相的相變。當所述GST相變材料67的溫度增加到超過熔點(620℃)時,所述GST相變材料67熔化且在快速冷卻(即,驟冷)時回到非晶固體相。
在一個實施方式中,所述相變材料67可以通過化學氣相沉積法全面地沉積在所述相變電極70的上表面上。在一個實施方式中,所述相變材料67的厚度範圍可以從約3nm到約150nm。之後,阻障金屬(諸如TiN、TaN、W、TiSiN、TaSiN、TiAlN、或是TaAlN)層68沉積在所述相變材料67上。在一個實施方式中,所述阻障金屬層68可以具有範圍從約2nm到約100nm的厚度。在後續的製程步驟中,可通過應用光微影和蝕刻法來圖案化所述阻障金屬層/相變材料堆疊。更具體地說,在一個實施方式中,圖案可通過下列步驟產生:在所述阻障金屬層68上施加抗反射敷層和光阻;將光阻曝露在所選的輻射波形,以提供與下面的PN二極體對應的至少一個阻障金屬層/相變材料區域;以及,接著利用光刻膠顯影劑顯影所述圖案成光阻。一旦完成所述光阻的圖案化,由所述光阻所覆蓋的區段會受到保護,同時,利用選擇性蝕刻法來移除曝露的區域,所述選擇性蝕刻法會打開抗反射敷層並移除未受保護的區域。在一個實施方式中,所述阻障金屬層/相變材料堆疊的厚度大於所述相變電極70的寬度。
在另一個實施方式中,在形成所述相變材料67之前,在第一絕緣層20上沉積第三介電層65,接著將所述第三介電層65進行圖案化和蝕刻,從而提供曝露出所述相變電極70上表面的孔。在一個實施方式中,所述孔的寬度被選擇成大於所述相變電極70的寬度,在後續的製程步驟中,在所述孔中形成所述阻障金屬層/相變材料堆疊,其中所述相變材料67直接與所述相變電極70的上表面物理接觸。
儘管本發明已經以優選的實施方式進行具體呈現與描述,本
領域的技術人員會了解,在沒有背離本發明的精神與範圍下,可能進行前述的及其他的改變,因此,本發明並不受限於所描述及顯示的確切形式及細節,但落於隨附的權利要求的範圍內。
5‧‧‧襯底
10‧‧‧隔絕區域
15‧‧‧至少一傳導部分
20‧‧‧第一絕緣層
50‧‧‧結晶矽
51‧‧‧摻雜區域
52‧‧‧第二掺雜區域
65‧‧‧第三介電層
67‧‧‧相變材料
68‧‧‧阻障金屬層
70‧‧‧相變電極
100‧‧‧存儲單元
Claims (16)
- 一種產生PN接面的方法,所述方法包括:提供襯底,所述襯底包括至少一個傳導部分;對所述襯底進行蝕刻來形成溝槽,並且在所述溝槽中填充襯裡材料作為襯裡,其中所述溝槽被蝕刻入襯底達低於所述至少一個傳導部分的下表面的深度;在所述襯底上形成絕緣層,並且所述絕緣層的材料進入到所述溝槽中,形成隔離區域;形成通過所述絕緣層的孔,以提供所述至少一個傳導部分的曝露的表面;在所述襯底的至少一個傳導部分的曝露的部分上形成種子材料;在至少所述種子材料上形成非晶矽;轉換所述非晶矽的至少一部分,從而提供結晶矽;以及在所述結晶矽中形成緊鄰第二摻雜區域的第一摻雜區域,其中形成第一摻雜區域包括注入N型摻質,且形成所述第二摻雜區域包括注入P型摻質。
- 如申請專利範圍第1項所述的方法,其中所述結晶矽包括多晶矽或是單晶矽。
- 如申請專利範圍第項1所述的方法,其中所述種子材料包括Ni、W、Al、Pt、Pd、Ge、Co、NiSi、CoSi、TiSi、WSi、或是其合金。
- 如申請專利範圍第1項所述的方法,其中所述種子材料具 有範圍從約2nm到約100nm的厚度。
- 如申請專利範圍第1項所述的方法,其中所述轉換所述非晶矽的至少一部分為所述結晶矽包括將所述非晶矽的溫度增加到大於約400℃且小於約700℃達範圍從約1小時到約24小時的時間段。
- 如申請專利範圍第1項所述的方法,其中所述轉換所述非晶矽的至少一部分為所述結晶矽包括退火過程,所述退火過程包括爐退火、激光退火、快速熱退火或是其組合。
- 一種形成存儲裝置的方法,所述方法包括:提供襯底,所述襯底包括至少一個傳導部分;對所述襯底進行蝕刻來形成溝槽,並且在所述溝槽中填充襯裡材料作為襯裡,其中所述溝槽被蝕刻入襯底達低於所述至少一個傳導部分的下表面的深度;在所述襯底上形成絕緣層,並且所述絕緣層的材料進入到所述溝槽中,形成隔離區域;在所述襯底的至少一個傳導部分上形成種子材料;在至少所述種子材料上形成非晶矽;轉換所述非晶矽的至少一部分為結晶矽;在所述結晶矽中形成PN接面,其中所述PN接面的形成包括注入所述結晶矽,以提供N型摻質的第一摻雜區域和P型摻質的第二摻雜區域;以及形成與所述PN接面接觸的存儲單元。
- 如申請專利範圍第7項所述的方法,其中所述存儲單元的形成包括:在所述PN接面的摻雜區域上形成矽化物接觸點;在所述矽化物接觸點上形成電極;以及在所述電極上形成相變存儲材料。
- 如申請專利範圍第8項所述的方法,所述方法還包括在所述襯底上形成絕緣層,以及形成通過所述絕緣層的孔至所述至少一個傳導部分的曝露的表面,其中所述在種子材料上形成非晶矽的步驟實質上是以所述非晶矽填充所述孔。
- 如申請專利範圍第9項所述的方法,所述方法還包括:在所述相變存儲材料上形成阻障金屬;以及蝕刻所述阻障金屬以及相變存儲材料,以提供阻障金屬/相變存儲材料堆疊。
- 如申請專利範圍第10項所述的方法,其中所述阻障金屬/相變存儲材料堆疊的寬度大於所述電極的寬度。
- 如申請專利範圍第11項所述的方法,其中所述電極的形成包括:將所述結晶矽凹進至所述絕緣層的上表面以下,從而曝露出所述孔的側壁;在所述孔的側壁形成間隔物;以及在所述矽化物接觸點的孔中沉積阻障材料。
- 如申請專利範圍第7項所述的方法,其中所述種子材料包括Ni、Al、Pt、Pd、Ge、Co、W、NiSi、CoSi、TiSi、WSi、或是其合金。
- 一種存儲裝置,包括:相變材料;以及結晶矽二極體,所述結晶矽二極體與所述相變材料電接觸,其中所述結晶矽二極體包括:在一包括至少一個傳導部分的襯底上之溝槽;在所述溝槽中之襯裡,其中所述溝槽在襯底中達到低於所述至少一個傳導部分的下表面的深度;以及在所述襯底上之絕緣層,並且在同一製程步驟中,所述絕緣層的材料進入到所述溝槽中,形成隔離區域。
- 如申請專利範圍第14項所述的存儲裝置,其中所述結晶矽二極體包括多晶矽或是單晶矽。
- 如申請專利範圍第14項所述的存儲裝置,所述存儲裝置還包括介於所述相變材料與所述結晶矽二極體之間的電極。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98126546A TWI434352B (zh) | 2009-08-06 | 2009-08-06 | 電阻式記憶體結晶二極體製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98126546A TWI434352B (zh) | 2009-08-06 | 2009-08-06 | 電阻式記憶體結晶二極體製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201106429A TW201106429A (en) | 2011-02-16 |
TWI434352B true TWI434352B (zh) | 2014-04-11 |
Family
ID=44814338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98126546A TWI434352B (zh) | 2009-08-06 | 2009-08-06 | 電阻式記憶體結晶二極體製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI434352B (zh) |
-
2009
- 2009-08-06 TW TW98126546A patent/TWI434352B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201106429A (en) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7955958B2 (en) | Method for fabrication of polycrystalline diodes for resistive memories | |
US8148193B2 (en) | Semiconductor device and method of fabricating the same | |
US7803679B2 (en) | Method of forming a vertical diode and method of manufacturing a semiconductor device using the same | |
KR100896180B1 (ko) | 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법 | |
US8803119B2 (en) | Semiconductor memory device and manufacturing method of the same | |
US8236685B2 (en) | Phase change memory device having multiple metal silicide layers and method of manufacturing the same | |
US7811879B2 (en) | Process for PCM integration with poly-emitter BJT as access device | |
US7902051B2 (en) | Method for fabrication of single crystal diodes for resistive memories | |
US20100163830A1 (en) | Phase-change random access memory capable of reducing thermal budget and method of manufacturing the same | |
US7858961B2 (en) | Phase change memory devices and methods for fabricating the same | |
US9614152B2 (en) | Phase change material layers | |
TW200832771A (en) | Phase change memory device and method of fabricating the same | |
US20090161406A1 (en) | Non-volatile memory and method for fabricating the same | |
US8232160B2 (en) | Phase change memory device and method of manufacturing the same | |
US20080135825A1 (en) | Phase-change memory device and method of fabricating the same | |
US20120009731A1 (en) | Method of manufacturing phase-change random access memory | |
KR102212377B1 (ko) | 상변화 메모리 소자의 제조 방법 | |
US8481426B2 (en) | Method of forming pattern structure and method of fabricating semiconductor device using the same | |
TWI434352B (zh) | 電阻式記憶體結晶二極體製造方法 | |
CN101989547B (zh) | 电阻式存储体结晶二极管制造方法 | |
US20130234090A1 (en) | Semiconductor device and method of manufacturing the same | |
TW200840033A (en) | Nonvolatile phase change memory cell having a reduced contact area and method of making | |
TW201027818A (en) | Integrated circuit device with single crystal silicon on silicide and manufacturing method | |
KR100822808B1 (ko) | 상변화 기억 소자 및 그 형성 방법 | |
KR20120087713A (ko) | 상변화 메모리 장치의 제조방법 |