JP2828014B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2828014B2 JP2828014B2 JP8074100A JP7410096A JP2828014B2 JP 2828014 B2 JP2828014 B2 JP 2828014B2 JP 8074100 A JP8074100 A JP 8074100A JP 7410096 A JP7410096 A JP 7410096A JP 2828014 B2 JP2828014 B2 JP 2828014B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- titanium
- layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に微細なコンタクトホールと積層
構造の配線層とを有する半導体装置とその製造方法に関
する。
の製造方法に関し、特に微細なコンタクトホールと積層
構造の配線層とを有する半導体装置とその製造方法に関
する。
【０００２】
【従来の技術】半導体素子の微細化及び高密度化は依然
として精力的に進められ、現在では０．１５μｍ程度の
寸法基準で設計された１ギガビット・ダイナミック・ラ
ンダム・アクセス・メモリー（ＧｂＤＲＡＭ）等の超高
集積の半導体デバイスが開発試作されている。そして、
このような半導体デバイスの微細化に伴って、半導体素
子構造の形成に必須となっているコンタクトホールのア
スペクト比（コンタクトホールの深さ／コンタクトホー
ルの口径）はますます大きくなってきている。
として精力的に進められ、現在では０．１５μｍ程度の
寸法基準で設計された１ギガビット・ダイナミック・ラ
ンダム・アクセス・メモリー（ＧｂＤＲＡＭ）等の超高
集積の半導体デバイスが開発試作されている。そして、
このような半導体デバイスの微細化に伴って、半導体素
子構造の形成に必須となっているコンタクトホールのア
スペクト比（コンタクトホールの深さ／コンタクトホー
ルの口径）はますます大きくなってきている。
【０００３】このようなコンタクトホールのアスペクト
比を低下させる方法として種々の技術が提案されてい
る。この中で、特開昭３−１８１１２６号公報に記載さ
れている技術について以下に説明する。この方法は、コ
ンタクトホールの底部をかさ上げし上記アスペクト比を
小さくしようとするものである。
比を低下させる方法として種々の技術が提案されてい
る。この中で、特開昭３−１８１１２６号公報に記載さ
れている技術について以下に説明する。この方法は、コ
ンタクトホールの底部をかさ上げし上記アスペクト比を
小さくしようとするものである。
【０００４】図５は上記アスペクト比を低下させた上記
従来の技術でのコンタクトホール部の断面図である。図
５に示すように、シリコン基板１１の表面に選択的に拡
散層１２が形成される。そして、このシリコン基板１１
を被覆するように第１の層間絶縁膜１３が堆積される。
次に、この第１の層間絶縁膜１３の所定の領域すなわち
拡散層１２上に位置する領域に第１のコンタクトホール
１４が形成される。そして、この第１のコンタクトホー
ル１４を通してリン不純物が導入される。
従来の技術でのコンタクトホール部の断面図である。図
５に示すように、シリコン基板１１の表面に選択的に拡
散層１２が形成される。そして、このシリコン基板１１
を被覆するように第１の層間絶縁膜１３が堆積される。
次に、この第１の層間絶縁膜１３の所定の領域すなわち
拡散層１２上に位置する領域に第１のコンタクトホール
１４が形成される。そして、この第１のコンタクトホー
ル１４を通してリン不純物が導入される。
【０００５】次に、上記第１のコンタクトホール１４を
含むウェーハ全面に多結晶シリコン膜とＷＳｉ等のシリ
サイド膜とが堆積される。そして、フォトリソグラフィ
技術とドライエッチング技術とでこの多結晶シリコン膜
とシリサイド膜は加工され、ポリＳｉ層１５とシリサイ
ド層１６とが、第１のコンタクトホール１４を被覆する
ように設けられる。
含むウェーハ全面に多結晶シリコン膜とＷＳｉ等のシリ
サイド膜とが堆積される。そして、フォトリソグラフィ
技術とドライエッチング技術とでこの多結晶シリコン膜
とシリサイド膜は加工され、ポリＳｉ層１５とシリサイ
ド層１６とが、第１のコンタクトホール１４を被覆する
ように設けられる。
【０００６】次に、第２の層間絶縁膜１７がこのポリＳ
ｉ層１５、シリサイド層１６と第１の層間絶縁膜１３を
被覆するように堆積される。そして、この第２の層間絶
縁膜１７の所定の領域すなわちシリサイド層１６上に位
置する領域に第２のコンタクトホール１８が形成され
る。そして、配線１９がシリサイド層１６に接続して形
成される。
ｉ層１５、シリサイド層１６と第１の層間絶縁膜１３を
被覆するように堆積される。そして、この第２の層間絶
縁膜１７の所定の領域すなわちシリサイド層１６上に位
置する領域に第２のコンタクトホール１８が形成され
る。そして、配線１９がシリサイド層１６に接続して形
成される。
【０００７】
【発明が解決しようとする課題】この従来の方法では、
拡散層１２上のコンタクトホール部の底部が、ポリＳｉ
層１５とシリサイド層とでかさ上げされ、配線１９の形
成時のコンタクトホール部のアスペクト比は低減され
る。そして、配線１９のコンタクトホール部でのカバレ
ッジが向上する。
拡散層１２上のコンタクトホール部の底部が、ポリＳｉ
層１５とシリサイド層とでかさ上げされ、配線１９の形
成時のコンタクトホール部のアスペクト比は低減され
る。そして、配線１９のコンタクトホール部でのカバレ
ッジが向上する。
【０００８】しかし、このような従来の技術では、フォ
トリソグラフィ技術を用いてフォトレジスト膜をパター
ニングする場合に、第２のコンタクトホール１８のパタ
ーンがポリＳｉ層１５およびシリサイド層１６の領域か
ら位置ずれするようになる。そこで、この位置ずれをみ
こし余裕のある寸法のポリＳｉ層１５とシリサイド層１
６とが形成されなければならない。しかし、このように
すると、これに相当して半導体装置の集積度が低下す
る。
トリソグラフィ技術を用いてフォトレジスト膜をパター
ニングする場合に、第２のコンタクトホール１８のパタ
ーンがポリＳｉ層１５およびシリサイド層１６の領域か
ら位置ずれするようになる。そこで、この位置ずれをみ
こし余裕のある寸法のポリＳｉ層１５とシリサイド層１
６とが形成されなければならない。しかし、このように
すると、これに相当して半導体装置の集積度が低下す
る。
【０００９】また、この従来の方法では、コンタクトホ
ールを形成するために２回のフォトリソグラフィ工程が
必須になり、さらに、ポリＳｉ層１５とシリサイド層１
６を形成するためのフォトリソグラフィ工程も必要にな
る。更には、ポリＳｉ層とシリサイド層用の導電体材の
成膜工程も必要になる。このように、この方法では製造
工程数が大幅に増加するようになる。
ールを形成するために２回のフォトリソグラフィ工程が
必須になり、さらに、ポリＳｉ層１５とシリサイド層１
６を形成するためのフォトリソグラフィ工程も必要にな
る。更には、ポリＳｉ層とシリサイド層用の導電体材の
成膜工程も必要になる。このように、この方法では製造
工程数が大幅に増加するようになる。
【００１０】本発明の目的は、半導体素子の微細化に伴
いコンタクトホールのアスペクト比が増大するのを簡便
な方法で抑制しようとすることにある。
いコンタクトホールのアスペクト比が増大するのを簡便
な方法で抑制しようとすることにある。
【００１１】
【課題を解決するための手段】このために本発明の半導
体装置では、半導体基板上の層間絶縁膜に形成されるコ
ンタクトホールの領域部において、前記コンタクトホー
ルの外部および前記コンタクトホールの内部を被覆する
第１の配線層と第２の配線層とが積層して形成され、前
記コンタクトホールの底部に形成された前記第１の配線
層がチタンシリサイド層と窒化チタン層との積層膜で構
成され、前記コンタクトホールの側壁部に形成される前
記第１の配線層がチタン膜で構成され、前記積層膜が前
記チタン膜の膜厚より厚くなるように形成されている。
体装置では、半導体基板上の層間絶縁膜に形成されるコ
ンタクトホールの領域部において、前記コンタクトホー
ルの外部および前記コンタクトホールの内部を被覆する
第１の配線層と第２の配線層とが積層して形成され、前
記コンタクトホールの底部に形成された前記第１の配線
層がチタンシリサイド層と窒化チタン層との積層膜で構
成され、前記コンタクトホールの側壁部に形成される前
記第１の配線層がチタン膜で構成され、前記積層膜が前
記チタン膜の膜厚より厚くなるように形成されている。
【００１２】あるいは、本発明の半導体装置の製造方法
は、シリコン基板上に層間絶縁膜を形成し所定の領域に
コンタクトホールを形成した後、前記コンタクトホール
の領域部および前記層間絶縁膜を被覆するチタン膜を形
成する工程と、前記チタン膜表面に対する垂直な方向か
らの窒素イオン注入で、前記コンタクトホールの側壁部
のチタン膜に窒素を導入しないで前記コンタクトホール
の底部のチタン膜に窒素を導入する工程と、前記側壁部
のチタン膜が変化しないように熱処理を施し前記コンタ
クトホールの底部にチタンシリサイド層と窒化チタン層
との積層膜を形成する工程とを含む。
は、シリコン基板上に層間絶縁膜を形成し所定の領域に
コンタクトホールを形成した後、前記コンタクトホール
の領域部および前記層間絶縁膜を被覆するチタン膜を形
成する工程と、前記チタン膜表面に対する垂直な方向か
らの窒素イオン注入で、前記コンタクトホールの側壁部
のチタン膜に窒素を導入しないで前記コンタクトホール
の底部のチタン膜に窒素を導入する工程と、前記側壁部
のチタン膜が変化しないように熱処理を施し前記コンタ
クトホールの底部にチタンシリサイド層と窒化チタン層
との積層膜を形成する工程とを含む。
【００１３】
【発明の実施の形態】次に、図１に基づいて本発明の第
１の実施の形態を説明する。図１は本発明を適用した場
合のコンタクトホール部の断面図である。
１の実施の形態を説明する。図１は本発明を適用した場
合のコンタクトホール部の断面図である。
【００１４】図１に示すように、従来の技術と同様に、
シリコン基板１の表面に選択的に拡散層２が形成され
る。そして、このシリコン基板１を被覆するように層間
絶縁膜３が堆積される。ここで、この層間絶縁膜３は膜
厚が２μｍのシリコン酸化膜である。次に、この層間絶
縁膜３の所定の領域すなわち拡散層２上に位置する領域
にコンタクトホール４が形成される。ここで、このコン
タクトホール４は公知のフォトリソグラフィ技術とドラ
イエッチィング技術とで形成され、その口径は例えば
０．８μｍに設定される。そして、このコンタクトホー
ル４を通してリン不純物が拡散層２に導入される。
シリコン基板１の表面に選択的に拡散層２が形成され
る。そして、このシリコン基板１を被覆するように層間
絶縁膜３が堆積される。ここで、この層間絶縁膜３は膜
厚が２μｍのシリコン酸化膜である。次に、この層間絶
縁膜３の所定の領域すなわち拡散層２上に位置する領域
にコンタクトホール４が形成される。ここで、このコン
タクトホール４は公知のフォトリソグラフィ技術とドラ
イエッチィング技術とで形成され、その口径は例えば
０．８μｍに設定される。そして、このコンタクトホー
ル４を通してリン不純物が拡散層２に導入される。
【００１５】次に、第１の配線層５が形成される。ここ
で、この第１の配線層５はコリメート・スパッタ法で堆
積された窒化チタン膜で構成される。このスパッタ法で
は、コリメータの孔のアスペクト比が所定の値に設定さ
れ、コンタクトホール底部の配線５ａの膜厚が１００ｎ
ｍに、コンタクトホール側部の配線５ｂの膜厚が５０ｎ
ｍ以下になるように堆積される。すなわち、コンタクト
ホール底部の配線膜厚がコンタクト側部の配線膜厚の２
倍以上になるように設定される。
で、この第１の配線層５はコリメート・スパッタ法で堆
積された窒化チタン膜で構成される。このスパッタ法で
は、コリメータの孔のアスペクト比が所定の値に設定さ
れ、コンタクトホール底部の配線５ａの膜厚が１００ｎ
ｍに、コンタクトホール側部の配線５ｂの膜厚が５０ｎ
ｍ以下になるように堆積される。すなわち、コンタクト
ホール底部の配線膜厚がコンタクト側部の配線膜厚の２
倍以上になるように設定される。
【００１６】次に、この第１の配線５を被覆するよう
に、第２の配線層６が形成される。この第２の配線層６
は通常のスパッタ法で堆積されたアルミ銅合金等の金属
膜である。そして、その膜厚は５００ｎｍ程度に設定さ
れる。
に、第２の配線層６が形成される。この第２の配線層６
は通常のスパッタ法で堆積されたアルミ銅合金等の金属
膜である。そして、その膜厚は５００ｎｍ程度に設定さ
れる。
【００１７】図１に示すように、本発明の方法では、コ
ンタクトホール４の底部で膜厚が厚くなる第１の配線層
５ａが予め堆積される。このために、コンタクトホール
４のアスペクト比が小さくなり、配線層（この場合第２
の配線層）がコンタクトホール４内にも容易に形成され
る。そして、拡散層２と配線層との電気接続が簡便な方
法でしかも信頼性よくなされるようになる。
ンタクトホール４の底部で膜厚が厚くなる第１の配線層
５ａが予め堆積される。このために、コンタクトホール
４のアスペクト比が小さくなり、配線層（この場合第２
の配線層）がコンタクトホール４内にも容易に形成され
る。そして、拡散層２と配線層との電気接続が簡便な方
法でしかも信頼性よくなされるようになる。
【００１８】ここで、この第１の配線層５は別の方法で
形成されてもよい。例えば、初めにコリメート・スパッ
タ法でチタン膜が堆積される。ここで、このチタン膜の
膜厚は１５０ｎｍ程度に設定される。次に、このチタン
膜表面に対し垂直な方向から窒素がイオン注入される。
この場合の窒素イオンのドーズ量は１×１０17／ｃｍ2
程度に、注入エネルギーは５０ｋｅＶにそれぞれ設定さ
れる。このようにした後、６００〜８００℃温度のラン
プアニールが施される。この熱処理で、チタン膜の一部
は拡散層２表面のシリコンと反応しチタンシリサイド層
が形成される。さらにチタン膜の上部は注入された窒素
と反応して窒化チタン層が形成される。この場合には、
コンタクトホール底部の配線５ａはチタンシリサイド層
と窒化チタン層とで構成され、その膜厚は元のチタン膜
厚の２倍すなわち３００ｎｍ程度になる。ここで、コン
タクトホール４の側部に被着するチタン膜には、上記イ
オン注入で窒素イオンは注入されない。また、この側部
のチタン膜はシリコン基板１とシリサイド反応しない。
このため、上記チタン膜の変化はなく、その膜厚の変化
もない。
形成されてもよい。例えば、初めにコリメート・スパッ
タ法でチタン膜が堆積される。ここで、このチタン膜の
膜厚は１５０ｎｍ程度に設定される。次に、このチタン
膜表面に対し垂直な方向から窒素がイオン注入される。
この場合の窒素イオンのドーズ量は１×１０17／ｃｍ2
程度に、注入エネルギーは５０ｋｅＶにそれぞれ設定さ
れる。このようにした後、６００〜８００℃温度のラン
プアニールが施される。この熱処理で、チタン膜の一部
は拡散層２表面のシリコンと反応しチタンシリサイド層
が形成される。さらにチタン膜の上部は注入された窒素
と反応して窒化チタン層が形成される。この場合には、
コンタクトホール底部の配線５ａはチタンシリサイド層
と窒化チタン層とで構成され、その膜厚は元のチタン膜
厚の２倍すなわち３００ｎｍ程度になる。ここで、コン
タクトホール４の側部に被着するチタン膜には、上記イ
オン注入で窒素イオンは注入されない。また、この側部
のチタン膜はシリコン基板１とシリサイド反応しない。
このため、上記チタン膜の変化はなく、その膜厚の変化
もない。
【００１９】この第１の配線層５の別の形成方法では、
コンタクトホール４のアスペクト比が更に小さくなり、
第２の配線層６のコンタクトホール４内への形成がさら
に容易になる。また、第１の配線層５と拡散層２との接
触抵抗は大幅に低減され、０．２μｍ以下の微細コンタ
クトホールの形成に適するようになる。
コンタクトホール４のアスペクト比が更に小さくなり、
第２の配線層６のコンタクトホール４内への形成がさら
に容易になる。また、第１の配線層５と拡散層２との接
触抵抗は大幅に低減され、０．２μｍ以下の微細コンタ
クトホールの形成に適するようになる。
【００２０】次に、この第１の実施の形態の効果につい
て、図２と図３で説明する。図２は、本発明の場合のコ
ンタクトホール部の模式的な断面図である。また、図３
は従来の技術の場合のコンタクトホール部の模式的な断
面図である。
て、図２と図３で説明する。図２は、本発明の場合のコ
ンタクトホール部の模式的な断面図である。また、図３
は従来の技術の場合のコンタクトホール部の模式的な断
面図である。
【００２１】図２に示すように、シリコン基板１表面の
層間絶縁膜３の膜厚は２μｍである。そして、この層間
絶縁膜４に形成されたコンタクトホール４のコンタクト
ホールの開口径は０．８μｍである。ここで、コリメー
ト・スパッタ法で膜厚１００ｎｍの第１の配線層５が成
膜されると、コンタクトホール底部の膜厚が１００ｎｍ
になるのに対し、コンタクトホール側部の膜厚は５０ｎ
ｍになる。
層間絶縁膜３の膜厚は２μｍである。そして、この層間
絶縁膜４に形成されたコンタクトホール４のコンタクト
ホールの開口径は０．８μｍである。ここで、コリメー
ト・スパッタ法で膜厚１００ｎｍの第１の配線層５が成
膜されると、コンタクトホール底部の膜厚が１００ｎｍ
になるのに対し、コンタクトホール側部の膜厚は５０ｎ
ｍになる。
【００２２】このために、先述した第２の配線層を形成
する段階では、コンタクトホール４の実質的な口径は
０．７μｍになる。そして、コンタクトホール４の実質
的な深さは２μｍのままである。これは、層間絶縁膜３
表面の第１の配線層の膜厚とコンタクトホール底部の第
１の配線層の膜厚とが同一になるためである。
する段階では、コンタクトホール４の実質的な口径は
０．７μｍになる。そして、コンタクトホール４の実質
的な深さは２μｍのままである。これは、層間絶縁膜３
表面の第１の配線層の膜厚とコンタクトホール底部の第
１の配線層の膜厚とが同一になるためである。
【００２３】このようにして本発明の場合には、コンタ
クトホールの実質的なアスペクト比は２μｍ／０．７μ
ｍ＝２．８６になる。
クトホールの実質的なアスペクト比は２μｍ／０．７μ
ｍ＝２．８６になる。
【００２４】これに対し従来の技術の場合では、図３に
示すように、コンタクトホール４の実質的な深さは２μ
ｍであり、コンタクトホール４の実質的な口径は０．６
μｍとなる。これは、コンタクトホール４の底部と側部
とに１００ｎｍの同一膜厚の第１の配線層が形成される
からである。このため、従来の技術の場合にはコンタク
トホールの実質的なアスペクト比は２μｍ／０．６μｍ
＝３．３３である。
示すように、コンタクトホール４の実質的な深さは２μ
ｍであり、コンタクトホール４の実質的な口径は０．６
μｍとなる。これは、コンタクトホール４の底部と側部
とに１００ｎｍの同一膜厚の第１の配線層が形成される
からである。このため、従来の技術の場合にはコンタク
トホールの実質的なアスペクト比は２μｍ／０．６μｍ
＝３．３３である。
【００２５】このように本発明では、コンタクトホール
のアスペクト比は従来の場合より１５％程度低減される
ようになる。また、このアスペクト比が３以下になるた
め、第２の配線層６は、通常のスパッタ法でコンタクト
ホール内に堆積される。
のアスペクト比は従来の場合より１５％程度低減される
ようになる。また、このアスペクト比が３以下になるた
め、第２の配線層６は、通常のスパッタ法でコンタクト
ホール内に堆積される。
【００２６】次に、図４に基づいて本発明の第２の実施
の形態を説明する。図４は本発明を適用した場合の別の
コンタクトホール部の断面図である。
の形態を説明する。図４は本発明を適用した場合の別の
コンタクトホール部の断面図である。
【００２７】図４に示すように、シリコン基板１の表面
に拡散層２が形成され、このシリコン基板１を被覆する
層間絶縁膜３が堆積される。ここで、この層間絶縁膜３
は膜厚が３μｍ程度のシリコン酸化膜である。次に、こ
の層間絶縁膜３の拡散層２上に位置する領域にコンタク
トホール４ａが形成される。ここで、このコンタクトホ
ール４ａはその上部がラッパ状に拡った形状を有してい
る。このような形状は、フォトリソグラフィ技術で形成
したレジストマスクをエッチングマスクに用い２ステッ
プのエッチングで形成される。すなわち、初めこのレジ
ストマスクで層間絶縁膜３の上部が等方的にエッチング
され、続けて層間絶縁膜３の下部が異方的にドライエッ
チングされる。ここで、このようなラッパ形状は、この
等方性エッチングと異方性エッチングのエッチング時間
を変化させて制御できる。
に拡散層２が形成され、このシリコン基板１を被覆する
層間絶縁膜３が堆積される。ここで、この層間絶縁膜３
は膜厚が３μｍ程度のシリコン酸化膜である。次に、こ
の層間絶縁膜３の拡散層２上に位置する領域にコンタク
トホール４ａが形成される。ここで、このコンタクトホ
ール４ａはその上部がラッパ状に拡った形状を有してい
る。このような形状は、フォトリソグラフィ技術で形成
したレジストマスクをエッチングマスクに用い２ステッ
プのエッチングで形成される。すなわち、初めこのレジ
ストマスクで層間絶縁膜３の上部が等方的にエッチング
され、続けて層間絶縁膜３の下部が異方的にドライエッ
チングされる。ここで、このようなラッパ形状は、この
等方性エッチングと異方性エッチングのエッチング時間
を変化させて制御できる。
【００２８】次に、第１の配線層５が形成される。ここ
で、この第１の配線層５はコリメート・スパッタ法で堆
積された窒化チタン膜で構成される。この場合にも、コ
ンタクトホール底部の配線５ａの膜厚は、コンタクトホ
ール側部の配線５ｂの膜厚より厚くなるように形成され
る。
で、この第１の配線層５はコリメート・スパッタ法で堆
積された窒化チタン膜で構成される。この場合にも、コ
ンタクトホール底部の配線５ａの膜厚は、コンタクトホ
ール側部の配線５ｂの膜厚より厚くなるように形成され
る。
【００２９】そして、第１の実施の形態と同様に、この
第１の配線５を被覆して第２の配線層６が形成される。
この第２の配線層６は通常のスパッタ法で堆積されたア
ルミ銅合金等の金属膜である。そして、その膜厚は５０
０ｎｍ程度に設定される。
第１の配線５を被覆して第２の配線層６が形成される。
この第２の配線層６は通常のスパッタ法で堆積されたア
ルミ銅合金等の金属膜である。そして、その膜厚は５０
０ｎｍ程度に設定される。
【００３０】この第２の実施の形態でも第１の実施の形
態で説明した本発明の効果が現れる。またこの場合に
は、第１の実施の形態の場合よりコンタクトホールのア
スペクト比は実質的に小さくなり、第２の配線層６のコ
ンタクトホール部でのカバレッジはさらに向上する。
態で説明した本発明の効果が現れる。またこの場合に
は、第１の実施の形態の場合よりコンタクトホールのア
スペクト比は実質的に小さくなり、第２の配線層６のコ
ンタクトホール部でのカバレッジはさらに向上する。
【００３１】上記実施の形態では拡散層上の層間絶縁膜
にコンタククトホールが形成される場合について説明さ
れた。本発明はこのようなコンタクトホールに限定され
ない。本発明の効果は、多層配線での下層の配線上の層
間絶縁膜に形成されるコンタクトホールの場合でも同様
に生じるものである。
にコンタククトホールが形成される場合について説明さ
れた。本発明はこのようなコンタクトホールに限定され
ない。本発明の効果は、多層配線での下層の配線上の層
間絶縁膜に形成されるコンタクトホールの場合でも同様
に生じるものである。
【００３２】
【発明の効果】以上に説明したように本発明の半導体装
置では、半導体基板上の層間絶縁膜に形成されるコンタ
クトホールの領域部において、コンタクトホールの外部
およびコンタクトホールの内部を被覆する第１の配線層
と第２の配線層とが積層して形成され、コンタクトホー
ルの底部に形成される第１の配線層の膜厚が前記コンタ
クトホールの側部に形成される第１の配線層の膜厚より
厚くなるように形成されている。
置では、半導体基板上の層間絶縁膜に形成されるコンタ
クトホールの領域部において、コンタクトホールの外部
およびコンタクトホールの内部を被覆する第１の配線層
と第２の配線層とが積層して形成され、コンタクトホー
ルの底部に形成される第１の配線層の膜厚が前記コンタ
クトホールの側部に形成される第１の配線層の膜厚より
厚くなるように形成されている。
【００３３】このため、コンタクトホールのアスペクト
比が低くなりコンタクトホール部の底部と側部での第２
の配線層のカバレッジが改善される。
比が低くなりコンタクトホール部の底部と側部での第２
の配線層のカバレッジが改善される。
【００３４】また、本発明のコンタクトホール部の形成
ではその製造工程は全く増加せず、またその構造も簡素
になる。このため、信頼性が高く微細構造である半導体
素子を有する半導体装置の製造が容易になる。
ではその製造工程は全く増加せず、またその構造も簡素
になる。このため、信頼性が高く微細構造である半導体
素子を有する半導体装置の製造が容易になる。
【図１】本発明の第１の実施の形態を説明するコンタク
トホール部の断面図である。
トホール部の断面図である。
【図２】本発明の効果を説明するためのコンタクトホー
ル部の模式的断面図である。
ル部の模式的断面図である。
【図３】本発明の効果を説明するためのコンタクトホー
ル部の模式的断面図である。
ル部の模式的断面図である。
【図４】本発明の第２の実施の形態を説明するコンタク
トホール部の断面図である。
トホール部の断面図である。
【図５】従来の技術を説明するためのコンタクトホール
部の断面図である。
部の断面図である。
１，１１ シリコン基板 ２，１２ 拡散層 ３ 層間絶縁膜 ４，４ａ コンタクトホール ５ 第１の配線層 ５ａ コンタクトホール底部の配線 ５ｂ コンタクトホール側部の配線 ６ 第２の配線層 １３ 第１の層間絶縁膜 １４ 第１のコンタクトホール １５ ポリＳｉ層 １６ シリサイド層 １７ 第２の層間絶縁膜 １８ 第２のコンタクトホール １９ 配線
Claims (2)
- 【請求項１】 半導体基板上の層間絶縁膜に形成される
コンタクトホールの領域部において、前記コンタクトホ
ールの領域部を被覆する第１の配線層と第２の配線層と
が積層して形成され、前記コンタクトホールの底部に形
成される前記第１の配線層がチタンシリサイド層と窒化
チタン層との積層膜で構成され、前記コンタクトホール
の側壁部に形成される前記第１の配線層がチタン膜で構
成され、前記積層膜が前記チタン膜の膜厚より厚くなる
ように形成されていることを特徴とする半導体装置。 - 【請求項２】 シリコン基板上に層間絶縁膜を形成し所
定の領域にコンタクトホールを形成した後、前記コンタ
クトホールの領域部および前記層間絶縁膜を被覆するチ
タン膜を形成する工程と、前記チタン膜表面に対する垂
直な方向からの窒素イオン注入で、前記コンタクトホー
ルの側壁部のチタン膜に窒素を導入しないで前記コンタ
クトホールの底部のチタン膜に窒素を導入する工程と、
前記側壁部のチタン膜が変化しないように熱処理を施し
前記コンタクトホールの底部にチタンシリサイド層と窒
化チタン層との積層膜を形成する工程と、を含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8074100A JP2828014B2 (ja) | 1996-03-28 | 1996-03-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8074100A JP2828014B2 (ja) | 1996-03-28 | 1996-03-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266250A JPH09266250A (ja) | 1997-10-07 |
| JP2828014B2 true JP2828014B2 (ja) | 1998-11-25 |
Family
ID=13537441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8074100A Expired - Fee Related JP2828014B2 (ja) | 1996-03-28 | 1996-03-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828014B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245345A (ja) * | 1994-03-04 | 1995-09-19 | Yamaha Corp | 配線形成法 |
-
1996
- 1996-03-28 JP JP8074100A patent/JP2828014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09266250A (ja) | 1997-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663092A (en) | Methods of fabricating a transistor cell with a high aspect ratio buried contact | |
| JPH0878533A (ja) | 半導体装置及びその製造方法 | |
| JP3232043B2 (ja) | 半導体装置の製造方法 | |
| JP2002170953A (ja) | 半導体装置及びその製造方法 | |
| JPH08227938A (ja) | 半導体装置及びその製造方法 | |
| KR100287009B1 (ko) | 폴리사이드선 및 불순물 영역 각각이 깊이가 상이한 컨택홀에 노출되는 반도체 장치 제조 방법 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JP3068568B2 (ja) | 集積回路を形成する方法 | |
| US6103608A (en) | Method of forming a contact window | |
| JP2828014B2 (ja) | 半導体装置およびその製造方法 | |
| EP1049173A1 (en) | Semiconductor devices with multiple power supplies and methods of manufacturing such devices | |
| JP2002050702A (ja) | 半導体装置 | |
| US6756254B2 (en) | Integrated circuit having an antifuse and a method of manufacture | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JP2000294629A (ja) | 半導体装置及びその製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JP2000243835A (ja) | 半導体装置及びその製造方法 | |
| JP3182168B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05235029A (ja) | 半導体装置の製造方法 | |
| JPH1117165A (ja) | 半導体装置の積層ゲート構造 | |
| JP2001156169A (ja) | 半導体集積回路装置の製造方法 | |
| KR20020030338A (ko) | 반도체 장치 제조방법 | |
| JPH1126756A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980818 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |