KR980006357A - 디램의 캐패시터 형성방법 - Google Patents
디램의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR980006357A KR980006357A KR1019960024505A KR19960024505A KR980006357A KR 980006357 A KR980006357 A KR 980006357A KR 1019960024505 A KR1019960024505 A KR 1019960024505A KR 19960024505 A KR19960024505 A KR 19960024505A KR 980006357 A KR980006357 A KR 980006357A
- Authority
- KR
- South Korea
- Prior art keywords
- mask pattern
- forming
- insulating film
- interlayer insulating
- charge storage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 셀 영역과 주변 영역의 표면 단자를 최소화 할 수 있는 디램의 커패시터 형성방법을 개시한다. 개시된 본 발명은 소자가 형성되는 셀 영역과 소자가 형성되지 않는 주변 영역사이의 단차를 줄이기 위하여 전하 저장 전극의 표면적으로 늘이는구조를 갖으며 층간 절연막내에 효과적으로 매립시켜 전하 저장 전극을 형성하므로써 셀 영역과 주변 영역의 단차를 최소화하게 된다. 이로써, 이후의 패터닝 공정시 오정렬로 인한 불량이 방지된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2g도는 본 발명의 일실시예에 따른 디램의 캐패시터 형성방법을 설명하기 위한 각 제조 공정별 단면도.
Claims (5)
- 소자와 소자를 분리하는 필드 산화막과 디램을 구동시키는 트랜지스터 및 비트라인이 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판에 층간 절연막을 형성하는 단계; 상기 층간 절연막내에 T자형 홀을 형성하는 단계; 상기 T자형 홀내에 전하 저장 전극을 형성하는 단계; 상기 전하 저장 전극 상부 및 양측으로 일정 거리만큼 떨어진 영역의 층간 절연막의 상부에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴에 의하여 층간 절연막의 소정 깊이만큼 습식 식각하는 단계; 및 상기 결과물 표면에 유전체막 및 플레이트 전극을 순차적으로 형성하는 단게를 포함하는 것을 특징으로 하는 디램의 캐패시터 형성방법.
- 제1항에 있어서, 상기 T자형 홀은, 층간절연막 상부에 제1 마스크 패턴을 형성하는 단계; 상기 제1 마스크패턴의 형태로 층간절연막을 소정 깊이만큼 식각하는 단계; 상기 제1 마스크 패턴을 제거하고, 제2 마스크 패턴을 제1 마스크 패턴의 크기 보다노출되는 층간 절연막의 폭이 좁도록 형성하는 단계; 상기 제2 마스크 패턴에 의하여 반도체 기판이 노출되도록 식각하는 단계 및 제2 마스크 패턴을 제거하는 단계에 의하여 형성되는 것을 특징으로 하는 디램의 캐패시터 형성방법.
- 제2항에 있어서, 상기 층간 절연막이 제1 마스크 패턴에 의하여 식각되는 깊이는 층간절연막의 증착 두께의 2분의 1정도인 것을 특징으로 하는 디램의 캐패시터 형성방법.
- 제1항 또는 제2항에 있어서, 상기 T자형 홀내에 전하 저장 전극을 형성한느 방법은 T자형 홀이 구비된 결과물 상부에 전하 저장 전극용 물질을 증착하는 단계; 상기 전하 저장 전극용 물질을 층간 절연막이 노출될때까지 이방성 식각하는 단계를 포함하는 것을 특징으로 하는 디램의 캐패시터 형성방법.
- 제1항에 있어서, 상기 층간 절연막내에 T자형 홀을 형성하는 단계와 전하 저장 전극용 형성하는 단계 사이에 전하 전극의 형성을 용이하게 하기 위한 플러그이온을 주입하는 단게를 추가하는 것을 특징으로 하는 디램의 캐패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024505A KR100213980B1 (ko) | 1996-06-27 | 1996-06-27 | 디램의 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024505A KR100213980B1 (ko) | 1996-06-27 | 1996-06-27 | 디램의 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006357A true KR980006357A (ko) | 1998-03-30 |
| KR100213980B1 KR100213980B1 (ko) | 1999-08-02 |
Family
ID=19463895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024505A KR100213980B1 (ko) | 1996-06-27 | 1996-06-27 | 디램의 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100213980B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361530B1 (ko) * | 1999-04-22 | 2002-11-18 | 주식회사 하이닉스반도체 | 디램 소자의 제조방법 |
-
1996
- 1996-06-27 KR KR1019960024505A patent/KR100213980B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100213980B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940012650A (ko) | 반도체 소자의 콘택제조방법 | |
| KR940012647A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR910013505A (ko) | 반도체 메모리의 제조방법 | |
| KR940001358A (ko) | 반도체장치 제조방법 | |
| KR980006357A (ko) | 디램의 캐패시터 형성방법 | |
| KR920006754B1 (ko) | 측벽막을 갖는 반도체 장치와 그 제조방법 | |
| KR0152175B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR0147660B1 (ko) | 반도체방치의 커패시터 제조방법 | |
| KR960003772B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960006719B1 (ko) | 반도체 메모리장치의 셀프얼라인콘택 형성방법 | |
| KR980006255A (ko) | 반도체 메모리 장치의 전하저장전극 형성방법 | |
| KR970018556A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR19980037660A (ko) | 반도체 소자의 배선 및 그 제조방법 | |
| KR19980053671A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR950001898A (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
| KR970053982A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR980006350A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970077217A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR980006351A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR19980043790A (ko) | 2실린더형 캐패시터 제조방법 | |
| KR970012990A (ko) | 자기 정렬을 이용한 커패시터 제조방법 | |
| KR970054125A (ko) | 반도체장치의 커패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070419 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |